JP4097660B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4097660B2
JP4097660B2 JP2005110258A JP2005110258A JP4097660B2 JP 4097660 B2 JP4097660 B2 JP 4097660B2 JP 2005110258 A JP2005110258 A JP 2005110258A JP 2005110258 A JP2005110258 A JP 2005110258A JP 4097660 B2 JP4097660 B2 JP 4097660B2
Authority
JP
Japan
Prior art keywords
layer
electrode pad
conductive
insulating layer
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005110258A
Other languages
English (en)
Other versions
JP2006294704A (ja
Inventor
信二 住ノ江
宏之 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005110258A priority Critical patent/JP4097660B2/ja
Priority to US11/384,549 priority patent/US20060226545A1/en
Publication of JP2006294704A publication Critical patent/JP2006294704A/ja
Application granted granted Critical
Publication of JP4097660B2 publication Critical patent/JP4097660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関し、特に、ＣＳＰの半導体装置に好適に適用される。
携帯電話等電子機器の小型軽量化・多機能化に伴い、ＩＣチップのパッケージに対しても小型軽量化の要求が増加している。これに伴いチップサイズと同一サイズのパッケージであるウエハレベルＣＳＰが広がりつつある。ウエハレベルＣＳＰは、ウエハ状態で多数のチップを一括してパッケージ化できるため小型ＩＣにおいては多数のＩＣチップを同時にパッケージングできるためパッケージコストの低コスト化が可能である。
ここで、ウエハレベルＣＳＰの代表的な構造を図４（断面図）に示す。この構造では、電極パッド５１が形成された半導体基板５３上に電極パッド５１に繋がる開口部をそれぞれ有する無機絶縁層５５及び第１有機絶縁層５７が形成され、第１有機絶縁層５７上に電極パッド５１に電気的に接続された配線層（バリア層５９ａと主導体層５９ｂからなる）５９が形成され、配線層５９を保護するための第２有機絶縁層６１が形成され、有機絶縁膜６１は、外部出力端子形成部に開口部を有し、この開口部を介して配線層５９上にはんだからなる外部出力端子６３が形成されている。
ウエハレベルＣＳＰでは外部出力端子を形成できる範囲が限定されているため、外部出力端子数が多くなると電極パッド５１の直上に外部出力端子６３を配置しなければならない場合が生じる。このような場合、外部出力端子６３直下は実装工程および実装後に発生する応力の影響を受けやすく、基板５３にクラックを発生させ内部の配線・素子を破壊し不良を発生させる場合があるという課題がある。
応力の影響を考慮し、外部出力端子に工夫を加えた構造として、図５（断面図）に示す特許文献１記載の半導体装置がある。この半導体装置では、電極パッド７１が形成された半導体基板７３上に電極パッド７１に繋がる開口部を有する無機絶縁層７５が形成され、樹脂導電ボールからなる外部出力端子７７が導電材料７９を介して電極パッド７１に取り付けられている。樹脂導電ボール７７は、耐熱性樹脂よりなる樹脂ボール７７ａと、その周囲を覆う導電層７７ｂとからなる。
特許文献１に記載の構造では電極パッド７１上に直接外部出力端子７７を形成する事（フリップ接続）を前提としており、図４のウエハレベルＣＳＰにおける第１有機絶縁層５７や第２有機絶縁層６１にあたる保護層がない。このため、パッケージの製造ならびに組み立て工程においてパッケージ表面に保護層がなく、損傷を受けやすく不良を発生させるため、取り扱いに注意を要する。
また、特許文献１に記載の構造では電極パッド７１上に直接、もしくは、電極パッド７１と同サイズの導電材料層を形成し、その上に樹脂導電ボール７７を用いてバンプを形成することにより、高信頼性化を図っている。
特開平１０−１７３００６号公報
しかし、特許文献１の構造では、半導体基板や、半導体基板に形成される半導体素子の保護が十分でなく、プリント基板等への実装の際の応力によって基板等がダメージを受けることがある。
本発明は係る事情に鑑みてなされたものであり、プリント基板等への実装時、および実装後の使用環境における半導体基板等へのダメージを低減することができる半導体装置を提供するものである。
課題を解決するための手段及び発明の効果
本発明の半導体装置は、半導体素子が形成された半導体基板と、半導体素子に電気的に接続された電極パッドと、前記電極パッドに繋がる開口部を有する前記基板上の絶縁層と、前記開口部を覆い、前記電極パッドに電気的に接続され、端部が前記絶縁層上にある配線部と、前記電極パッド直上に、前記配線部の上面及び側面を覆うように形成された導電性バンプとを備えることを特徴とする。
本発明によれば、配線部の端部が絶縁層上にあるので導電性バンプからの応力が基板に直接伝わらず、基板に与えるダメージを低減することができる。このため、導電性バンプを電極パッドの直上に形成しているにも関わらず、基板にクラック等が発生するのを抑制することができる。なお、「直上」とは、基板垂直方向の正射影が少なくとも一部重なる場合をいう。
また、導電性バンプが配線部の上面及び側面を覆うように形成されているので、この配線部を保護するための保護層を別途設ける必要がなく、コストダウンが可能になる。なお、「側面を覆う」には、側面の一部を覆う場合も含まれる。
配線部は、基板垂直方向の正射影が、導電性バンプより小さいか、実質的に等しいサイズにすることが好ましい。この場合、導電性バンプは、配線部の側面全体を覆い、配線部全体を保護することが可能だからである。
絶縁層は、有機絶縁層であっても、無機絶縁層であってもよい。何れの場合も保護層として機能しうるからである。しかし、絶縁層は、応力を分散させやすく、また、クラックが発生せず配線と基板の間はできる限り電気的に分離されている事が望ましく、数μｍから数１０μｍ厚の絶縁膜を容易に形成できる有機絶縁層を用いることが好ましい。
導電性バンプは、低弾性率材料からなるコアと、このコアを覆う導電層とを備えることが好ましい。この場合、プリント基板等への実装の際の応力を導電性バンプが吸収することができ、基板へのダメージをさらに低減することができる。なお、低弾性率材料とは、弾性率が、導電層を形成する材料よりも小さい材料を意味する。低弾性率材料は、導電層材料よりも弾性率の小さな樹脂などからなる。また、導電層は、複数の金属層を、例えば、銅層とはんだ層を備えることが好ましい。また、導電層は、はんだ層（好ましくは最外層がはんだ層）であることが好ましい。導電性バンプがはんだ層を備える場合は、はんだ層のはんだが溶融して配線部の上面及び側面を覆う。
このような低弾性のコアを有する導電性バンプを使用することにより、装置を実装基板に実装し、製品として使用する環境において発生する応力を導電性バンプが軽減するため、導電性バンプを電極パッドの実質的直上の位置に配置しても、電極パッドに加わる応力を軽減できるため、電極パッドでのクラック発生を抑制できる。導電性バンプの最外層にはんだ層を備えることにより、配線部上の所定の位置に低弾性率のコアを有し最外層がはんだよりなる球状体を搭載し、その後、リフローによりはんだ層を溶解させ配線上に導電性バンプを形成することができ、既存のはんだと同様の安価な方法で製造できる。導電層を溶融させるときにコアも高温になるので、コアの材料には、高い耐熱性を有するものを用いることが好ましい。
配線部は、バリア層と主導体層とを備えることが好ましい。この場合、主導体層を構成する原子が、絶縁層に拡散するのを防止することができるからである。
また、本発明は、複数の半導体素子が形成された半導体基板と、アレイ状に配列され、前記半導体素子にそれぞれ電気的に接続された複数の電極パッドと、前記電極パッドにそれぞれ繋がる複数の開口部を有する前記基板上の絶縁層と、前記開口部をそれぞれ覆い、前記電極パッドにそれぞれ電気的に接続され、それぞれの端部が前記絶縁層上にある複数の配線部と、前記電極パッドそれぞれの直上に、前記配線部のそれぞれの上面及び側面を覆うように形成された複数の導電性バンプとを備えることを特徴とする半導体装置も提供する。
通常、（ＩＣ）基板の電極パッドは外周部に配置されており、（ウエハレベル）ＣＳＰの導電性バンプは基板上にアレイ状に並んでいる。また、上述したクラックの問題から、導電性バンプは、電極パッドの直上以外の場所にあり、これらを繋げる配線が必要である。しかし、電極パッドが基板上にアレイ上に配置された基板を用い本発明の構成を用いれば、全ての導電性バンプをその直上のみに形成できる。
このような構成では、電極パッドと導電性バンプとの距離を最小にすることができる。このため、配線部から生じる寄生容量・インダクタンスを最小にすることができ、信号の高速化が可能になる。
以下、図１（断面図）を用いて、本発明の実施形態の半導体装置について説明する。本実施形態の半導体装置では、トランジスタ等の半導体素子が形成された素子層１を備える半導体基板３上に、Ａｌ、Ｃｕ、ＡｌＣｕもしくはＡｌＳｉ等の金属からなる電極パッド５が形成されている。電極パッド５は、素子層１の半導体素子に電気的に接続されている。基板３上には、電極パッド５に繋がる開口部を有するＳｉＮ等からなる無機絶縁層７が形成されている。また、無機絶縁層７上には、電極パッド５に繋がる開口部を有する３〜５０μｍのポリイミド、ポリベンゾオキサゾール等からなる有機絶縁層９が形成されている。さらに、有機絶縁層９の開口部を覆い、電極パッド５に電気的に接続され、端部Ａが有機絶縁層９上にある配線部１１と、配線部１１上に形成された導電性バンプ１３とを備える。
配線部１１は、Ｔｉ、ＴｉＷ、Ｃｒ等のからなるバリア層１１ａと、Ｃｕ等からなる主導体層１１ｂとからなる。バリア層１１ａは、電極パッド５と主導体層１１ｂとの間の相互の拡散を防止するため、及び有機絶縁層９と主導体層１１ｂと間の密着性を高めるためにあり、厚みは５０〜２０００Åである。また、主導体層１１ｂは、外部出力端子である導電性バンプ１３と電極パッド５の接合確保のため厚みは３〜５０μｍ程度である。ここで、主導体層１１ｂ上面には、図１に記載していないが導電性バンプ１３のはんだと主導体層１１ｂのＣｕとの拡散防止のための３〜１０μｍのＮｉ、および、導電性バンプ１３搭載時の濡れ性向上のための０．０１〜０．３μｍのＡｕが形成されていてもよい。
導電性バンプ１３は、耐熱性の樹脂であるジビニルベンゼン架橋共重合体等からなるコア１３ａと、銅層と及びはんだ層等からなる導電層１３ｂとからなる。はんだ層が最外層である。導電性バンプ１３は、積水化学工業製ミクロパールＳＯＬ等を用いて形成することができる。導電層１３ｂは、図１の矢印Ｂに示すように配線部１１の側面を覆っている。
本実施形態の半導体装置では、導電性バンプ１３が電極パッド５上に直接形成されるのではなくて、配線部１１を介して形成されており、この配線部１１の端部Ａは、必ず有機絶縁層９の上に載っている。一般に、導電性バンプ１３を介して半導体装置をプリント基板等に実装したとき、熱膨張係数差などに起因する応力は、導電性バンプ１３から配線部１１の端部Ａに集中的に伝わる。上述の通り、端部Ａは、必ず有機絶縁層９の上に載っているので、前記応力が直接電極パッド５や素子層１に伝わることがなく、電極パッド５や素子層１に加わるダメージを低減することができる。
また、本実施形態の半導体装置では、導電性バンプ１３が、樹脂などからなるコア１３ａと、それを覆う導電層１３ｂとからなっている。上記応力は、導電性バンプ１３と配線部１１の界面や、配線部１１と有機絶縁層９の界面にクラック等を生じさせることや、また、電極パッド５およびその下部の素子層１にクラックを発生させることがあるが、本発明では、上記応力は、コア１３ａによって緩和される。
また、本実施形態の半導体装置では、導電層１３ｂが配線部１１の側面を覆っている（矢印Ｂで示す。）。従って、配線部１１の保護のために、もう一層の絶縁層を設ける必要がなく、低コストで製造が可能になる。
ここで、図２（ａ）〜（ｃ）（断面図）を用いて、本実施形態の半導体装置の製造方法について説明する。以下の説明中の無機層、有機層、金属層等は、ＣＶＤ法、スパッタ法、スピンコート法などの種々の公知の方法で形成することができる。また、開口部形成やパターニングは、フォトグラフィー及びエッチング技術等を用いて行うことができる。
まず、素子層１のトランジスタ等に電気的に接続する電極パッド５を備える半導体基板３上の全面に無機絶縁層７を形成する。次に、電極パッド５を露出させるように無機絶縁層７に開口部７ａを形成し、図２（ａ）に示す構造を得る。
次に、得られた基板上の全面に有機絶縁層９を形成し、電極パッド５を露出させるように有機絶縁層９に開口部を形成する。次に、得られた基板上の全面にバリア層１１ａ及び電解メッキ用のシード層を形成し、メッキ層を形成する領域以外の領域にレジスト層（不図示）を形成する。この状態で、電解メッキを行い、メッキ層を形成する。シード層とメッキ層は、一体化し、主導体層１１ｂとなる。バリア層１１ａと主導体層１１ｂとが、電極パッド５と後述する導電性バンプ１３を電気的に接続する配線部１１となる。この後、レジスト層を除去し、さらに、不要なバリア層及びシード層を除去し、図２（ｂ）に示す構造を得る。
次に、配線部１１上に、コア１３ａと、最外層にはんだ層を有する導電層１３ｂとを有する導電性バンプ１３を形成し、図２（ｃ）に示す構造を得る。導電性バンプ１３は、最外層のはんだ層を溶融させることによって取り付ける。この際、溶融したはんだは、配線部１１の側面と伝って流れ、矢印Ｂで示すように、配線部１１の側面を被覆して保護する。
以上の工程で本実施形態の半導体装置の製造を完了する。
なお、本実施形態では、１つの電極パッドについて説明を行ったが、図３（平面図）に示すように、基板３上にアレイ状に複数の電極パッド５を形成し、各電極パッドに繋がる開口部を有する有機絶縁層を形成し、各電極パッドにそれぞれ電気的に接続される配線部を形成し、各配線部上に導電性バンプ１３を形成してもよい。
この場合、電極パッド５と導電性バンプ１３との距離が短くなり、従って、両者を接続する配線距離が短くなるため、寄生容量等を減少させることができる。
本発明の実施形態の半導体装置の構造を示す断面図である。 本発明の実施形態の半導体装置の製造工程を示す断面図である。 本発明に係る、電極パッドがアレイ状に配列された状態を示す平面図である。 ウエハレベルＣＳＰの従来技術を示す断面図である。 導電樹脂ボールを用いた実装技術の従来技術を示す断面図である。
符号の説明
１：素子層 ３，５３，７３：半導体基板 ５，５１，７１：電極パッド ７，５５，７５：無機絶縁層 ９，５７：有機絶縁層 １１，５９：配線部 １１ａ，５９ａ：バリア層 １１ｂ，５９ｂ：主導体層 １３：導電性バンプ １３ａ：コア １３ｂ：導電層 ６１：第２有機絶縁層 ６３：はんだ（外部出力端子） ７７：樹脂導電ボール ７７ａ：樹脂ボール ７９ｂ：導電層 ７９：導電材料

Claims (8)

  1. 半導体素子が形成された半導体基板と、
    半導体素子に電気的に接続された電極パッドと、
    前記電極パッドに繋がる開口部を有する前記基板上の絶縁層と、
    前記開口部を覆い、前記電極パッドに電気的に接続され、端部が前記絶縁層上にある配線部と、
    前記電極パッド直上に、前記配線部の上面及び側面を覆うように形成された導電性バンプとを備えることを特徴とする半導体装置。
  2. 複数の半導体素子が形成された半導体基板と、
    アレイ状に配列され、前記半導体素子にそれぞれ電気的に接続された複数の電極パッドと、
    前記電極パッドにそれぞれ繋がる複数の開口部を有する前記基板上の絶縁層と、
    前記開口部をそれぞれ覆い、前記電極パッドにそれぞれ電気的に接続され、それぞれの端部が前記絶縁層上にある複数の配線部と、
    前記電極パッドそれぞれの直上に、前記配線部のそれぞれの上面及び側面を覆うように形成された複数の導電性バンプとを備えることを特徴とする半導体装置。
  3. 前記導電性バンプは、低弾性率材料からなるコアと、このコアを覆う導電層とを備える請求項１又は２に記載の装置。
  4. 前記低弾性率材料は、樹脂からなる請求項３に記載の装置。
  5. 前記導電層は、複数の金属層を備える請求項３に記載の装置。
  6. 前記導電層は、はんだ層を備える請求項３に記載の装置。
  7. 前記はんだ層のはんだが、前記配線部の上面及び側面を覆う請求項６に記載の装置。
  8. 前記配線部は、バリア層と主導体層とを備える請求項１又は２に記載の装置。
JP2005110258A 2005-04-06 2005-04-06 半導体装置 Active JP4097660B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005110258A JP4097660B2 (ja) 2005-04-06 2005-04-06 半導体装置
US11/384,549 US20060226545A1 (en) 2005-04-06 2006-03-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005110258A JP4097660B2 (ja) 2005-04-06 2005-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006294704A JP2006294704A (ja) 2006-10-26
JP4097660B2 true JP4097660B2 (ja) 2008-06-11

Family

ID=37082425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005110258A Active JP4097660B2 (ja) 2005-04-06 2005-04-06 半導体装置

Country Status (2)

Country Link
US (1) US20060226545A1 (ja)
JP (1) JP4097660B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455509B2 (ja) * 2006-01-31 2010-04-21 シャープ株式会社 半導体装置
US8035226B1 (en) * 2008-06-05 2011-10-11 Maxim Integrated Products, Inc. Wafer level package integrated circuit incorporating solder balls containing an organic plastic-core
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
JP5865630B2 (ja) * 2011-08-23 2016-02-17 京セラ株式会社 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US10804233B1 (en) * 2011-11-02 2020-10-13 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to maintain standoff height
US9721912B2 (en) 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9093528B2 (en) * 2013-05-30 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stress compensation layer to improve device uniformity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
KR100447968B1 (ko) * 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
TW571411B (en) * 2002-12-25 2004-01-11 Advanced Semiconductor Eng Bumping process
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
MY134889A (en) * 2004-03-18 2007-12-31 Semiconductor Components Ind Method of routing an electrical connection on a semiconductor device and structure therefor
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060226545A1 (en) 2006-10-12
JP2006294704A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4097660B2 (ja) 半導体装置
US20190295980A1 (en) Flip chip package utilizing trace bump trace interconnection
JP3640876B2 (ja) 半導体装置及び半導体装置の実装構造体
US7755205B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US7382049B2 (en) Chip package and bump connecting structure thereof
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US6587353B2 (en) Semiconductor device
US20110290545A1 (en) Through wiring board and method of manufacturing the same
KR101095409B1 (ko) 반도체 장치
US20060103020A1 (en) Redistribution layer and circuit structure thereof
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
JP2007317979A (ja) 半導体装置の製造方法
TW200828462A (en) Semiconductor device having conductive bumps and fabrication methodthereof
KR20100076913A (ko) 반도체 디바이스 제조 방법
KR20090011713A (ko) 반도체 장치 및 그 제조 방법
KR100712548B1 (ko) 부양된 메탈라인을 갖는 웨이퍼 레벨 패키지 및 그 제조방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP4015660B2 (ja) 半導体装置の実装構造体
KR102589841B1 (ko) 반도체 패키지 및 그 제조방법
JP2011258714A (ja) 半導体装置、電子機器、及び半導体装置の製造方法
JP2014207337A (ja) 半導体装置
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5