JP4455509B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4455509B2
JP4455509B2 JP2006023306A JP2006023306A JP4455509B2 JP 4455509 B2 JP4455509 B2 JP 4455509B2 JP 2006023306 A JP2006023306 A JP 2006023306A JP 2006023306 A JP2006023306 A JP 2006023306A JP 4455509 B2 JP4455509 B2 JP 4455509B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
external connection
connection terminal
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006023306A
Other languages
English (en)
Other versions
JP2007207918A (ja
Inventor
信二 住ノ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006023306A priority Critical patent/JP4455509B2/ja
Priority to KR1020070008757A priority patent/KR100824571B1/ko
Priority to TW096103248A priority patent/TWI348758B/zh
Priority to US11/699,077 priority patent/US7646094B2/en
Publication of JP2007207918A publication Critical patent/JP2007207918A/ja
Application granted granted Critical
Publication of JP4455509B2 publication Critical patent/JP4455509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/17—Containers or parts thereof characterised by their materials
    • H10W76/18—Insulating materials, e.g. resins, glasses or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電子機器に搭載される半導体装置に関するものである。
近年、撮像素子の使用分野は広がりを見せており、撮像素子は、デジタルカメラ・携帯電話等のモバイル機器にとどまらず、監視用および車載用の機器における撮像素子の使用が拡大している。また、撮像素子を含むＩＣチップは、高画素化される傾向にある。このような状況に伴い、小型・軽量化の要望とともに、高い実装精度および高い実装信頼性を有する半導体装置（パッケージ）の要望が大きくなってきている。
撮像素子を含む半導体装置として、特許文献１に記載の光半導体素子収納用パッケージ等を挙げることができる。ここで、従来の半導体装置の構造を図５を用いて簡単に説明する。図５は、従来の半導体装置４０の構造を示す断面図である。
半導体装置４０では、基板４１に、撮像素子等光学的機能を含むＩＣチップ４４がダイボンド材４３によって接着されている。このＩＣチップ４４の電極パッド４４ａからワイヤ４５が延びており、ワイヤ４５は基板４１の電極パッド４１ａを介して外部接続端子４７に電気的に接続されている。
また、ＩＣチップ４４には光学素子、例えば撮像素子が含まれているため、ＩＣチップ４４の上部には光を透過するガラス窓を有する蓋体４６が設けられている。そして、このパッケージは実装基板４８に、はんだ等からなる外部接続端子４７により接続されている。
特開２００２−３３４０７号公報（２００２年１月３１日公開）
ところが、上記従来の構成では、以下の問題が生ずる。
セラミック基板を有する、ＩＣチップ等の実装体を実装基板に接合した半導体装置においては、半導体装置の周囲に温度変化が生じたときに、セラミック基板と実装基板との間の線膨張係数の差によって応力が発生する。この時、接合材料、特にはんだによる接合を行った半導体装置においては、上記応力が接合部にかかり、その結果、接合部が破損する虞がある。
また、半導体装置が機器に組み込まれて使用される時に、外部から受ける圧力や、落下等による衝撃に起因する応力により接合部に亀裂が発生し、電気的接続不良となる虞がある。
このように、上記従来の半導体装置では実装後の実装信頼性は十分でなく、車載用機器など、衝撃が加わる可能性や温度変化の著しい環境下におかれる可能性のある機器に組み込む場合には問題が生じる。
また、既存のはんだを用いた実装構造においては、実装信頼性向上のため実装高さを高くしようとすれば、はんだ量を増大させる必要がある。
しかし、この方法では、はんだを実装基板上で溶融させる時に、はんだの形状が変化するため、はんだ量が増えるとともにその形状制御は難しくなる。そのため、はんだ量が増えるに伴い、実装時の位置・高さの精度が低くなるという問題が生じる。また目的の実装信頼性についても大きな向上は望めない。
本発明は、上記の問題点を解決するためになされたもので、その目的は、高い実装信頼性を有する半導体装置を提供することにある。
本発明の半導体装置は、上記の課題を解決するために、電極パッドを有する基板と、上記基板上に搭載された半導体素子と、上記電極パッド上に形成され、上記半導体素子と電気的に接続された外部接続端子とを備え、上記外部接続端子は、弾性を有する材質からなるコアを有し、当該コアの外側に金属層を有するものであることを特徴としている。
上記の構成によれば、外部接続端子はコアの外側に金属層を有するものであり、基板の上に搭載された半導体素子は、電極パッドの上に配された外部接続端子と電気的に接続されている。そのため、外部接続端子を実装基板に接続すれば、半導体素子は、実装基板と電気的に接続される。
はんだからなる外部接続端子を備える従来の半導体装置では、半導体装置に加わった応力が、半導体装置と実装基板との接合部である外部接続端子に集中し、その結果、外部接続端子が破損する虞がある。
これに対して、本発明の半導体装置における外部接続端子は、弾性を有する材質からなるコアを有しているため、上記応力を効果的に緩衝することができる。それゆえ、従来の半導体装置よりも実装信頼性の高い半導体装置を実現できる。
なお、実装信頼性が高いとは、半導体装置が実装基板上に安定的かつ持続的に搭載されていることを意味する。具体的には、使用環境における温度変化に伴い実装基板と実装される半導体装置との線膨張係数の差による応力が発生した場合や外部から曲げや衝撃等による応力が加わった場合でも、当該応力により実装基板と半導体装置との接合部（外部接続端子）が破損する虞が少ないことを意味する。
また、上記コアは、ヤング率が０．５ＧＰａ以上１０ＧＰａ以下の材質からなるものであることが好ましい。
上記の構成によれば、コアのヤング率（弾性率）が０．５ＧＰａ以上１０ＧＰａ以下であるため、上記応力を効果的に緩衝できるとともに、コアが変形し緩衝するが変形し過ぎることにより金属層が追従できず断線する虞が極めて少ない。
また、上記コアは、耐熱性を有するものであることが好ましい。
上記の構成によれば、外部接続端子の内部のコアは加熱による接合時に溶解しない。そのため、加熱により外部接続端子の形状が著しく変化する虞が少なく、半導体装置と実装基板との距離を一定に保つことが容易となる。したがって、高精度な位置・高さ精度を有する半導体装置を簡便に実現できる。
また、上記金属層は、複数の層からなるものであり、当該複数の層の最外層は、はんだ層であることが好ましい。
上記の構成によれば、外部接続端子を備えた半導体装置を実装基板にリフロー（全体加熱）により溶融接合するときに、外部接続端子の最外層のはんだ層が溶解することにより半導体装置を実装基板に接合できる。そのため、はんだのみからなる従来の外部接続端子を備えた半導体装置と同様の接合方法を用いることができるとともに、従来と同様のセルフアライメント効果を得ることができる。
それゆえ、実装基板上の所定の位置に対して精度良く半導体装置を実装できる。
また、上記半導体素子は、光学素子を含むことが好ましい。
上記の構成により、半導体装置を撮像装置の一部として利用できる。なお、上記光学素子は、受光素子、撮像素子と言い換えることができるものであり、デジタルカメラ等の撮像装置における撮像手段として利用し得るものであれば、どのようなものであってもよい。
また、上記半導体装置は、上記半導体素子を保護する蓋体をさらに備えることが好ましい。
上記の構成によれば、蓋体により半導体素子を保護することができる。
また、上記蓋体は、上記半導体素子の側方に配される側壁と、上記半導体素子の上方に配されるフェイスプレートとを備え、上記フェイスプレートの少なくとも一部は、光透過性の材質からなるものであることが好ましい。
上記の構成によれば、半導体素子の周囲を囲むことにより効果的に半導体素子を保護することができるとともに、フェイスプレートの少なくとも一部を光透過性の材質により形成することで、半導体素子の光学素子としての機能を阻害しないようにすることができる。
また、上記外部接続端子が配される電極パッドは、上記半導体素子が搭載された基板の面とは反対側の面よりも上記半導体素子が搭載された基板の面に近い位置に形成されていることが好ましい。
上記の構成によれば、外部接続端子は、半導体素子が搭載された基板の面とは反対側の面にその一部が埋め込まれる形で設けられる。そのため、半導体装置全体の厚みを薄くすることができる。また、半導体装置全体の厚みが増加することを抑制しつつ、外部接続端子の高さを高くすることができる。
また、上記半導体装置は、半導体装置を実装する実装基板が有するひとつの電極パッドに対して、複数の上記外部接続端子を接続することが好ましい。
上記の構成によれば、実装基板のひとつの電極パッドにひとつの外部接続端子を接続する場合よりも、電極パッドに対する外部接続端子の接合面積を大きくすることができる。そのため、半導体装置の実装信頼性をより向上させることができる。
また、上記半導体装置において、上記基板と、上記蓋体とにより気密空間が形成されていることが好ましい。
上記の構成により、外部からの水分の浸入を防ぎ、温度低下時にフェイスプレートに結露が生じ光学的な機能が阻害されることを防止することができる。
また、上記気密空間の内部に窒素ガスまたは不活性ガスが充填されていることが好ましい。
上記の構成により、半導体素子を窒素ガスまたは不活性ガス雰囲気下に置くことができ、酸化反応など、好ましくない反応が起こることを防止することができる。
また、上記気密空間の内部の圧力は大気圧より低いことが好ましい。
上記の構成によれば、半導体装置の実装時に高温にさらされることにより気密空間の内部の圧力が上昇し、この上昇により基板と蓋体との接合部が破壊されることを防止できる。また、半導体素子の特性上真空を必要とするＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）のパッケージに適用できる。
本発明に係る半導体装置は、以上のように、電極パッドを有する基板と、上記基板上に搭載された半導体素子と、上記電極パッド上に形成され、上記半導体素子と電気的に接続された外部接続端子とを備え、上記外部接続端子は、弾性を有する材質からなるコアを有し、当該コアの外側に金属層を有する構成である。
それゆえ、弾性を有する材質からなるコアを有する外部接続端子により、半導体装置にかかる応力を効果的に緩衝することができる。それゆえ、従来の半導体装置よりも実装信頼性の高い半導体装置を実現できるという効果を奏する。
〔実施の形態１〕
本発明の実施の一形態について図１に基づいて説明すれば、以下のとおりである。図１は、本実施形態の半導体装置１０の構成を示す断面図である。
図１に示すように、半導体装置１０は、基板１、基板１の上面に搭載されたＩＣチップ４（半導体素子）、ＩＣチップ４を保護する蓋体６、基板１の下面（ＩＣチップ４が搭載された面とは反対側の面）に配された外部接続端子（外部出力端子）７を備えている。本実施形態では、半導体装置１０は、実装基板８に搭載されている。
基板１は、酸化アルミニウ質焼結体やムライト質焼結体・窒化アルミニウム焼結体・窒化珪素焼結体・炭化珪素焼結体等の電気的絶縁材料からなるセラミック基板であり、その上面には金属配線（図示せず）が形成されている。
この基板１は、上面と下面とを電気的に接続可能とする電極パッド１ａ、および上面の端部（外縁部）に配された側壁１ｂを備えている。
側壁１ｂは、基板１の一部であり、基板１の上面において上方（実装基板８から遠ざかる方向）に延出している。延出した側壁１ｂの端部における面には、金属リング２が配されている。この金属リング２は、例えば銀ろう材により側壁１ｂの面に接合されている。
ＩＣチップ４は、撮像素子（光学素子、図示せず）を含むものであり、ダイボンド材３により基板１の上面に、撮像素子を上方に向けて搭載されている。ＩＣチップ４が有する電極パッド４ａと基板１が有する電極パッド１ａとは金属細線５を介して電気的に接続されている。
ＩＣチップ４の形態によっては、例えば、ＩＣチップ４内に貫通電極を有しており、この貫通電極を通して電極パッド４ａと接続される等、金属細線５以外の部材によってＩＣチップ４と電極パッド１ａとが電気的に接続されてもよい。また、ＩＣチップ４の下には別のＩＣチップが積層されていてもよい。
また、撮像素子（光学素子）の種類は特に限定されず、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）センサーであってもよいし、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサーであってもよい。
蓋体６は、光学透過性のガラス板６ａ（フェイスプレート）、金属枠６ｂ、ガラス板６ａと金属枠６ｂとを接合している低融点ガラス部６ｃからなるものである。
ガラス板６ａは、少なくともＩＣチップ４が有する撮像素子の上方の領域に配されている。また、金属枠６ｂは、基板１と線膨張係数の近いＦｅ−Ｎi−Ｃｏ合金等からなるものである。
蓋体６は、シームウエルド法により金属リング２の上面に溶接されている。すなわち、金属枠６ｂの端部に高電圧を印加することによりジュール熱を発生させて、その熱により金属枠６ｂの端部を溶解し、金属枠６ｂと金属リング２とを溶接している。
シームウエルド法による溶接には、例えば、日本アビオニクス株式会社製のシーム溶接機を用いることができる。
側壁１ｂを有する凹形状の基板１と蓋体６とを接合することにより中空構造（気密空間）が形成される。ＩＣチップ４は、この中空構造の内部に位置しており、中空構造を形成する部材により保護されている。
換言すれば、蓋体６は、ＩＣチップ４の側方に配される側壁１ｂと、ＩＣチップ４の上方に配されるフェイスプレートであるガラス板６ａとを備え、上記フェイスプレートの少なくとも一部は、光透過性の材質からなるものである。
シームウエルド法による溶接を行う場合、溶接装置内部は窒素ガス、または、不活性ガス雰囲気にしておく必要がある。不活性ガス雰囲気のチャンバー内で溶接を行うため、上記中空構造の内部も窒素ガスまたは不活性ガスを充填された状態となる。また、シームウエルド法による溶接を行うチャンバーに真空ポンプ等が付随している溶接機を用いれば、減圧（または真空）下のチャンバー内で接合を行うこともできる。この場合、チャンバー内の圧力を調整することにより、上記中空構造内部の圧力を調整することができる。
外部接続端子７は、基板１の下面に位置する電極パッド１ａの上に形成されており、実装基板８が有する電極パッド８ａに接続されている。
外部接続端子７は、その内部に樹脂コア７ａ（コア）を有し、樹脂コア７ａの外側には、金属層７ｂが形成されている。さらに金属層７ｂの外側には、はんだ層７ｃが形成されている。すなわち、外部接続端子７は、樹脂コア７ａの外側に複数の層からなる金属層を有するものであり、当該複数の層の最外層ははんだ層７ｃである。
樹脂コア７ａは、ヤング率（弾性率）が０．５ＧＰａ以上１０ＧＰａ以下の材質からなるものであることが好ましい。樹脂コア７ａのヤング率が０．５ＧＰａ以上１０ＧＰａ以下であれば、外部接続端子７にかかる応力を効果的に緩衝できるとともに、樹脂コア７ａが緩衝時に変形し過ぎることにより金属層７ｂが追従できず断線することを防止できる。
また、樹脂コア７ａは、耐熱性を有するものであることが好ましい。樹脂コア７ａを、耐熱性を有するものとすることにより、外部接続端子７を加熱によって電極パッド１ａまたは電極パッド８ａに接合する時に樹脂コア７ａが溶解しないようにすることができる。
内部に樹脂コアを有し、外部に金属層を有する樹脂コアはんだの具体例として、積水化学工業株式会社製ミクロパールＳＯＬを挙げることができる。このミクロパールＳＯＬは、樹脂コア７ａがジ゛ビニルベンゼン架橋重合体からなるものであり、その外側に金属層７ｂとして５〜２０μmのＣu層を有し、最外層としてはんだ層を有するものである。
（半導体装置１０の効果）
次に、半導体装置１０の効果について説明する。まず、半導体装置１０では、樹脂コア７ａの外側にはんだ層７ｃを有する外部接続端子７を使用するため、はんだ層７ｃをリフローやはんだごて等の既存の安価な手法で溶融することにより、半導体装置１０を実装基板８に容易に実装できる。
図５に示すように、既存のはんだを外部接続端子４７として半導体装置４０を実装基板４８に実装する場合には、実装時に外部接続端子４７全体が溶解し、その表面張力等の作用により、実装基板４７のランドに対して整列しようとするセルフアライメント効果により実装の位置精度はある程度得られる。しかし、半導体装置４０の自重により外部接続端子４７が押しつぶれるため、厳密な高さ制御を行うことは難しい。また、はんだが押しつぶされることにより、隣接する端子と短絡する等のトラブルが発生する。
これに対して、半導体装置１０では、外部接続端子７の最外層にはんだ層７ｃを有しているため、既存のはんだと同様のセルフアライメント効果を得ることができるとともに、外部接続端子７の樹脂コア７ａは溶融することはないため、精度の良い高さ制御ができる。そのため、外部接続端子７の高さを高くしても、高さばらつきが発生しにくい。また、はんだが押しつぶされることにより隣接する端子と短絡する等のトラブルが発生する虞も低減できる。
また、半導体装置や周辺部品の耐熱性の問題からリフロー実装できず、はんだごて等を用いた局部加熱により実装を行う場合、実装基板の電極パッドを半導体装置の外縁部に位置させ、この電極パッドにはんだごて等より熱を与え、はんだ付けを行うことになる。この場合にも、半導体装置１０の外部接続端子７は、内部に溶解しない樹脂コア７ａを有しているため、一定の高さを維持しつつ平行度制御できるとともに、高い実装信頼性を有する実装を行うことができる。
また、既存のはんだを外部接続端子として用いた場合には、温度変化が生じた時に生じる、実装基板と半導体装置との間の線膨張係数の違いに起因する応力や、落下や曲げにより発生する応力により、接合部の破断が生じる虞がある。
これに対して、外部接続端子７は、その内部に弾性率の低い樹脂コア７ａを有するため、温度変化が生じた時に生じる応力を分散させることができる。また、温度変化によって発生する応力と同様に、落下や曲げにより発生する応力を分散することができる。そのため、実装基板と半導体装置との接合部が破断する虞を低減できる。
したがって、薄型でありながら非常に高い実装信頼性を有する半導体装置を実現できる。
撮像素子を含む半導体装置は、近年、車載品として採用が増加しており、実装状態での温度変化・衝撃に対して外部接続端子の接続部の破断が発生しにくい構造が求められている。また、撮像素子を含む半導体装置では、撮像素子の光軸を精度高く設定する必要があるため、実装基板に対する半導体装置の傾き、すなわち、半導体装置の平行度を厳密に制御することが求められる。
半導体装置１０は、上述した要求を満たす、実装信頼性や設計精度の高いものであり、撮像素子を含む半導体装置として好適に利用できるものである。
（変更例）
上述の構成では、外部接続端子７を基板１の外縁部に設けているが、外部接続端子７を基板１の中心部に近い位置に設けても構わない。
また、上述の構成では、側壁１ｂは基板１の一部であるが、金属枠６ｂを立体的な構造とし、側壁１ｂを金属枠６ｂの一部として形成してもよい。
また、上記フェイスプレートは、光透過性のものであればよいため、上記フェイスプレートをガラス板以外の光透過性の部材によって形成してもよい。例えば、上記フェイスプレートをプラスチック板により形成してもよい。
また、上述の構成では、気密接合をシームウエルド法により実現しているが、後述する実施の形態において示すように、凹形状をしたセラミック基板とガラス板とを樹脂により接着してもよい。この場合には、リフロー等による全体加熱を行うと、樹脂からなる接合部にダメージが加わるため、外部接続端子７と基板１・実装基板８との接合をはんだごてのような局部的な加熱により接合することが好ましい。
この場合には、局部的に加熱をできるように、基板１の電極パッド１ａは、半導体装置１０の外縁部に配されることが好ましい。このような場合でも、半導体装置１０では、内部に溶解しないコアを有する外部接続端子７を備えているため、高い実装信頼性を得ることができるとともに、一定の高さを確保でき、実装後の構造を所望のものにすることができる。その結果、半導体装置１０が傾くことなく光学的に精度の高い実装構造を実現できる。また、外部接続端子７の高さを低くしても所望の実装信頼性が得られるため、半導体装置１０と実装基板８との間隔を狭くでき、厚みが薄い実装構造を実現できる。
〔実施の形態２〕
本発明の他の実施の形態について図２に基づいて説明すれば、以下のとおりである。なお、実施の形態１と同様の部材に関しては、同じ符号を付し、その説明を省略する。図２は、本実施形態の半導体装置２０の構成を示す断面図である。
半導体装置２０と上述した半導体装置１０との違いは、基板および蓋体の構造が異なっている点にある。
図２に示すように、半導体装置２０の基板２１の下面（実装基板８と対向する面）には凹部が設けられており、この凹部は、外部接続端子７を嵌合できる形状となっている。なお、図２では、上記凹部は、基板２１の外縁部に設けられているため、段差形状を有するものとなっている。
上記凹部の底面、すなわち、基板２１の下面に対して段差を有する面には、電極パッド２１ａが設けられている。この電極パッド２１ａは、金属細線５を介してＩＣチップ４と電気的に接続されている。
電極パッド２１ａの上には、側壁２１ｂが設けられており、この側壁２１ｂの上に樹脂２２を介して、低融点ガラスからなるガラス板２６（蓋体）が設けられている。側壁２１ｂとガラス板２６とは、樹脂２２を加熱溶解することや紫外線で硬化させることにより接合される。
基板２１、側壁２１ｂ、ガラス板２６とが接合されることにより、ＩＣチップ４を保護する中空構造が形成される。この中空構造の内部に水分が透湿し、温度低下時に結露が発生することを防止するために必要な幅を確保するために、また、内部でＩＣチップ４が有する電極パッド４ａと基板２１の電極パッド２１ａとを細線５により接続するために、半導体装置２０サイズはＩＣチップ４より一般的に１ｍｍ以上大きくすることが好ましい。
（半導体装置２０の効果）
半導体装置２０では、基板２１の下面に凹部（または段差部）を形成し、この凹部の底面（または段差面）に電極パッド２１ａを設け、この電極パッド２１ａに外部接続端子７を配している。換言すれば、半導体装置２０は、外部接続端子７の一部を基板２１に収納する構造となっている。そのため、基板２１と実装基板８との間の距離を短くすることができ、半導体装置を薄くすることができる。
この結果、薄型を実現しながら高さの高い外部接続端子を設けることが可能となり、薄型でかつ実装信頼性が高い半導体装置を実現できる。撮像素子に代表される光学部材を含む半導体装置においては、電子機器の小型・薄型化に伴い小型・薄型化が求められているが、半導体装置２０は、この要求を満たすことができる。
外部接続端子が配される電極パッドを、基板の下面よりもＩＣチップが搭載される側の面に近い位置に形成し、はんだからなる従来の外部接続端子を当該電極パッドに配した場合、外部接続端子の高さを基板の下面と電極パッドとの段差よりも十分に高くしておく必要がある。そうしなければ、はんだによる接合では溶融時に、図４に示すように、はんだ引けによる接続不良が発生しやすい。それゆえ、既存のランドグリッドアレイ構造では、上記の構造は実現困難である。なお、図４は、はんだからなる外部接続端子４７を備えた半導体装置において、はんだ引けによる接続不良が発生した状態を示す断面図である。
これに対して、電極パッド２１ａが上述した位置に形成された半導体装置２０において樹脂コア７ａを有する外部接続端子７を用いた場合、はんだを溶融させ実装基板８と接続する時に樹脂コア７ａは溶融しないため、外部接続端子７の高さは樹脂コア７ａの高さ以下にはなることがない。そのため、図４に示すようなはんだ引けの状態は発生しない。特に、樹脂コア７ａの高さを基板の下面と電極パッド２１ａとの段差以上にしておけば確実な実装が出来る。
このように外部接続端子の電極パッドを基板の下面より上方に位置させても確実に半導体装置を実装でき、外部接続端子の高さを精密に制御できるため、外部接続端子の少なくとも一部を基板内部に収納し、半導体装置全体の厚みを薄くすることができる。
〔実施の形態３〕
本発明のさらに別の実施の形態について図３に基づいて説明すれば、以下のとおりである。なお、上述した実施の形態と同様の部材に関しては、同じ符号を付し、その説明を省略する。図３は、本実施形態の半導体装置３０の構成を示す断面図である。
半導体装置３０と上述した半導体装置２０との違いは、半導体装置３０においては、実装基板８のひとつの電極パッド８ａに対して、２つの外部接続端子を接続する点にある。
図３に示すように、基板３１の外縁部には、外部接続端子７よりも小型の外部接続端子３７を配するための凹部（または段差部）が２つずつ形成され、それぞれの凹部（または段差部）に外部接続端子３７が配されている。換言すれば、基板３１のひとつの電極パッド３１ａに対し、複数個の外部接続端子３７を形成している。
この構成により、半導体装置３０の厚みを増大させることなく、外部接続端子３７の接合面積を大きくすることにより実装信頼性をさらに向上させることができる。
（変更例）
上述した構成では、基板３１の外縁部に凹部（または段差部）を２つずつ形成し、凹部（または段差部）にそれぞれ外部接続端子３７を配しているが、ひとつの凹部（または段差部）に対して複数の外部接続端子３７を配してもよい。
また、複数の外部接続端子３７は、完全に分離独立したものであってもよいし、その一部がつながっているものであってもよい。
また、上述した構成では、基板はセラミック基板になっているが、基板の材質については特にセラミックに限定されず、有機基板であってもよい。また、ＩＣチップについても、ＣＣＤ等撮像素子を有するものに限定されず、その他の機能を有するＩＣチップであってもよい。
また、上述した構成では、光学素子を含むＩＣチップが実装基板と反対向きに搭載されている（フェイスアップ）が、基板側にガラス等の透光性の物質があり光学素子を含むＩＣチップが実装基板側を向く（フェイスダウン）構成でもよい。
また、本発明の半導体装置は、以下のようにも表現できる。すなわち、上記半導体装置は、複数の電極パッドを有する基板と、基板上に搭載され光学素子を含むＩＣチップと、前記ＩＣチップを保護する蓋体と、前記基板の電極パッド上に形成された外部出力端子よりなり、外部接続端子が内部にコア物質を持ちその外側に金属層を持つ構造であることを特徴としている。
また、前記コア物質としては、耐熱性があり且つ低弾性で、そのヤング率が１０ＧＰａ以下の樹脂であることが好ましい。
また、上記半導体装置は、前記外部接続端子の金属層が複数の金属層からなり、その最外層の金属層がはんだからなることが好ましい。
また、上記半導体装置は、前記パッケージの電極パッドの形成位置が、基板の最下面より上層部に形成されていることが好ましい。
また、上記半導体装置は、前記実装基板の電極パッドに対して、対応するパッケージの外部出力端子が複数個となっていることが好ましい。
また、上記半導体装置は、前記基板がセラミック基板であり、前記第１および第２のパッケージの側面には側壁があり、上面にはガラスを有することが好ましい。
また、上記半導体装置は、前記基板、側壁、および、蓋体により内部が気密構造となっていることが好ましい。
また、上記半導体装置は、前記気密構造の内部に窒素、または、不活性ガスのみよりなることが好ましい。
また、上記半導体装置は、内部の圧力が大気圧より低いことが好ましい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
従来の半導体装置よりも実装信頼性の高い半導体装置を実現できるため、高い実装信頼性が要求される電子機器に好適に利用できる。
本実施の形態の半導体装置の構成を示す断面図である。 別の形態の半導体装置の構成を示す断面図である。 さらに別の形態の半導体装置の構成を示す断面図である。 はんだからなる外部接続端子を備えた半導体装置において、はんだ引けによる接続不良が発生した状態を示す断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１ 基板
１ａ 電極パッド
１ｂ 側壁
４ ＩＣチップ（半導体素子）
６ 蓋体
６ａ ガラス板（フェイスプレート）
７ 外部接続端子
７ａ 樹脂コア（コア）
７ｂ 金属層
７ｃ はんだ層
８ 実装基板
８ａ 電極パッド
１０ 半導体装置
２０ 半導体装置
２１ 基板
２１ａ 電極パッド
２１ｂ 側壁
２６ ガラス板（フェイスプレート）
３０ 半導体装置
３１ 基板
３１ａ 電極パッド
３７ 外部接続端子

Claims (12)

  1. 電極パッドを有する基板と、
    上記基板上に搭載された半導体素子と、
    上記電極パッド上に形成され、上記半導体素子と電気的に接続された外部接続端子とを備え、
    上記外部接続端子は、弾性を有する材質からなるコアを有し、当該コアの外側に金属層を有するものであり、
    上記外部接続端子が配される電極パッドは、上記半導体素子が搭載された基板の面とは反対側の面よりも上記半導体素子が搭載された基板の面に近い位置に形成されており、
    上記外部接続端子が配される電極パッドは、上記半導体素子が搭載された基板の外縁部に形成された段差部に形成されていることを特徴とする半導体装置。
  2. 上記外部接続端子が配される電極パッドの一部が、上記半導体素子が搭載された基板の面とは反対側の面から、上記半導体素子が搭載された基板の面に向かう方向に、上記半導体素子が搭載された基板の面よりも高い位置に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 上記コアは、ヤング率が０．５ＧＰａ以上１０ＧＰａ以下の材質からなるものであることを特徴とする請求項１に記載の半導体装置。
  4. 上記コアは、耐熱性を有するものであることを特徴とする請求項１に記載の半導体装置。
  5. 上記金属層は、複数の層からなるものであり、当該複数の層の最外層は、はんだ層であることを特徴とする請求項１に記載の半導体装置。
  6. 上記半導体素子は、光学素子を含むことを特徴とする請求項１に記載の半導体装置。
  7. 上記半導体素子を保護する蓋体をさらに備えることを特徴とする請求項６に記載の半導体装置。
  8. 上記蓋体は、上記半導体素子の側方に配される側壁と、上記半導体素子の上方に配されるフェイスプレートとを備え、
    上記フェイスプレートの少なくとも一部は、光透過性の材質からなるものであることを特徴とする請求項７に記載の半導体装置。
  9. 半導体装置を実装する実装基板が有するひとつの電極パッドに対して、複数の上記外部接続端子を接続することを特徴とする請求項１に記載の半導体装置。
  10. 上記基板と、上記蓋体とにより気密空間が形成されていることを特徴とする請求項７に記載の半導体装置。
  11. 上記気密空間の内部に窒素ガスまたは不活性ガスが充填されていることを特徴とする請求項１０に記載の半導体装置。
  12. 上記気密空間の内部の圧力は大気圧より低いことを特徴とする請求項１１に記載の半導体装置。
JP2006023306A 2006-01-31 2006-01-31 半導体装置 Expired - Fee Related JP4455509B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006023306A JP4455509B2 (ja) 2006-01-31 2006-01-31 半導体装置
KR1020070008757A KR100824571B1 (ko) 2006-01-31 2007-01-29 반도체 장치
TW096103248A TWI348758B (en) 2006-01-31 2007-01-29 Semiconductor device
US11/699,077 US7646094B2 (en) 2006-01-31 2007-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006023306A JP4455509B2 (ja) 2006-01-31 2006-01-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2007207918A JP2007207918A (ja) 2007-08-16
JP4455509B2 true JP4455509B2 (ja) 2010-04-21

Family

ID=38427344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023306A Expired - Fee Related JP4455509B2 (ja) 2006-01-31 2006-01-31 半導体装置

Country Status (4)

Country Link
US (1) US7646094B2 (ja)
JP (1) JP4455509B2 (ja)
KR (1) KR100824571B1 (ja)
TW (1) TWI348758B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM308495U (en) * 2006-09-08 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
US8421175B2 (en) * 2009-09-10 2013-04-16 STMicroelectronics ( Research & Development) Limited Wafer level packaged integrated circuit
CN110265368B (zh) 2012-02-07 2024-06-21 株式会社尼康 拍摄单元及拍摄装置
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
JP6214337B2 (ja) * 2013-10-25 2017-10-18 キヤノン株式会社 電子部品、電子機器および電子部品の製造方法。
JP2017152521A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子実装用基板および撮像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182685A (ja) * 1982-04-20 1983-10-25 セイコーエプソン株式会社 表示体パネル
JPH0817109B2 (ja) * 1989-08-18 1996-02-21 株式会社半導体エネルギー研究所 電気配線およびその接続方法
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JPH08267973A (ja) * 1995-03-30 1996-10-15 Toppan Printing Co Ltd Ｉｃカード
KR100574215B1 (ko) * 1997-04-17 2006-04-27 세키스이가가쿠 고교가부시키가이샤 도전성 미립자
JPH11284094A (ja) 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3626659B2 (ja) 2000-04-12 2005-03-09 シャープ株式会社 半導体装置、その実装構造およびその実装方法
JP4388209B2 (ja) * 2000-07-14 2009-12-24 京セラ株式会社 光半導体素子収納用パッケージ
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2003338587A (ja) 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
US6900531B2 (en) 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
JP2004273401A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP3908689B2 (ja) 2003-04-23 2007-04-25 株式会社日立製作所 半導体装置
JP4097660B2 (ja) * 2005-04-06 2008-06-11 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007207918A (ja) 2007-08-16
TWI348758B (en) 2011-09-11
US20070194418A1 (en) 2007-08-23
US7646094B2 (en) 2010-01-12
TW200802828A (en) 2008-01-01
KR20070078993A (ko) 2007-08-03
KR100824571B1 (ko) 2008-04-23

Similar Documents

Publication Publication Date Title
KR100824571B1 (ko) 반도체 장치
US7154173B2 (en) Semiconductor device and manufacturing method of the same
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
US8120128B2 (en) Optical device
JP5375219B2 (ja) 撮像装置
JP2009081346A (ja) 光学デバイスおよびその製造方法
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP4428526B2 (ja) 光学デバイス
JP2005019966A (ja) 半導体装置及びその製造方法
JP4854469B2 (ja) 電子部品収納用パッケージ、電子装置および電子装置搭載機器
JP2008288327A (ja) 半導体装置及びその製造方法
JP2009158873A (ja) 光学デバイスおよび光学デバイスの製造方法
JP2008235864A (ja) 電子装置
JP2006041456A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2008124161A (ja) 電子装置収納パッケージ、および電子装置収納パッケージの製造方法
JP5213663B2 (ja) 電子装置の実装構造
JP2007035906A (ja) 電子部品収納用パッケージおよび該パッケージを備える電子装置
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2017059814A (ja) 電子部品収納用パッケージおよび電子装置
JP4923967B2 (ja) 固体撮像装置及び電子機器
JP4802907B2 (ja) 半導体実装構造
JP2006013264A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5925432B2 (ja) 光学センサおよび光学センサの製造方法
JP2004014579A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees