JP2004014579A - 光半導体素子収納用パッケージ - Google Patents

光半導体素子収納用パッケージ Download PDF

Info

Publication number
JP2004014579A
JP2004014579A JP2002162022A JP2002162022A JP2004014579A JP 2004014579 A JP2004014579 A JP 2004014579A JP 2002162022 A JP2002162022 A JP 2002162022A JP 2002162022 A JP2002162022 A JP 2002162022A JP 2004014579 A JP2004014579 A JP 2004014579A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
optical semiconductor
metal frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002162022A
Other languages
English (en)
Other versions
JP4002472B2 (ja
Inventor
Yoji Kobayashi
小林 洋二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002162022A priority Critical patent/JP4002472B2/ja
Publication of JP2004014579A publication Critical patent/JP2004014579A/ja
Application granted granted Critical
Publication of JP4002472B2 publication Critical patent/JP4002472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16151Cap comprising an aperture, e.g. for pressure control, encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光半導体素子収納用パッケージにおいて、透光性板材と金属枠体との接合強度が弱く、気密信頼性が低い。
【解決手段】上面に光半導体素子7を搭載するための凹部1aを有する絶縁基体1と、この絶縁基体1の上面に凹部1aを覆うように接合される、光半導体素子7が受光または発光する光の透過領域となる開口3aに透光性板材4が接合層を介して接合された金属枠体3とから成る光半導体素子収納用パッケージであって、接合層5は、金属枠体3側に配置されたチタンを含む金属層5aと、透光性板材4側に配置されたエポキシ樹脂を主成分とする樹脂層5bと、金属層5aおよび樹脂層5bの間に形成された、チタンが酸化して形成された酸化チタン層5cとから成る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体レーザやフォトダイオード・光センサ等の光半導体素子を収納する光半導体素子収納用パッケージに関し、特に低波長領域の光の面受発光を行なう光半導体素子を収容する光半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
近年、半導体レーザ素子やフォトダイオード・光センサー等に代表される光半導体素子は受光感度が高くなり、かつ半導体装置を搭載する側の装置の要求精度も厳しいものとなってきている。
【0003】
このような光半導体素子を搭載する光半導体素子収納用パッケージは、光半導体素子の受光領域外の光に対する遮光膜と成る金属枠体の開口に、受光波長領域で高い透過率を有する透光性板材を接合して成る蓋体を使用している。そして、使用する光の波長が赤外線領域の場合、透光性板材としてサファイヤガラスを用い、このサファイヤガラスを金属枠体に接合して蓋体を形成するとともに、この蓋体の金属枠体をシールリング等の接続部材を介して光半導体素子を搭載した絶縁基体の外周部に接合することにより光半導体装置と成る。
【0004】
このような蓋体は、サファイヤガラスの所定の接合部に金属膜を形成するとともに、対向する金属枠体側の接合部にFe−Ni−Co合金製のシールリングを形成した後、両者を溶接することにより形成されていた。また、この蓋体は光半導体素子を搭載した絶縁基体の外周部に、Fe−Ni−Co合金製のシールリングを形成した後、このシールリングに溶接により接合されていた。そのため、金属枠体の表面には、溶接性を考慮してNiおよびAuめっきが施されていた。
【0005】
また、透光性板材に対しては高い光透過率特性が求められるため、通常サファイヤガラスの表面に反射防止膜を形成することにより透過率を高める方法が用いられていた。しかしながら、透光性板材の表面に反射防止膜を形成することにより光透過率を高める方法では、光透過率の低下が避けられず、入射光の減衰が避けられないという問題点を有していた。
【0006】
他方、より高い光透過率特性を得るために、透光性板材として石英ガラスを用いる方法が提案されている。しかしながら、透光性板材に石英を選択し、透光性板材と金属枠体とをシールリングを介して溶接し接合を行なった場合、石英が割れてしまうという問題点があった。
これは、金属枠体として用いるFe−Ni−Co合金の熱膨張係数(4.8×10−6/℃)に対して石英の熱膨張係数(0.5×10−6/℃)が非常に小さいために、溶接後の両者の熱収縮差を吸収しきれずに石英が破壊することによるものである。
【0007】
このため、透光性板材として石英ガラスを用い、この石英ガラスと遮光膜を兼ねる金属枠体とをエポキシ樹脂系接着剤を介して接着することが新たに提案されている。この提案によれば、透光性板材と金属枠体との接合時の加熱はもちろんのこと、その後の絶縁基体との接合時、外部電気回路基板への2次実装時、さらには光半導体素子動作時の熱ストレスによる部材の熱膨張差を緩和することが可能になり、透光性板材が破壊するのを有効に防止できるというものである。
【0008】
【発明が解決しようとする課題】
しかしながら、このような蓋体においては、透光性板材である石英ガラスとエポキシ樹脂系接着剤との接合では、石英ガラスの酸素とエポキシ樹脂系接着剤のエポキシ基とが強固に結合し良好な接合強度が得られるものの、金属枠体と樹脂系接着剤との接合では、金属枠体の表面にAuめっき層を被着しているため、Auめっき層表面の凹凸にエポキシ樹脂系接着剤が入り込んで接合する、いわゆる投錨効果のみによる接合であるために、金属枠体とエポキシ樹脂系接着剤の接合強度は非常に弱いものとなり蓋体が加熱された際等に金属枠体が変形した際に、透光性板材が金属枠体から外れてしまうという問題点を有していた。また、金属枠体のエポキシ樹脂系接着剤との接合面に、単にメタライズ金属層等の金属層を形成した場合においても同様な問題点を有していた。
【0009】
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、光透過率が良好で、かつ気密信頼性の高い半導体素子収納用パッケージを提供することにある。
【0010】
【課題を解決するための手段】
本発明の光半導体素子収納用パッケージは、上面に光半導体素子を搭載するための凹部を有する絶縁基体と、この絶縁基体の上面に凹部を覆うように接合される、光半導体素子が受光または発光する光の透過領域となる開口に透光性板材が接合層を介して接合された金属枠体とから成る光半導体素子収納用パッケージであって、接合層は、金属枠体側に配置されたチタンを含む金属層と、透光性板材側に配置されたエポキシ樹脂を主成分とする樹脂層と、金属層および樹脂層の間に形成された、チタンが酸化して形成された酸化チタン層とから成ることを特徴とするものである。
【0011】
また、本発明の光半導体素子収納用パッケージは、上記構成において、樹脂層がエポキシ樹脂を主成分とする熱硬化性樹脂にこの熱硬化性樹脂よりも弾性率が低い有機材料粉末を含有させて、弾性率を0.1〜3GPaとしたものであることを特徴とするものである。
【0012】
本発明の光半導体素子収納用パッケージによれば、樹脂層と透光性板材とが樹脂層のエポキシ基と透光性板材の酸素間の結合により強固に接合するとともに、樹脂層と酸化チタン層とが樹脂層のエポキシ基と酸化チタン層の酸素間の結合により強固に接合することから、金属枠体と透光性板材との接合が強固なものとなり、その結果、光半導体素子収納用パッケージが加熱された際等に金属枠体が変形しても、透光性板材が金属枠体から外れてしまうことはない。また、接合層が樹脂層を含んでいることから、透光性板材と金属枠体との接合時の加熱はもちろんのこと、その後の金属枠体の絶縁基体への接合時、光半導体装置の外部電気回路基板への2次実装時、さらには光半導体素子動作時の熱ストレスによる部材の熱膨張差を緩和することが可能になり、透光性板材が破壊するのを有効に防止でき、気密信頼性の高い半導体素子収納用パッケージとすることができる。
【0013】
また、本発明の光半導体素子収納用パッケージによれば、樹脂層がエポキシ樹脂を主成分とする熱硬化性樹脂にこの熱硬化性樹脂よりも弾性率が低い有機材料粉末を含有させて、弾性率を0.1〜3GPaとしたものであることから、樹脂層が良好な弾力性を有するものとなり、樹脂層が熱硬化時の熱膨張係数の相違に起因して、金属枠体と透光性板材との界面に発生する内部応力を有効に緩和するとともに、両者を接合後に金属枠体とおよび透光性板材に加わる熱的・機械的衝撃に容易に追随することができ、その結果、両者の接合界面で容易に剥離・分離することなく、信頼性のある接合状態を形成することが可能になり、気密信頼性の高い光半導体素子収納用パッケージとすることができる。
【0014】
【発明の実施の形態】
次に、本発明の光半導体素子収納用パッケージを添付の図面に基づいて詳細に説明する。
図1は、本発明の光半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、1は絶縁基体、2は配線導体層、3は金属枠体、4は透光性板材、5は金属枠体3と透光性板材4とを接合する接合層であり、主にこれらで本発明の光半導体素子収納用パッケージが構成される。なお、接合層5は、金属枠体3側に配置されたチタンを含む金属層5aと、透光性板材4側に配置されたエポキシ樹脂を主成分とする樹脂層5bと、金属層5aおよび樹脂層5bの間に形成された、チタンが酸化して形成された酸化チタン層5cとで構成されている。また図1では、絶縁基体1と金属枠体3とをシールリング6で接合した例を示している。
【0015】
絶縁基体1は、その上面の略中央部に光半導体素子7を搭載するための凹部1aが設けてあり、この凹部1aの底面には光半導体素子7がガラス・樹脂・ろう材等から成る接着剤を介して接着固定される。
【0016】
絶縁基体1は、酸化アルミニウム質焼結体やムライト質焼結体・窒化アルミニウム質焼結体・窒化珪素質焼結体・炭化珪素質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状にしてセラミックグリーンシート(セラミック生シート)を得、しかる後、それらセラミックグリーンシートに適当な打抜き加工を施すとともにこれを複数枚積層し、約1600℃の高温で焼成することによって製作される。
【0017】
また、絶縁基体1には、凹部1aの底面から下面にかけて複数個の配線導体層2が被着形成されており、この配線導体層2の凹部1aの底面に位置する部位には、光半導体素子7の各電極がボンディングワイヤ8を介して電気的に接続され、また、絶縁基体1の下面に導出した部位には外部電気回路(図示せず)が半田等の接続部材を介して電気的に接続される。
【0018】
配線導体層2は、光半導体素子7の各電極を外部電気回路に電気的に接続する際の導電路として作用し、タングステン・モリブデン・マンガン等の高融点金属により形成されている。
【0019】
配線導体層2は、例えばタングステン・モリブデン・マンガン等の高融点金属粉末に適当な有機溶剤・溶媒・可塑剤等を添加混合して得た金属ペーストを、従来周知のスクリーン印刷法等の厚膜手法を採用して絶縁基体1となるセラミックグリーンシートにあらかじめ印刷塗布・穴埋めしておき、これをセラミックグリーンシートと同時に焼成することによって絶縁基体1の凹部1aの底面から下面にかけて所定パターンに被着形成される。
【0020】
なお、配線導体層2は、その表面にニッケル・金等の良導電性で耐蝕性およびろう材との濡れ性が良好な金属をめっき法により1〜20μmの厚みに被着させておくと、配線導体層2の酸化腐蝕を有効に防止することができるとともに配線導体層2とボンディングワイヤ8との接続および配線導体層2と外部電気回路の配線導体との半田付けを強固となすことができる。従って、配線導体層2の酸化腐蝕を防止し、配線導体層2とボンディングワイヤ8との接続および配線導体層2と外部電気回路の配線導体との半田付けを強固となすには、配線導体層2の表面にニッケル・金等をめっき法により1〜20μmの厚みに被着させておくことが好ましい。
【0021】
さらに、絶縁基体1の上面には、凹部1aを取り囲むようにしてタングステンやモリブデン・銅・銀等の金属粉末メタライズから成る枠状のメタライズ層(図示せず)が被着形成されており、そして、このメタライズ層の上面に銀ろう等のろう材(図示せず)を介して、枠状のシールリング6が被着形成されている。
このようなメタライズ層は、配線導体層2と同様に、絶縁基体1となるセラミックグリーンシートの所定の位置にあらかじめタングステン・モリブデン・マンガン等の高融点金属粉末に適当な有機溶剤・溶媒・可塑剤等を添加混合して得た金属ペーストを印刷・塗布しておき、これをセラミックグリーンシートと同時に焼成することにより絶縁基体1上面に枠状に被着形成される。
【0022】
シールリング6は、例えばFe−Ni−Co合金等の金属から成り、メタライズ層の形状に対応した枠状であり、金属枠体3を絶縁基体1に溶接するための下地金属部材として機能する。このようなシールリング6は、例えばシールリング6がFe−Ni−Co合金から成る場合には、所定の厚みに圧延されたFe−Ni−Coから成る合金板材を従来周知の打ち抜き加工方法あるいは化学エッチング方法を採用することにより、枠状に形成される。
【0023】
また、シールリング6の上には、金属枠体3が載置され、これらを例えばシームウエルド法を採用して溶接することによりシールリング6の上に金属枠体3が接合される。
【0024】
金属枠体3は、光半導体素子7が受光または発光する光の透過領域と成る開口3aを有している。金属枠体3は、例えばFe−Ni−Co合金等の金属から成り、内部に収容される光半導体素子7の受光領域外の光に対する遮光膜の機能や後述する透光性板材4を所定の位置に固定する機能を有し、その開口3aには、透光性板材4が接合層5を介して接合される。
【0025】
このような金属枠体3は、例えば金属枠体3がFe−Ni−Co合金から成る場合には、所定の厚みに圧延されたFe−Ni−Coから成る合金板材を従来周知の打ち抜き加工方法あるいは化学エッチング方法を採用することにより、枠状に形成される。また、金属枠体3の表面には、シールリング6との接合を良好とするためおよび防錆のためにニッケルめっき層が形成されている。なお、めっき層は、金属枠体3の腐食防止の観点からはニッケルめっき層のみで充分な効果が得られるが、金めっき層やクロムめっき層あるいはこれらを複数積層にした形態も可能である。
【0026】
金属枠体3の開口3aに接合される透光性板材4は、光半導体素子7を気密に保護し、外部からの光を効率よく光半導体素子7に伝達する機能を有し、受光波長領域に応じてホウケイ酸ガラス・サファイヤガラス・石英ガラス等の無機材料やアクリル系樹脂・ポリエチレン系樹脂等の有機材料を用いて形成される。
【0027】
透光性板材4は、例えば石英ガラスを用いる場合、石英ガラスブロックを任意の厚みに切断した後表面を研磨し、所定の厚みにしたものをスライシング法・ダイシング法等を採用して、所定の寸法に切断することにより形成される。
なお、透光性板材4は、高い光透過率を得るという観点からは石英ガラスが好ましいが、使用目的によりホウケイ酸ガラス・サファイヤガラス等の無機材料やアクリル系樹脂・ポリエチレン系樹脂等の有機材料を用いてもよい。
【0028】
透光性板材4を金属枠体3の開口3aに接合する接合層5は、金属枠体3側に配置されたチタンを含む金属層5aと、透光性板材4側に配置されたエポキシ樹脂を主成分とする樹脂層5bと、金属層5aおよび樹脂層5bの間に形成された、金属層5aに含有されるチタンが酸化して形成された酸化チタン層5cとで構成されている。そして、本発明においてはこのことが重要である。
【0029】
本発明においては、接合層5を金属枠体3側に配置されたチタンを含む金属層5aと、透光性板材4側に配置されたエポキシ樹脂を主成分とする樹脂層5bと、金属層5aおよび樹脂層5bの間に形成された、チタンが酸化して形成された酸化チタン層5cとで構成したことから、樹脂層5bと透光性板材4とが樹脂層5bのエポキシ基と透光性板材4の酸素間の結合により強固に接合するとともに、樹脂層5bと酸化チタン層5cとが樹脂層5bのエポキシ基と酸化チタン層5cの酸素間の結合により強固に接合し、金属枠体3と透光性板材4との接合が強固なものとなり、その結果、光半導体素子収納用パッケージが加熱された際等に金属枠体3が変形しても、透光性板材4が金属枠体3から外れてしまうことはない。また、接合層5が樹脂層5bを含んでいることから、透光性板材4と金属枠体3との接合時の加熱はもちろんのこと、その後の金属枠体3の絶縁基体1への接合時、光半導体装置の外部電気回路基板への2次実装時、さらには光半導体素子7動作時の熱ストレスによる部材の熱膨張差を緩和することが可能になり、透光性板材4が破壊するのを有効に防止でき、気密信頼性の高い半導体素子収納用パッケージとすることができる。
【0030】
このような接合層5は、次に述べる方法により形成される。
まず、金属枠体3の開口3a外周の透光性板材4が接合される表面に、チタンを含有する、例えばAg−Cuペーストをスクリーン印刷により所定のパターンに塗布するとともに、これを還元雰囲気中で700〜1000℃の温度で焼成し金属層5aを形成する。なお、この還元雰囲気中で金属層5aを熱処理する際、金属層5aに含まれる活性金属であるチタンと還元雰囲気中の水素とが金属層5aの表面で優先的に反応して、金属層5aの表面にチタンの水素化物が生成される。次に、表面に活性金属の水素化物が生成された金属層5aに、あらかじめ透光性板材4の接合領域に被着させておいた樹脂層5bと成る接着剤を重ね合わせ、金属層5aと接着剤とを空気中で、約150℃の温度で60〜90分間加圧加熱して接合することにより、不安定なチタンの水素化物が酸化チタンに変化して酸化チタン層5cを形成するとともに、本発明の接合層5が形成される。なお、接合の際の残留応力を低減するという観点からは、約150℃の低温度での加熱が好ましいが、200〜250℃の温度で加熱してもよい。
【0031】
また、金属層5aは、その幅が0.1〜10mm、厚みが10〜200μmであることが好ましい。
金属層5aの幅が0.1mm未満であると、金属層5aと樹脂層5bとの接合面積が小さなものとなり金属枠体3と透光性板材4との接合強度が弱いものとなり、透光性板材4が金属枠体3から外れ易くなる傾向があり、10mmを超えると弾性率の高い透光性板材4が弾性率の低い金属枠体3の動きを抑制し、外力に対する金属枠体3の弾性変形を阻害し、塑性変形を起こし易くなる傾向がある。
【0032】
また、金属層5aの厚みが10μm未満では、金属層5aが均一に成膜されず金属層5aにピンホールが発生し易くなる傾向があり、さらに、200μmを超えると、金属枠体3が変形した際に金属層5aが金属枠体3の変形に追随できずに金属層5aにクラックが発生したり、金属層5aが金属枠体3から剥がれ易くなる傾向がある。従って、金属層5aは、幅を0.1〜10mm、厚みを10〜200μmの範囲とすることが好ましい。
【0033】
接合層5を構成する樹脂層5bは、エポキシ基を介して酸化チタン層5cおよび透光性板材4と結合するという観点および耐湿性あるいは接合強度の観点からは、緻密な3次元網目構造を有するエポキシ樹脂を主成分とする熱硬化性樹脂であることが重要である。このような熱硬化性樹脂としては、ビスフェノールA型エポキシ樹脂やビスフェノールA変性エポキシ樹脂・ビスフェノールF型エポキシ樹脂・フェノールノボラック型エポキシ樹脂・クレゾールノボラック型エポキシ樹脂・特殊ノボラック型エポキシ樹脂・フェノール誘導体エポキシ樹脂・ビフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系・アミン系・リン系・ヒドラジン系・イミダゾールアダクト系・アミンアダクト系・カチオン重合系・ジシアンジアミド系等の硬化剤を添加したものが用いられる。
【0034】
また、本発明の光半導体素子収納用パッケージでは、樹脂層5bをエポキシ樹脂を主成分とする熱硬化性樹脂にこの熱硬化性樹脂よりも弾性率が低い有機材料粉末を含有させて、弾性率を0.1〜3GPaとすることが好ましい。
【0035】
本発明の光半導体素子収納用パッケージによれば、樹脂層5bを上記構成としたことから、樹脂層5bが良好な弾力性を有するものとなり、樹脂層5bが熱硬化時の熱膨張係数の相違に起因して、金属枠体3と透光性板材4との界面に発生する内部応力を有効に緩和するとともに、両者を接合後に金属枠体3とおよび透光性板材4に加わる熱的・機械的衝撃に容易に追随することができ、その結果、両者の接合界面で容易に剥離・分離することなく、信頼性のある接合状態を形成することが可能になり、気密信頼性の高い光半導体素子収納用パッケージとすることができる。
【0036】
このような有機材料粉末としては、シリコンゴムやシリコンレジン・LDPE・HDPE・PMMA・架橋PMMA・ポリスチレン・架橋ポリスチレン・エチレン−アクリル共重合・ポリメタクリル酸エチル・ブチルアクリレート・ウレタン等の軟質微粒子が好ましい。
【0037】
なお、樹脂層5bは、その弾性率が0.1GPa未満であると、機械的応力が透光性板材4に加わった際に樹脂層5bが歪み、所定の位置に透光性板材4を保持することが困難となる傾向があり、また、弾性率が3GPaを超えると、光半導体素子収納用パッケージに落下等の大きな衝撃が加わった際に生じる応力を吸収することができず、透光性板材4が金属枠体3から外れてしまう傾向がある。従って、樹脂層5bは、その弾性率を0.1〜3GPaの範囲とすることが好ましい。
【0038】
かくして上述の光半導体素子収納用パッケージによれば、絶縁基体1の搭載部1a底面に光半導体素子7をガラス・樹脂・ろう材等から成る接着剤を介して接着固定するとともに光半導体素子7の各電極をボンディングワイヤ8により配線導体層2に接続させ、しかる後、開口3aに接合層5を介して透光性板材4を接合した金属枠体3を、シールリング6を介して絶縁基体1に接合することによって最終製品としての光半導体装置が完成する。
【0039】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば図2に断面図で示すように、透光性板材4をキャビティ側に設置してもよい。また、絶縁基体1と金属枠体3とをシールリング6を介さずに熱硬化性樹脂接着剤により接合してもよい。
【0040】
【発明の効果】
本発明の光半導体素子収納用パッケージによれば、樹脂層と透光性板材とが樹脂層のエポキシ基と透光性板材の酸素間の結合により強固に接合するとともに、樹脂層と酸化チタン層とが樹脂層のエポキシ基と酸化チタン層の酸素間の結合により強固に接合することから、金属枠体と透光性板材との接合が強固なものとなり、その結果、光半導体素子収納用パッケージが加熱された際等に金属枠体が変形しても、透光性板材が金属枠体から外れてしまうことはない。また、接合層が樹脂層を含んでいることから、透光性板材と金属枠体との接合時の加熱はもちろんのこと、その後の金属枠体の絶縁基体への接合時、光半導体装置の外部電気回路基板への2次実装時、さらには光半導体素子動作時の熱ストレスによる部材の熱膨張差を緩和することが可能になり、透光性板材が破壊するのを有効に防止でき、気密信頼性の高い半導体素子収納用パッケージとすることができる。
【0041】
また、本発明の光半導体素子収納用パッケージによれば、樹脂層がエポキシ樹脂を主成分とする熱硬化性樹脂にこの熱硬化性樹脂よりも弾性率が低い有機材料粉末を含有させて、弾性率を0.1〜3GPaとしたものであることから、樹脂層が良好な弾力性を有するものとなり、樹脂層が熱硬化時の熱膨張係数の相違に起因して、金属枠体と透光性板材との界面に発生する内部応力を有効に緩和するとともに、両者を接合後に金属枠体とおよび透光性板材に加わる熱的・機械的衝撃に容易に追随することができ、その結果、両者の接合界面で容易に剥離・分離することなく、信頼性のある接合状態を形成することが可能になり、気密信頼性の高い光半導体素子収納用パッケージとすることができる。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】本発明の光半導体素子収納用パッケージの他の実施例を示す断面図である。
【符号の説明】
1・・・・・・・・絶縁基体
1a・・・・・・・搭載部
2・・・・・・・・配線導体層
3・・・・・・・・金属枠体
3a・・・・・・・開口
4・・・・・・・・透光性板材
5・・・・・・・・接合層
5a・・・・・・・金属層
5b・・・・・・・樹脂層
5c・・・・・・・酸化チタン層
6・・・・・・・・シールリング

Claims (2)

  1. 上面に光半導体素子を搭載するための凹部を有する絶縁基体と、該絶縁基体の上面に前記凹部を覆うように接合される、前記光半導体素子が受光または発光する光の透過領域となる開口に透光性板材が接合層を介して接合された金属枠体とから成る光半導体素子収納用パッケージであって、前記接合層は、前記金属枠体側に配置されたチタンを含む金属層と、前記透光性板材側に配置されたエポキシ樹脂を主成分とする樹脂層と、前記金属層および前記樹脂層の間に形成された、前記チタンが酸化して形成された酸化チタン層とから成ることを特徴とする光半導体素子収納用パッケージ。
  2. 前記樹脂層は、エポキシ樹脂を主成分とする熱硬化性樹脂に該熱硬化性樹脂よりも弾性率が低い有機材料粉末を含有させて、弾性率を0.1〜3GPaとしたものであることを特徴とする請求項1記載の光半導体素子収納用パッケージ。
JP2002162022A 2002-06-03 2002-06-03 光半導体素子収納用パッケージ Expired - Fee Related JP4002472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002162022A JP4002472B2 (ja) 2002-06-03 2002-06-03 光半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002162022A JP4002472B2 (ja) 2002-06-03 2002-06-03 光半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2004014579A true JP2004014579A (ja) 2004-01-15
JP4002472B2 JP4002472B2 (ja) 2007-10-31

Family

ID=30430917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002162022A Expired - Fee Related JP4002472B2 (ja) 2002-06-03 2002-06-03 光半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4002472B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266040A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP2008277395A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 光素子用窓部材ならびに光素子収納用パッケージおよび光モジュール
JP2017059661A (ja) * 2015-09-16 2017-03-23 ウシオ電機株式会社 外部共振器型レーザ装置
JP2019102582A (ja) * 2017-11-30 2019-06-24 日亜化学工業株式会社 発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266040A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP2008277395A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 光素子用窓部材ならびに光素子収納用パッケージおよび光モジュール
JP2017059661A (ja) * 2015-09-16 2017-03-23 ウシオ電機株式会社 外部共振器型レーザ装置
JP2019102582A (ja) * 2017-11-30 2019-06-24 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP4002472B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
US20220158061A1 (en) Optical-semiconductor device and method for manufacturing the same
JP4455509B2 (ja) 半導体装置
JP2007123444A (ja) 光素子収納用パッケージ、並びに、光装置およびその製造方法
JP4051235B2 (ja) 固体撮像素子収納用パッケージ及びこれを用いた撮像装置
JP2005039122A (ja) 発光装置
JP2004014579A (ja) 光半導体素子収納用パッケージ
JP4388209B2 (ja) 光半導体素子収納用パッケージ
JP2008235864A (ja) 電子装置
US20210384378A1 (en) Semiconductor light emitting device
JP2019129224A (ja) パッケージおよび電子装置
JP7500317B2 (ja) 半導体発光装置
JP2004146466A (ja) 蓋体およびこれを用いた光デバイス収納用パッケージ
JP2018074256A (ja) 電子素子実装用基板および電子装置
JP5213663B2 (ja) 電子装置の実装構造
JP2005093675A (ja) 蓋体およびこれを用いた光半導体素子収納用パッケージ
JP3702200B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004031815A (ja) 蓋体およびこれを用いた光デバイス収納用パッケージ
JP2005210045A (ja) 光半導体装置
JP2006013264A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2522374Y2 (ja) 固体撮像素子収納用パッケージ
JP2004146467A (ja) 蓋体およびこれを用いた光デバイス収納用パッケージ
JP2021034554A (ja) 蓋体および光学装置
JP2005159088A (ja) 光半導体装置
JP2006041270A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2003069127A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4002472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees