JP2011258714A - 半導体装置、電子機器、及び半導体装置の製造方法 - Google Patents

半導体装置、電子機器、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011258714A
JP2011258714A JP2010131370A JP2010131370A JP2011258714A JP 2011258714 A JP2011258714 A JP 2011258714A JP 2010131370 A JP2010131370 A JP 2010131370A JP 2010131370 A JP2010131370 A JP 2010131370A JP 2011258714 A JP2011258714 A JP 2011258714A
Authority
JP
Japan
Prior art keywords
insulating film
opening
metal pattern
organic insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010131370A
Other languages
English (en)
Inventor
Shinji Watanabe
真司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010131370A priority Critical patent/JP2011258714A/ja
Publication of JP2011258714A publication Critical patent/JP2011258714A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置を実装する際の熱応力による半導体装置の損傷を抑制する。
【解決手段】半導体装置100は、無機絶縁膜8上に形成された第1の有機絶縁膜2と、第1の有機絶縁膜2に形成され無機絶縁膜8に達する開口部(開口部14)と、この開口部を介して無機絶縁膜8に接続された第1の金属パターン(シードメタル9及び配線メタル10)を有する。更に、第1の金属パターン上に形成された第2の有機絶縁膜3と、第2の有機絶縁膜3に形成され第1の金属パターンに達する開口部(開口部15)と、この開口部を介して第1の金属パターンに接続された第2の金属パターン(シードメタル19及びバリアメタル5)を有する。第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在している。
【選択図】図1

Description

本発明は、半導体装置、電子機器、及び半導体装置の製造方法に関する。
半導体デバイスには常に小型化要求がある。
半導体パッケージの小型化技術として、ウェハレベルCSP(Wafer level Chip Size Package)と呼ばれる技術がある。
ウェハレベルCSPでは、半導体チップの周囲に微細なピッチで配列された電極が、実装基板(配線基板)に実装可能なピッチで配列された外部接続端子へと、再配線を用いて引き出されている。
特許文献1には、一般的なウェハレベルCSPである半導体装置について記載されている。特許文献1の半導体装置は、電極と、この電極から離れた位置に配置されたバンプ電極と、電極とバンプ電極とを接続する再配線と、を有している。特許文献1の再配線は、半導体装置の表層に形成された保護膜(無機絶縁膜)と接していない。
一方、特許文献2の半導体装置では、電極と、この電極から離れた位置に配置されたバンプ電極と、このバンプ電極と電極とを接続する配線パターンと、を有し、配線パターンが保護膜に接している。
特開2005−079431号公報 特開2000−349189号公報
ところで、半導体装置の実装は、一般的に、半導体装置のバンプ電極のはんだをリフロー装置により加熱溶融させ、バンプ電極と実装基板側の電極とをはんだ接合させることによって行われる。このような実装の際には、半導体装置の基材を構成するシリコンと、実装基板と、の熱膨張係数の差に起因して、バンプ電極と実装基板側の電極との接続部に応力が作用する。
このような事情のもと、特許文献2の技術では、特に回路層の層間絶縁膜として密着性や機械的強度が弱いlow−k膜(SiOよりも比誘電率が低い膜)を用いた場合、応力集中により当該層間絶縁膜において剥離等の不具合が生じる。
このように、半導体装置を実装する際の熱応力による、半導体装置の損傷を抑制することは困難だった。
本発明は、電極と、
前記電極を露出させる第1の開口部が形成された無機絶縁膜と、
前記無機絶縁膜上に形成された第1の有機絶縁膜と、
前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に形成され前記電極に達する第2の開口部と、
前記第1の有機絶縁膜において平面視にて前記第1及び第2の開口部から離れた位置に形成され前記無機絶縁膜に達する第3の開口部と、
前記第1の有機絶縁膜上に形成され、前記第2の開口部を介して前記電極に接続され、且つ、前記第3の開口部を介して前記無機絶縁膜に接続された第1の金属パターンと、
前記第1の金属パターン上に形成された第2の有機絶縁膜と、
前記第2の有機絶縁膜において平面視にて前記第3の開口部と重なる位置に形成され前記第1の金属パターンに達する第4の開口部と、
前記第4の開口部を介して前記第1の金属パターンに接続された第2の金属パターンと、
を有し、
前記第1の金属パターンと前記第2の金属パターンとの接続部の周囲において、前記第1の金属パターンと前記第2の金属パターンとの間に前記第2の有機絶縁膜が介在していることを特徴とする半導体装置を提供する。
この半導体装置によれば、第1の金属パターンが第3の開口部を介して無機絶縁膜に接続されている。金属パターン(第1の金属パターン)と無機絶縁膜との接合強度は、金属パターン(第1の金属パターン)と有機絶縁膜(第1の有機絶縁膜)との接合強度よりも大きい。このため、第1の金属パターンの下面が第1の有機絶縁膜にのみ接している場合と比べて、第1の金属パターンの剥離を抑制することができる。
しかも、第1の金属パターンと第2の金属パターンとの接続部の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜が介在しているので、半導体装置を実装する際の熱応力を第2の有機絶縁膜によって緩和することができる。すなわち、この熱応力のうち、第2の金属パターンから第1の金属パターン側に伝わろうとする応力が、第2の金属パターンと第2の有機絶縁膜とが接する面の全域に分散され、該第2の有機絶縁膜により吸収(緩衝)される。これにより、無機絶縁膜及びその下層の構成を含む基材への応力集中が抑制され、基材の損傷(基材を構成する層間絶縁膜の剥離等)が抑制される。よって、信頼性の高い半導体装置を提供することができる。
また、本発明は、本発明の半導体装置を含んで構成されていることを特徴とする電子機器を提供する。
また、本発明は、電極を形成する工程と、
前記電極を露出させる第1の開口部が形成された無機絶縁膜を形成する工程と、
前記無機絶縁膜上に第1の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に前記電極に達する第2の開口部を形成し、前記第1の有機絶縁膜において平面視にて前記第1及び第2の開口部から離れた位置に前記無機絶縁膜に達する第3の開口部を形成する工程と、
前記第2の開口部を介して前記電極に接続され、且つ、前記第3の開口部を介して前記無機絶縁膜に接続されるように、前記第1の有機絶縁膜上に第1の金属パターンを形成する工程と、
前記第1の金属パターン上に第2の有機絶縁膜を形成する工程と、
前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に前記第1の金属パターンに達する第4の開口部を形成する工程と、
前記第4の開口部を介して前記第1の金属パターンに接続されるように、第2の金属パターンを形成する工程と、
を有し、
前記第1の金属パターンと前記第2の金属パターンとの接続部の周囲において、前記第1の金属パターンと前記第2の金属パターンとの間に前記第2の有機絶縁膜が介在するように、前記第4の開口部の形成と前記第2の金属パターンの形成とを行うことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、半導体装置を実装する際の熱応力による半導体装置の損傷を抑制することができる。
第1の実施の形態に係る半導体装置の断面図である。 第1の実施の形態に係る半導体装置の断面図及び平面図である。 第1の実施の形態に係る半導体装置を実装基板上に実装した状態を示す断面図である。 第2の実施の形態に係る半導体装置の断面図及び平面図である。 第2の実施の形態に係る半導体装置を実装基板上に実装した状態を示す断面図である。 第3の実施の形態に係る半導体装置の断面図である。 第3の実施の形態に係る半導体装置を実装基板上に実装した状態を示す断面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第1の実施形態〕
図1は第1の実施形態に係る半導体装置100の断面図である。
本実施形態に係る半導体装置100は、電極(パッドメタル1)と、電極を露出させる第1の開口部(開口部8a)が形成された無機絶縁膜8と、無機絶縁膜8上(図では下:以下、同様)に形成された第1の有機絶縁膜2と、第1の有機絶縁膜2において第1の開口部と重なる位置に形成され電極に達する第2の開口部(開口部2a)と、第1の有機絶縁膜2において平面視にて第1及び第2の開口部から離れた位置に形成され無機絶縁膜8に達する第3の開口部(開口部14)と、第1の有機絶縁膜2上に形成され、第2の開口部を介して電極に接続され、且つ、第3の開口部を介して無機絶縁膜8に接続された第1の金属パターン(シードメタル9及び配線メタル10)と、第1の金属パターン上に形成された第2の有機絶縁膜3と、第2の有機絶縁膜3に形成され第1の金属パターンに達する第4の開口部(開口部15)と、第4の開口部を介して第1の金属パターンに接続された第2の金属パターン(シードメタル19及びバリアメタル5)と、を有し、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在している。以下、詳細に説明する。
図1に示すように、半導体装置100は、シリコン基板である半導体基板6を有している。半導体基板6上には図示しないトランジスタ等の素子が形成され、更にその上には回路層7(多層配線層)が形成されている。回路層7は、その最表層にパッドメタル1を有している。回路層7上には保護膜として無機絶縁膜8が形成され、無機絶縁膜8にはパッドメタル1を露出させる開口部8aが形成されている。
無機絶縁膜8上及びパッドメタル1上には、第1の有機絶縁膜2が形成されている。第1の有機絶縁膜2において、平面視において開口部8aと重なる位置には、パッドメタル1に達する開口部2aが形成されている。また、第1の有機絶縁膜2において、平面視にて開口部8a、2aから離れた位置には、無機絶縁膜8に達する開口部14が形成されている。
第1の有機絶縁膜2上には、シードメタル9と配線メタル10とを含む第1の金属パターンが形成されている。第1の金属パターンにおいては、シードメタル9と配線メタル10とがこの順に積層されている。第1の金属パターンは、開口部2aを介してパッドメタル1に接続され、且つ、開口部14を介して無機絶縁膜8に接続され、開口部2aの形成領域から開口部14の形成領域に亘って延在している。
第1の金属パターン上及び第1の有機絶縁膜2上には、第2の有機絶縁膜3が形成されている。第2の有機絶縁膜3において、平面視にて開口部14と重なる位置には、第1の金属パターンに達する開口部15が形成されている。
更に、第2の有機絶縁膜3上には、シードメタル19とバリアメタル5とを含む第2の金属パターンが形成されている。第2の金属パターンにおいては、シードメタル19とバリアメタル5とがこの順に積層されている。第2の金属パターンは、開口部15を介して第1の金属パターンに接続されている。第2の金属パターンを構成する金属の溶融温度は300℃以上であることが好ましい。
更に、第2の金属パターン上には、例えば球状のはんだバンプ11が形成されている。
このはんだバンプ11及び第2の金属パターンは、半導体装置100を外部(具体的には、例えば、後述する実装基板50)に接続するための外部接続端子を構成する。また、第1の金属パターンは、はんだバンプ11及び第2の金属パターンと、パッドメタル1とを接続する再配線である。
図2は半導体装置100の開口部14と開口部15の開口径の関係と、バリアメタル5と配線メタル10との寸法の関係と、を説明するための図であり、(a)は断面図、(b)は平面図である。なお、図2(a)においてははんだバンプ11の図示を省略している。
図2(b)に示すように、開口部14と開口部15とは互いに同心円状に位置している。本実施形態の場合、開口部14の開口径よりも開口部15の開口径の方が小さい。また、はんだバンプ11の形成領域における第1の金属パターン及び第2の金属パターンの形状は、互いに同心円状の円形となっている。そして、はんだバンプ11の形成領域において、例えば、第1の金属パターンの配線メタル10の平面寸法の方が、第2の金属パターンのバリアメタル5の平面寸法よりも大きい。なお、開口部14、15の形状、並びに、はんだバンプ11の形成領域における第1の金属パターン及び第2の金属パターンの形状は、円形に限らず、例えば、八角形等の多角形状であっても良い。
また、図2(a)に示すように、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間には、第2の有機絶縁膜3が介在している。
次に、第1の実施形態に係る半導体装置の製造方法を説明する。
本実施形態に係る半導体装置の製造方法は、電極(パッドメタル1)を形成する工程と、電極を露出させる第1の開口部(開口部8a)が形成された無機絶縁膜8を形成する工程と、無機絶縁膜8上に第1の有機絶縁膜2を形成する工程と、第1の有機絶縁膜2において平面視にて第1の開口部と重なる位置に電極に達する第2の開口部(開口部2a)を形成し、第1の有機絶縁膜2において平面視にて第1及び第2の開口部から離れた位置に無機絶縁膜8に達する第3の開口部(開口部14)を形成する工程と、第2の開口部を介して電極に接続され、且つ、第3の開口部を介して無機絶縁膜8に接続されるように、第1の有機絶縁膜2上に第1の金属パターン(シードメタル9及び配線メタル10)を形成する工程と、第1の金属パターン上に第2の有機絶縁膜3を形成する工程と、第1の有機絶縁膜2において平面視にて第1の開口部と重なる位置に第1の金属パターンに達する第4の開口部(開口部15)を形成する工程と、第4の開口部を介して第1の金属パターンに接続されるように、第2の金属パターン(シードメタル19及びバリアメタル5)を形成する工程と、を有する。第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在するように、第4の開口部の形成と第2の金属パターンの形成とを行う。以下、詳細に説明する。
先ず、トランジスタ等の素子が形成された半導体基板6上に回路層7を形成し、回路層7上に無機絶縁膜8を形成する。次に、回路層7の最表層のパッドメタル1を露出させる開口部8aを無機絶縁膜8に形成する。
次に、無機絶縁膜8上及びパッドメタル1上に第1の有機絶縁膜2を形成し、第1の有機絶縁膜2に開口部2a及び開口部14を形成する。
次に、第1の有機絶縁膜2上に第1の金属パターンを形成する。すなわち、第1の有機絶縁膜2上に、シードメタル9を形成し、このシードメタル9上に配線メタル10を形成する。ここで、第1の金属パターンは、開口部2aを介してパッドメタル1に接続し、且つ、開口部14を介して無機絶縁膜8に接続する。
次に、第1の金属パターン上及び第1の有機絶縁膜2上に第2の有機絶縁膜3を形成し、第2の有機絶縁膜3に開口部15を形成する。
次に、第2の有機絶縁膜3上に第2の金属パターンを形成する。すなわち、第2の有機絶縁膜3上に、シードメタル19を形成し、このシードメタル19上にバリアメタル5を形成する。ここで、第2の金属パターンは、開口部15を介して第1の金属パターンに接続する。
次に、第1の金属パターン上にはんだバンプ11を形成する。
ここで、各構成要素の材料の好ましい例について説明する。
先ず、第1及び第2の有機絶縁膜2、3としては、感光性及び非感光性のポリイミドあるいはエポキシ系材料など幅広い有機材料が好適に利用できる。ただし、応力によって有機絶縁膜にクラックが入ると応力集中が発生するため、じん性及び延性(伸び率)が高いポリイミド材料がより好ましい。
なお、より大きな応力が作用しクラック等の不具合が発生しやすいのは、(第1の有機絶縁膜2よりもむしろ)第2の有機絶縁膜3である。このため、第1の有機絶縁膜2の材料よりも第2の有機絶縁膜3の材料の方がじん性が高いことが好ましく、また、第1の有機絶縁膜2の材料よりも第2の有機絶縁膜3の材料の方が延性が高いことが好ましい。具体的には、例えば、少なくとも第2の有機絶縁膜3の材料は、じん性及び延性に優れる溶剤現像型感光性ポリイミドであることが好ましい。
一方、第1の有機絶縁膜2に関しては、これら物性が要求されないため、第2の有機絶縁膜3よりもじん性及び延性が劣る材料、例えばアルカリ現像型感光性ポリイミド又はポリベンズオキサゾール(PBO)等の低材料コスト、低プロセスコストの材料を用いても良い。ただし、第1及び第2の有機絶縁膜2、3の材料が同一の材料であっても良く、具体的には、例えば、第1および第2の有機絶縁膜2、3の両方がじん性、延性等の機械特性に優れる溶剤現像型感光性ポリイミドであることが好ましい。
また、シードメタル9、19の材料としては、有機材料との密着性に優れるTi系材料、Ti、TiO、及びTiNが広く使われており、これらの何れの材料も好適に利用できる。
配線メタル10の材料としては、電気特性がよく、価格とのバランス面でも優れるCuが最も好適であるが、回路層の破壊抑制に着目した場合には、配線メタル層が応力分散機能を果たすことから、より弾性率の高い材料、例えばNi等の高弾性材料が、回路層の破壊抑制に対して有効に機能する。
バリアメタル5の材料としては、リフロー時やその後の温度サイクル試験や高温保管試験などの環境試験においてはんだとの拡散が進み難い材料、例えばNi等の材料が好適に使用できる。
次に、本実施形態に係る電子機器について説明する。
本実施形態に係る電子機器は、本実施形態に係る半導体装置100を含んで構成されている。
図3は半導体装置100を実装基板50上に実装した状態(第1の実施形態に係る電子機器)を示す断面図である。
実装基板50は、基板本体51と、この基板本体51上に形成された電極パッド12と、基板本体51上に形成されたソルダーレジスト4と、を有している。ソルダーレジスト4には、電極パッド12を露出させる開口部4aが形成されている。
半導体装置100を実装基板50上に実装する際には、はんだバンプ11をリフロー装置(図示略)により加熱溶融させて、はんだバンプ11を介してパッドメタル1と電極パッド12とをはんだ接合する。
このように半導体装置100を実装基板50上に実装することによって、実装基板50と半導体装置100とにより本実施形態に係る電子機器が構成される。
このような実装後、半導体装置100及び実装基板50が冷却する過程で、半導体装置100と実装基板50との接続部に応力が作用する。この応力は、半導体装置100の半導体基板6を構成するシリコンと、実装基板50の基板本体51を構成する有機材料との熱膨張係数の差に起因する熱応力である。
実装時の応力についてより詳細に説明する。一般的な鉛フリーはんだの融点は220℃前後であり、リフロー装置によって半導体装置100の温度が260℃程度まで加熱される。その際、半導体装置100のシリコンは熱膨張係数が3ppm/℃程度と非常に小さいため、ほとんど膨張しない。一方、実装基板50はその基板本体51の主原料が有機材料であるため熱膨張係数が14ppm/℃程度と大きい。よって、半導体装置100に比して実装基板50は大きく膨張する。そのため、はんだの融点である220℃程度で半導体装置100のパッドメタル1と実装基板50の電極パッド12とがはんだ接合された後の常温への冷却過程において、実装基板50の収縮起因で生じた応力が接続部に集中することになる。
ここで、特許文献2の技術では、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜が介在していない。特許文献2の構造では、応力が第1の有機絶縁膜に形成した開口の底部に集中する。この結果、例えば、保護膜の下層に位置する回路層が損傷(例えば、回路層の層間絶縁膜が損傷)する可能性がある。
これに対し、本実施形態では、上述のように、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間には、第2の有機絶縁膜3が介在している。よって、半導体装置100を実装する際の熱応力を第2の有機絶縁膜3によって緩和することができる。すなわち、この熱応力のうち、第2の金属パターンから第1の金属パターン側に伝わろうとする応力が、第2の金属パターンと第2の有機絶縁膜3とが接する面の全域に分散され、該第2の有機絶縁膜3により吸収(緩衝)される。これにより、無機絶縁膜8及びその下層の構成を含む、半導体装置100の基材への応力集中が抑制され、半導体装置100の基材の損傷(基材を構成する層間絶縁膜(図示略)の剥離等)が抑制される。
また、特許文献2の技術では、第2の有機絶縁膜に形成した開口の方が、第1の有機絶縁膜に形成した開口よりも大きい。この構造では、上述のように、応力が第1の有機絶縁膜に形成した開口の底部に集中する。
これに対し、本実施形態では、上述のように、第2の有機絶縁膜3に形成した開口部15の方が、第1の有機絶縁膜2に形成した開口部14よりも小さい。この構造では、応力の集中箇所が開口部15の底部となる。これにより、集中した応力を配線メタル10で分散させることができるので、回路層7に加わる応力を大幅に低減することができる。
加えて、本実施形態では、はんだバンプ11の形成領域において、バリアメタル5よりも配線メタル10の径(平面寸法)が大きいので、バリアメタル5の周縁部に加わる応力が第2の有機絶縁膜3に分散して伝わる際、その応力を配線メタル10によって更に分散させることができる。なお、バリアメタル5の径に対して配線メタル10の径が大きいほど、応力分散効果が大きくなるが、バリアメタル5と配線メタル10とが同じ径でも応力分散効果を有するため、配線性の観点から配線メタル10を小さくしたい場合は、バリアメタル5と配線メタル10の径(平面寸法)を同じにしてもよい。
以上のような第1の実施形態によれば、第1の金属パターンが開口部14を介して無機絶縁膜8に接続されている。金属パターン(第1の金属パターン)と無機絶縁膜8との接合強度は、金属パターン(第1の金属パターン)と有機絶縁膜(第1の有機絶縁膜2)との接合強度よりも大きい。このため、第1の金属パターンの下面が第1の有機絶縁膜にのみ接している場合(例えば特許文献1)と比べて、第1の金属パターンの剥離を抑制することができる。
また、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在しているので、半導体装置100を実装する際の熱応力を第2の有機絶縁膜3によって緩和することができる。すなわち、この熱応力のうち、第2の金属パターンから第1の金属パターン側に伝わろうとする応力が、第2の金属パターンと第2の有機絶縁膜3とが接する面の全域に分散され、該第2の有機絶縁膜3により吸収される。よって、信頼性の高い半導体装置100を提供することができる。
また、第2の有機絶縁膜3に形成した開口部15の方が、第1の有機絶縁膜2に形成した開口部14よりも小さいため、応力の集中箇所が開口部15の底部となるので、集中した応力を配線メタル10で分散させ、回路層7に加わる応力を低減することができる。
また、はんだバンプ11の形成領域において、バリアメタル5の平面寸法よりも配線メタル10の平面寸法の方が大きいので、バリアメタル5の周縁部に加わる応力が第2の有機絶縁膜3に分散して伝わる際、その応力を配線メタル10によって更に分散させることができる。よって、基材の損傷(回路層7を構成する層間絶縁膜の剥離等)を一層抑制することができる。
〔第2の実施形態〕
図4は第2の実施形態に係る半導体装置200を示す図であり、このうち(a)は断面図、(b)は平面図である。なお、図4(b)においてははんだバンプ11の図示を省略している。また、図5は半導体装置200を実装基板50上に実装した状態(第2の実施形態に係る電子機器)を示す断面図である。
本実施形態に係る半導体装置200は、以下に説明する点でのみ上記の第1の実施形態に係る半導体装置100と相違し、その他の点では半導体装置100と同様に構成されている。
本実施形態の場合、図4に示すように、第1の実施形態とは逆に、開口部15の開口径が開口部14の開口径以上の大きさとなっている。
本実施形態では、第1の有機絶縁膜2に設けた開口部14の底部に応力が集中するため、第1の実施形態に比べれば回路層7への応力低減効果は劣る可能性がある。しかしながら、第1の実施形態の構造では、第1の金属パターンと第2の金属パターンとの接続部20の範囲、すなわち開口部15の底部の領域が小さいため、応力によってバリアメタル5の全体が動きやすい構造であり、第2の有機絶縁膜3への応力負荷が高くなる。それによりバリアメタル5の端部に応力が集中し、第2の有機絶縁膜3へのクラックが発生してしまうことを抑制するためには、第1の実施形態においては第2の有機絶縁膜3の材料として、伸び特性がよく、クラック耐性の高い材料を選択することが好ましい。一方、本実施形態では、開口部15を大きくしたことによって、第1の金属パターンと第2の金属パターンとの接続部20の剛性(或いは接合強度)を高め、バリアメタル5の動きを低減できることから、第2の有機絶縁膜3への負荷を低減できるので、第2の有機絶縁膜3のクラック等の不具合を抑制することが容易となる。そのため、本実施形態では、第2の有機絶縁膜3の材料選択の幅が広がるという効果を有する。
なお、本実施形態の場合も、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在している。
以上のような第2の実施形態によれば、第1の実施形態と同様の効果が得られる他に、開口部15の開口径を開口部14の開口径以上の大きさとしたことにより、第1の金属パターンと第2の金属パターンとの接続部20の剛性を高めることができる。よって、バリアメタル5の動きを低減できることから、第2の有機絶縁膜3への負荷を低減できるので、第2の有機絶縁膜3のクラック等の不具合を抑制することが容易となる。
〔第3の実施形態〕
図6は第3の実施の形態に係る半導体装置300の断面図、図7は半導体装置300を実装基板50上に実装した状態(第3の実施形態に係る電子機器)を示す断面図である。
本実施形態に係る半導体装置300は、以下に説明する点でのみ上記の第1の実施形態に係る半導体装置100と相違し、その他の点では半導体装置100と同様に構成されている。
図6及び図7に示すように、本実施形態に係る半導体装置300は、はんだバンプ11の代わりにメタルバンプ16及びはんだ17を有している。
なお、本実施形態の場合、半導体装置300は、例えば、シードメタル19上にバリアメタル5を有しておらず、シードメタル19上に直接メタルバンプ16が設けられている。
メタルバンプ16は、該メタルバンプ16を構成する金属の溶融温度が300℃以上であり、リフロー温度域では溶融しない。メタルバンプ16は、例えば、平面形状が円形の柱状の形状であるが、例えば、平面形状が八角形などの矩形状であっても良い。
メタルバンプ16を構成するメタル材料としては、一例として電気特性に優れるCuが好適に利用できる。また、図6及び図7に示した例では半導体装置300はシードメタル19上にバリアメタル5を有していないが、Cuとはんだが拡散して発生するカーケンダルボイドを抑制する目的で、Cuとはんだとの間にNiなどのバリアメタルを介在させてもよい。
はんだ17は、メタルバンプ16上に半球状に形成されている。
図7に示すように、半導体装置300を実装基板50上に実装することにより、メタルバンプ16がはんだ17を介して電極パッド12とはんだ接合される。
一般に、リフロー温度域では溶融しないメタルバンプ16を用いてバンプをかさ上げすることによって、はんだバンプ11を用いる場合には困難となる狭バンプピッチに対応できるという利点を有する。しかし、リフロー温度域で溶融しないメタルははんだよりも弾性率が高いことから、回路層7への応力負荷が大きいため、一般的にはそのようなメタルバンプ16は容易には適用することが困難であった。
このような事情に対し、第3の実施形態では、上記の各実施形態と同様に、第1の金属パターンと第2の金属パターンとの接続部20の周囲において、第1の金属パターンと第2の金属パターンとの間に第2の有機絶縁膜3が介在している。これにより、メタルバンプ16を適用しても、回路層7への応力負荷を抑制することができるので、メタルバンプ16を適用することによる狭バンプピッチ化を容易に実現することができる。
また、第1の有機絶縁膜2に形成した開口部14の開口径よりも第2の有機絶縁膜3に形成した開口部15の開口径を小さくすることによって、一層、回路層7への応力負荷を抑制し、メタルバンプ16の適用並びに狭バンプピッチ化を一層容易に実現することができる。
更に、第1の金属パターン(配線メタル10)の平面寸法を第2の金属パターン(シードメタル19)及びメタルバンプ16の平面寸法以上の寸法とすることにより、一層、回路層7への応力負荷を抑制し、メタルバンプ16の適用並びに狭バンプピッチ化を一層容易に実現することができる。
なお、上記の第3の実施形態では、第1の実施形態の構造(図1)とメタルバンプ16とを組み合わせた例を説明したが、第2の実施形態の構造(図4)とメタルバンプ16とを組み合わせても良い。すなわち、第2の有機絶縁膜3に形成した開口部15の開口径が第1の有機絶縁膜2に形成した開口部14の開口径以上の大きさである場合にも、メタルバンプ16を適用することができる。この場合、第2の実施形態で説明したメカニズムにより、上記の第3の実施形態よりも、第2の有機絶縁膜3への応力を低減することが可能となる。
1 パッドメタル
2 有機絶縁膜
2a 開口部
3 有機絶縁膜
4 ソルダーレジスト
4a 開口部
5 バリアメタル
6 半導体基板
7 回路層
8 無機絶縁膜
8a 開口部
9 シードメタル
10 配線メタル
11 はんだバンプ
12 電極パッド
14 開口部
15 開口部
16 メタルバンプ
17 はんだ
19 シードメタル
20 接続部
50 実装基板
51 基板本体
60 実装基板
81 はんだ
100 半導体装置
200 半導体装置
300 半導体装置

Claims (13)

  1. 電極と、
    前記電極を露出させる第1の開口部が形成された無機絶縁膜と、
    前記無機絶縁膜上に形成された第1の有機絶縁膜と、
    前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に形成され前記電極に達する第2の開口部と、
    前記第1の有機絶縁膜において平面視にて前記第1及び第2の開口部から離れた位置に形成され前記無機絶縁膜に達する第3の開口部と、
    前記第1の有機絶縁膜上に形成され、前記第2の開口部を介して前記電極に接続され、且つ、前記第3の開口部を介して前記無機絶縁膜に接続された第1の金属パターンと、
    前記第1の金属パターン上に形成された第2の有機絶縁膜と、
    前記第2の有機絶縁膜において平面視にて前記第3の開口部と重なる位置に形成され前記第1の金属パターンに達する第4の開口部と、
    前記第4の開口部を介して前記第1の金属パターンに接続された第2の金属パターンと、
    を有し、
    前記第1の金属パターンと前記第2の金属パターンとの接続部の周囲において、前記第1の金属パターンと前記第2の金属パターンとの間に前記第2の有機絶縁膜が介在していることを特徴とする半導体装置。
  2. 前記第3の開口部の開口径よりも前記第4の開口部の開口径が小さいことを特徴とする請求項1に記載の半導体装置。
  3. 前記第4の開口部の開口径が前記第3の開口部の開口径以上の大きさであることを特徴とする請求項1に記載の半導体装置。
  4. 前記第1の金属パターンの平面寸法が前記第2の金属パターンの平面寸法以上の大きさであることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。
  5. 前記第2の金属パターンを構成する金属の溶融温度が300℃以上であることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置
  6. 前記第2の金属パターン上に形成されたバンプを更に有し、前記バンプの溶融温度が300℃以上であることを特徴とする請求項1乃至5の何れか一項に記載の半導体装置。
  7. 前記第1及び第2の有機絶縁膜の材料が同一の材料であることを特徴とする請求項1乃至6の何れか一項に記載の半導体装置。
  8. 前記第1及び第2の有機絶縁膜の材料が、溶剤現像型感光性ポリイミドであることを特徴とする請求項7に記載の半導体装置。
  9. 前記第1の有機絶縁膜の材料よりも前記第2の有機絶縁膜の材料の方がじん性が高いことを特徴とする請求項1乃至6の何れか一項に記載の半導体装置。
  10. 前記第1の有機絶縁膜の材料よりも前記第2の有機絶縁膜の材料の方が延性が高いことを特徴とする請求項1乃至6の何れか一項に記載の半導体装置。
  11. 前記第1の有機絶縁膜の材料がアルカリ現像型感光性ポリイミド又はポリベンズオキサゾール(PBO)であり、前記第2の有機絶縁膜の材料が溶剤現像型感光性ポリイミドであることを特徴とする請求項9又は10に記載の半導体装置。
  12. 請求項1乃至11の何れか一項に記載の半導体装置を含んで構成されていることを特徴とする電子機器。
  13. 電極を形成する工程と、
    前記電極を露出させる第1の開口部が形成された無機絶縁膜を形成する工程と、
    前記無機絶縁膜上に第1の有機絶縁膜を形成する工程と、
    前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に前記電極に達する第2の開口部を形成し、前記第1の有機絶縁膜において平面視にて前記第1及び第2の開口部から離れた位置に前記無機絶縁膜に達する第3の開口部を形成する工程と、
    前記第2の開口部を介して前記電極に接続され、且つ、前記第3の開口部を介して前記無機絶縁膜に接続されるように、前記第1の有機絶縁膜上に第1の金属パターンを形成する工程と、
    前記第1の金属パターン上に第2の有機絶縁膜を形成する工程と、
    前記第1の有機絶縁膜において平面視にて前記第1の開口部と重なる位置に前記第1の金属パターンに達する第4の開口部を形成する工程と、
    前記第4の開口部を介して前記第1の金属パターンに接続されるように、第2の金属パターンを形成する工程と、
    を有し、
    前記第1の金属パターンと前記第2の金属パターンとの接続部の周囲において、前記第1の金属パターンと前記第2の金属パターンとの間に前記第2の有機絶縁膜が介在するように、前記第4の開口部の形成と前記第2の金属パターンの形成とを行うことを特徴とする半導体装置の製造方法。
JP2010131370A 2010-06-08 2010-06-08 半導体装置、電子機器、及び半導体装置の製造方法 Pending JP2011258714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010131370A JP2011258714A (ja) 2010-06-08 2010-06-08 半導体装置、電子機器、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010131370A JP2011258714A (ja) 2010-06-08 2010-06-08 半導体装置、電子機器、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011258714A true JP2011258714A (ja) 2011-12-22

Family

ID=45474597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010131370A Pending JP2011258714A (ja) 2010-06-08 2010-06-08 半導体装置、電子機器、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011258714A (ja)

Similar Documents

Publication Publication Date Title
US20220384377A1 (en) Semiconductor structure and method of manufacturing the same
US7382049B2 (en) Chip package and bump connecting structure thereof
TWI496259B (zh) 封裝裝置及其製造方法
TWI582930B (zh) 積體電路裝置及封裝組件
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US11894330B2 (en) Methods of manufacturing a semiconductor device including a joint adjacent to a post
US20130341785A1 (en) Semiconductor chip with expansive underbump metallization structures
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
TWI421988B (zh) 凸塊接墊結構
JP4097660B2 (ja) 半導体装置
JP2012028708A (ja) 半導体装置
TW200828462A (en) Semiconductor device having conductive bumps and fabrication methodthereof
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
US9524944B2 (en) Method for fabricating package structure
TWI651819B (zh) 基板結構及其製法
JP5778557B2 (ja) 半導体装置の製造方法、半導体装置、及び半導体素子
JP3836449B2 (ja) 半導体装置の製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
JP2011258714A (ja) 半導体装置、電子機器、及び半導体装置の製造方法
TWI612632B (zh) 封裝結構、晶片結構及其製法
JP2006202882A (ja) 半導体装置およびその製造方法
JP5589734B2 (ja) 電子部品及びその製造方法
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP2009088110A (ja) 半導体装置の実装構造
JP2014207337A (ja) 半導体装置