JPH1140624A - 半導体装置のリペア方法 - Google Patents
半導体装置のリペア方法Info
- Publication number
- JPH1140624A JPH1140624A JP9195976A JP19597697A JPH1140624A JP H1140624 A JPH1140624 A JP H1140624A JP 9195976 A JP9195976 A JP 9195976A JP 19597697 A JP19597697 A JP 19597697A JP H1140624 A JPH1140624 A JP H1140624A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- chip
- new
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップを新たな配線基板に再接続することが
可能な半導体装置のリペア方法を提供する。 【解決手段】 半導体パッケージをプリント基板２ａ裏
面側から半田バンプ５ａ面が露出するまで機械的に研磨
し、チップ１をプリント基板２ａから取り外す。次に、
封止樹脂であるアンダーフィル３を発煙硝酸にて溶解さ
せ、半田バンプ５ａを、氷酢酸と過酸化水素水の混合液
にて溶解させる。次にＵＢＭ８をエッチングしＡｌパッ
ド７を露出させ、この上に無電解めっき、例えば、第１
層目に無電解Ｎｉめっき、第２層目に無電解Ａｕメッキ
を行い、表面よりＡｕ／Ｎｉの金属構造の新たなＵＢＭ
１２を形成する。このＵＢＭ１２上に新たな半田バンプ
５ｂを形成し、チップ１をフリップチップ接続にて新た
なプリント基板２ｂに接続する。
可能な半導体装置のリペア方法を提供する。 【解決手段】 半導体パッケージをプリント基板２ａ裏
面側から半田バンプ５ａ面が露出するまで機械的に研磨
し、チップ１をプリント基板２ａから取り外す。次に、
封止樹脂であるアンダーフィル３を発煙硝酸にて溶解さ
せ、半田バンプ５ａを、氷酢酸と過酸化水素水の混合液
にて溶解させる。次にＵＢＭ８をエッチングしＡｌパッ
ド７を露出させ、この上に無電解めっき、例えば、第１
層目に無電解Ｎｉめっき、第２層目に無電解Ａｕメッキ
を行い、表面よりＡｕ／Ｎｉの金属構造の新たなＵＢＭ
１２を形成する。このＵＢＭ１２上に新たな半田バンプ
５ｂを形成し、チップ１をフリップチップ接続にて新た
なプリント基板２ｂに接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のリペ
ア方法、特にチップと配線基板がフリップチップ接続さ
れた半導体装置のリペア方法に関するものである。
ア方法、特にチップと配線基板がフリップチップ接続さ
れた半導体装置のリペア方法に関するものである。
【０００２】
【従来の技術】半導体素子の電極上に下地金属を介して
設けられたバンプを、配線基板の電極に直接接続した半
導体装置の構造を、図１を流用して説明する。図におい
て、１は半導体素子であるチップ、２ａはチップ１を実
装する配線基板であるプリント基板、３は封止樹脂であ
るアンダーフィル、４は半田ボール、５ａはＰｂ−Ｓｎ
系等の合金よりなる半田バンプを示す。チップ１は、半
田バンプ５ａにより、プリント基板２ａの電極にフリッ
プチップ接続されている。次に、半田バンプ５ａが形成
されたチップ１の電極付近の構造を図３を流用して説明
する。図において、６は電極、７は電極６とＡｌ配線で
結ばれたＡｌパッド、８は下地金属であるＵＢＭ（アン
ダーバンプメタル）、９はポリイミド、１０はパッシベ
ーション膜、１１は層間膜をそれぞれ示す。図３に示す
ように、チップ１の電極６上には、下地金属であるＵＢ
Ｍ８を介して半田バンプ５ａが形成されており、これを
プリント基板２ａの電極と位置合わせし、リフローある
いは熱圧着により半田バンプ５ａを溶解し、フリップチ
ップ接続するものである。
設けられたバンプを、配線基板の電極に直接接続した半
導体装置の構造を、図１を流用して説明する。図におい
て、１は半導体素子であるチップ、２ａはチップ１を実
装する配線基板であるプリント基板、３は封止樹脂であ
るアンダーフィル、４は半田ボール、５ａはＰｂ−Ｓｎ
系等の合金よりなる半田バンプを示す。チップ１は、半
田バンプ５ａにより、プリント基板２ａの電極にフリッ
プチップ接続されている。次に、半田バンプ５ａが形成
されたチップ１の電極付近の構造を図３を流用して説明
する。図において、６は電極、７は電極６とＡｌ配線で
結ばれたＡｌパッド、８は下地金属であるＵＢＭ（アン
ダーバンプメタル）、９はポリイミド、１０はパッシベ
ーション膜、１１は層間膜をそれぞれ示す。図３に示す
ように、チップ１の電極６上には、下地金属であるＵＢ
Ｍ８を介して半田バンプ５ａが形成されており、これを
プリント基板２ａの電極と位置合わせし、リフローある
いは熱圧着により半田バンプ５ａを溶解し、フリップチ
ップ接続するものである。
【０００３】
【発明が解決しようとする課題】以上のように構成され
た半導体装置では、半導体装置の不良が判明した場合
に、不良原因を確認し、リペアを行う必要がある。ま
ず、チップ１をプリント基板２ａより取り外し、他のテ
スト基板に取り付ける等してテストを行い、不良内容を
確認する。プリント基板２ａが不良の場合には、チップ
１は良品として使用できるので、新たなプリント基板に
再接続することが必要である。しかし、従来は、例えば
真空吸着機構付ヒーターツールによりチップ１のみを加
熱して、半田バンプ５ａを溶解してチップ１を取り外し
ていたが、この方法では、チップ１のＡｌパッド７上の
ＵＢＭ８も除去されてしまい、半田バンプ５ａの再接合
が行えないという問題があった。このため、チップ１を
プリント基板２ａより取り外した後、不良解析を行い、
新たなプリント基板に再接続することが可能なリペア方
法の早急な確立が求められていた。
た半導体装置では、半導体装置の不良が判明した場合
に、不良原因を確認し、リペアを行う必要がある。ま
ず、チップ１をプリント基板２ａより取り外し、他のテ
スト基板に取り付ける等してテストを行い、不良内容を
確認する。プリント基板２ａが不良の場合には、チップ
１は良品として使用できるので、新たなプリント基板に
再接続することが必要である。しかし、従来は、例えば
真空吸着機構付ヒーターツールによりチップ１のみを加
熱して、半田バンプ５ａを溶解してチップ１を取り外し
ていたが、この方法では、チップ１のＡｌパッド７上の
ＵＢＭ８も除去されてしまい、半田バンプ５ａの再接合
が行えないという問題があった。このため、チップ１を
プリント基板２ａより取り外した後、不良解析を行い、
新たなプリント基板に再接続することが可能なリペア方
法の早急な確立が求められていた。
【０００４】本発明は、上記のような問題点を解消する
ためになされたもので、チップを新たなプリント基板に
再接続することが可能な半導体装置のリペア方法を提供
するものである。
ためになされたもので、チップを新たなプリント基板に
再接続することが可能な半導体装置のリペア方法を提供
するものである。
【０００５】
【課題を解決するための手段】本発明に係わる半導体装
置のリペア方法は、半導体素子の電極上に下地金属を介
して設けられたバンプを配線基板上の電極にフリップチ
ップ接続し、樹脂にて封止した半導体装置のリペア方法
であって、配線基板の裏面側から半導体素子のバンプ面
が現れるまで配線基板を機械的に研磨し、半導体素子を
配線基板から取り外す工程と、半導体素子に付着してい
る封止樹脂を発煙硝酸にて溶解する工程と、半導体素子
のバンプを薬液により溶解する工程と、露出した下地金
属をエッチングする工程と、半導体素子の電極上に新た
な下地金属を形成し、この上に新たなバンプを形成する
工程と、半導体素子を新たな配線基板に再接続する工程
を含んでリペアするようにしたものである。
置のリペア方法は、半導体素子の電極上に下地金属を介
して設けられたバンプを配線基板上の電極にフリップチ
ップ接続し、樹脂にて封止した半導体装置のリペア方法
であって、配線基板の裏面側から半導体素子のバンプ面
が現れるまで配線基板を機械的に研磨し、半導体素子を
配線基板から取り外す工程と、半導体素子に付着してい
る封止樹脂を発煙硝酸にて溶解する工程と、半導体素子
のバンプを薬液により溶解する工程と、露出した下地金
属をエッチングする工程と、半導体素子の電極上に新た
な下地金属を形成し、この上に新たなバンプを形成する
工程と、半導体素子を新たな配線基板に再接続する工程
を含んでリペアするようにしたものである。
【０００６】また、半導体素子の電極上に下地金属を介
して設けられたバンプを配線基板上の電極にフリップチ
ップ接続し、樹脂にて封止した半導体装置のリペア方法
であって、配線基板および封止樹脂を発煙硝酸にて溶解
し、半導体素子を配線基板から取り外す工程と、半導体
素子のバンプを薬液により溶解する工程と、露出した下
地金属をエッチングする工程と、半導体素子の電極上に
新たな下地金属を形成し、この上に新たなバンプを形成
する工程と、半導体素子を新たな配線基板に再接続する
工程を含んでリペアするようにしたものである。また、
バンプは半田よりなり、氷酢酸と過酸化水素水の混合液
により溶解するものである。また、下地金属はＮｉ、Ｃ
ｕおよびＴｉ等よりなり、硝酸および過酸化水素水等で
エッチングするものである。さらに、新たな下地金属は
Ｎｉ、Ａｕ等よりなり、無電解めっきにより形成するも
のである。
して設けられたバンプを配線基板上の電極にフリップチ
ップ接続し、樹脂にて封止した半導体装置のリペア方法
であって、配線基板および封止樹脂を発煙硝酸にて溶解
し、半導体素子を配線基板から取り外す工程と、半導体
素子のバンプを薬液により溶解する工程と、露出した下
地金属をエッチングする工程と、半導体素子の電極上に
新たな下地金属を形成し、この上に新たなバンプを形成
する工程と、半導体素子を新たな配線基板に再接続する
工程を含んでリペアするようにしたものである。また、
バンプは半田よりなり、氷酢酸と過酸化水素水の混合液
により溶解するものである。また、下地金属はＮｉ、Ｃ
ｕおよびＴｉ等よりなり、硝酸および過酸化水素水等で
エッチングするものである。さらに、新たな下地金属は
Ｎｉ、Ａｕ等よりなり、無電解めっきにより形成するも
のである。
【０００７】
実施の形態１．以下に、本発明の実施の形態１を図につ
いて説明する。図１および図２は、本発明の実施の形態
１における半導体装置のリペア方法を説明するための図
であり、図１は、フリップチップを応用したＢＧＡ（ボ
ールグリッドアレイ）パッケージのチップ取り外し前の
断面図、図２は、取り外し後のチップの断面図である。
図において、１は半導体素子であるチップ、２ａはチッ
プ１を実装する配線基板であるプリント基板、３は封止
樹脂であるアンダーフィル、４は半田ボール、５ａはＰ
ｂ−Ｓｎ系等の合金よりなる半田バンプを示す。次に、
半田バンプ５ａが形成されたチップ１の電極付近の構造
を図３に示す。図において、６はチップ１の電極、７は
電極６とＡｌ配線で結ばれているＡｌパッド、８は下地
金属であるＵＢＭ（アンダーバンプメタル）、９はポリ
イミド、１０はパッシベーション膜、１１は層間膜をそ
れぞれ示す。本発明は、チップ１の電極６上に、下地金
属である２〜３層のバリアメタルを含むＵＢＭ８を介し
て設けられた半田バンプ５ａを、プリント基板２ａの電
極（図示せず）と位置合わせ後、リフローあるいは熱圧
着により半田バンプ５ａを溶解してフリップチップ接続
し、樹脂にて封止した半導体装置のリペア方法を提供す
るものである。
いて説明する。図１および図２は、本発明の実施の形態
１における半導体装置のリペア方法を説明するための図
であり、図１は、フリップチップを応用したＢＧＡ（ボ
ールグリッドアレイ）パッケージのチップ取り外し前の
断面図、図２は、取り外し後のチップの断面図である。
図において、１は半導体素子であるチップ、２ａはチッ
プ１を実装する配線基板であるプリント基板、３は封止
樹脂であるアンダーフィル、４は半田ボール、５ａはＰ
ｂ−Ｓｎ系等の合金よりなる半田バンプを示す。次に、
半田バンプ５ａが形成されたチップ１の電極付近の構造
を図３に示す。図において、６はチップ１の電極、７は
電極６とＡｌ配線で結ばれているＡｌパッド、８は下地
金属であるＵＢＭ（アンダーバンプメタル）、９はポリ
イミド、１０はパッシベーション膜、１１は層間膜をそ
れぞれ示す。本発明は、チップ１の電極６上に、下地金
属である２〜３層のバリアメタルを含むＵＢＭ８を介し
て設けられた半田バンプ５ａを、プリント基板２ａの電
極（図示せず）と位置合わせ後、リフローあるいは熱圧
着により半田バンプ５ａを溶解してフリップチップ接続
し、樹脂にて封止した半導体装置のリペア方法を提供す
るものである。
【０００８】本実施の形態による半導体装置のリペア方
法を以下に説明する。まず、図１に示す半導体パッケー
ジをプリント基板２ａ裏面側から半田バンプ５ａ面が露
出するまで機械的に研磨し、チップ１をプリント基板２
ａから取り外す。次に、封止樹脂であるアンダーフィル
３を発煙硝酸にて溶解させ、図２に示すチップ１の状態
となる。次に、半田バンプ５ａを、氷酢酸と過酸化水素
水の混合液にて溶解させる。半田バンプ５ａを取り除い
た後、ＵＢＭ８が露出するので、ＵＢＭ８をエッチング
する。例えば、ＵＢＭ８の金属構造が露出面からＮｉ／
Ｃｕ／Ｔｉの場合、エッチング液としては、Ｎｉおよび
Ｃｕには硝酸、Ｔｉには過酸化水素水を用いる（図
４）。
法を以下に説明する。まず、図１に示す半導体パッケー
ジをプリント基板２ａ裏面側から半田バンプ５ａ面が露
出するまで機械的に研磨し、チップ１をプリント基板２
ａから取り外す。次に、封止樹脂であるアンダーフィル
３を発煙硝酸にて溶解させ、図２に示すチップ１の状態
となる。次に、半田バンプ５ａを、氷酢酸と過酸化水素
水の混合液にて溶解させる。半田バンプ５ａを取り除い
た後、ＵＢＭ８が露出するので、ＵＢＭ８をエッチング
する。例えば、ＵＢＭ８の金属構造が露出面からＮｉ／
Ｃｕ／Ｔｉの場合、エッチング液としては、Ｎｉおよび
Ｃｕには硝酸、Ｔｉには過酸化水素水を用いる（図
４）。
【０００９】ＵＢＭ８のエッチングが終了すると、Ａｌ
パッド７が露出する（図５）。チップ１を新たなプリン
ト基板２ｂに再接続するためには、新たな半田バンプ５
ｂを形成する必要がある。そこで、まず、新たなＵＢＭ
１２を無電解めっきを用いて形成する。例えば、第１層
目は、無電解Ｎｉめっきを行い、引き続き、第２層目に
無電解Ａｕメッキを行い、表面よりＡｕ／Ｎｉの金属構
造の新たなＵＢＭ１２を形成する（図６）。このＵＢＭ
１２上に新たな半田バンプ５ｂを形成し、チップ１をフ
リップチップボンディングにて新たなプリント基板２ｂ
に再接続し、リペアが完了する（図７）。以上のよう
に、本実施の形態によれば、半導体装置の不良が判明し
た場合に、チップ１をプリント基板２ａより取り外し、
他のテスト基板に取り付ける等してテストを行い、不良
内容を確認することが可能となる。また、プリント基板
２ａが不良の場合には、チップ１は良品として使用でき
るので、新たなプリント基板２ｂに再接続して用いるこ
とができ、半導体装置の不良解析およびリペアが可能と
なる。
パッド７が露出する（図５）。チップ１を新たなプリン
ト基板２ｂに再接続するためには、新たな半田バンプ５
ｂを形成する必要がある。そこで、まず、新たなＵＢＭ
１２を無電解めっきを用いて形成する。例えば、第１層
目は、無電解Ｎｉめっきを行い、引き続き、第２層目に
無電解Ａｕメッキを行い、表面よりＡｕ／Ｎｉの金属構
造の新たなＵＢＭ１２を形成する（図６）。このＵＢＭ
１２上に新たな半田バンプ５ｂを形成し、チップ１をフ
リップチップボンディングにて新たなプリント基板２ｂ
に再接続し、リペアが完了する（図７）。以上のよう
に、本実施の形態によれば、半導体装置の不良が判明し
た場合に、チップ１をプリント基板２ａより取り外し、
他のテスト基板に取り付ける等してテストを行い、不良
内容を確認することが可能となる。また、プリント基板
２ａが不良の場合には、チップ１は良品として使用でき
るので、新たなプリント基板２ｂに再接続して用いるこ
とができ、半導体装置の不良解析およびリペアが可能と
なる。
【００１０】実施の形態２．上記実施の形態１では、半
導体パッケージをプリント基板２ａ裏面側から半田バン
プ５ａ面が露出するまで機械的に研磨し、チップ１をプ
リント基板２ａから取り外し、封止樹脂であるアンダー
フィル３を発煙硝酸にて溶解したが、本実施の形態で
は、発煙硝酸を用いて、プリント基板２ａおよびアンダ
ーフィル３を同時に溶解し、チップ１をプリント基板２
ａから取り外し、図２に示すチップ１の状態にする。そ
れ以降の工程は、実施の形態１と同様に行い、チップ１
をフリップチップ接続により新たなプリント基板２ｂに
再接続することができる。
導体パッケージをプリント基板２ａ裏面側から半田バン
プ５ａ面が露出するまで機械的に研磨し、チップ１をプ
リント基板２ａから取り外し、封止樹脂であるアンダー
フィル３を発煙硝酸にて溶解したが、本実施の形態で
は、発煙硝酸を用いて、プリント基板２ａおよびアンダ
ーフィル３を同時に溶解し、チップ１をプリント基板２
ａから取り外し、図２に示すチップ１の状態にする。そ
れ以降の工程は、実施の形態１と同様に行い、チップ１
をフリップチップ接続により新たなプリント基板２ｂに
再接続することができる。
【００１１】
【発明の効果】以上のように、本発明による半導体装置
のリペア方法によれば、半導体素子を配線基板から取り
外した後、半導体素子のバンプを溶解し、さらに下地金
属をエッチングし、半導体素子の電極上に新たな下地金
属およびバンプを形成するようにしたので、半導体素子
を新たなプリント基板に再接続することが容易に行える
リペア方法を得ることができる。
のリペア方法によれば、半導体素子を配線基板から取り
外した後、半導体素子のバンプを溶解し、さらに下地金
属をエッチングし、半導体素子の電極上に新たな下地金
属およびバンプを形成するようにしたので、半導体素子
を新たなプリント基板に再接続することが容易に行える
リペア方法を得ることができる。
【図１】 本発明の実施の形態１におけるチップ取り外
し前の半導体装置を示す断面図である。
し前の半導体装置を示す断面図である。
【図２】 本発明の実施の形態１における取り外し後の
チップを示す断面図である。
チップを示す断面図である。
【図３】 本発明の実施の形態１における半導体装置の
半田バンプ形成部の拡大断面図である。
半田バンプ形成部の拡大断面図である。
【図４】 本発明の実施の形態１による半導体装置のリ
ペア方法にてチップ上の半田バンプを溶解した後の断面
図である。
ペア方法にてチップ上の半田バンプを溶解した後の断面
図である。
【図５】 本発明の実施の形態１による半導体装置のリ
ペア方法にてチップ上のＵＢＭをエッチングした後の断
面図である。
ペア方法にてチップ上のＵＢＭをエッチングした後の断
面図である。
【図６】 本発明の実施の形態１による半導体装置のリ
ペア方法にてチップ上のＡｌパッドに無電解めっきを用
いてＵＢＭを形成した後の断面図である。
ペア方法にてチップ上のＡｌパッドに無電解めっきを用
いてＵＢＭを形成した後の断面図である。
【図７】 本発明の実施の形態１による半導体装置のリ
ペア方法にてチップをプリント基板に再接続した半導体
装置を示す断面図である。
ペア方法にてチップをプリント基板に再接続した半導体
装置を示す断面図である。
１ チップ、２ａ、２ｂ プリント基板、３ アンダー
フィル、４ 半田ボール、５ａ、５ｂ 半田バンプ、６
電極、７ Ａｌパッド、８ ＵＢＭ、９ ポリイミ
ド、１０ パッシベーション膜、１１ 層間膜、１２
ＵＢＭ。
フィル、４ 半田ボール、５ａ、５ｂ 半田バンプ、６
電極、７ Ａｌパッド、８ ＵＢＭ、９ ポリイミ
ド、１０ パッシベーション膜、１１ 層間膜、１２
ＵＢＭ。
Claims (5)
- 【請求項１】 半導体素子の電極上に下地金属を介して
設けられたバンプを配線基板上の電極にフリップチップ
接続し、樹脂にて封止した半導体装置のリペア方法であ
って、上記配線基板の裏面側から上記半導体素子のバン
プ面が現れるまで上記配線基板を機械的に研磨し、上記
半導体素子を上記配線基板から取り外す工程、上記半導
体素子に付着している封止樹脂を発煙硝酸にて溶解する
工程、上記半導体素子のバンプを薬液により溶解する工
程、露出した上記下地金属をエッチングする工程、上記
半導体素子の電極上に新たな下地金属を形成し、この上
に新たなバンプを形成する工程、上記半導体素子を新た
な配線基板に再接続する工程を含むことを特徴とする半
導体装置のリペア方法。 - 【請求項２】 半導体素子の電極上に下地金属を介して
設けられたバンプを配線基板上の電極にフリップチップ
接続し、樹脂にて封止した半導体装置のリペア方法であ
って、上記配線基板および封止樹脂を発煙硝酸にて溶解
し、上記半導体素子を上記配線基板から取り外す工程、
上記半導体素子のバンプを薬液により溶解する工程、露
出した上記下地金属をエッチングする工程、上記半導体
素子の電極上に新たな下地金属を形成し、この上に新た
なバンプを形成する工程、上記半導体素子を新たな配線
基板に再接続する工程を含むことを特徴とする半導体装
置のリペア方法。 - 【請求項３】 バンプは半田よりなり、氷酢酸と過酸化
水素水の混合液により溶解することを特徴とする請求項
１または請求項２記載の半導体装置のリペア方法。 - 【請求項４】 下地金属はＮｉ、ＣｕおよびＴｉ等より
なり、硝酸および過酸化水素水等でエッチングすること
を特徴とする請求項１〜請求項３のいずれか一項に記載
の半導体装置のリペア方法。 - 【請求項５】 新たな下地金属はＮｉ、Ａｕ等よりな
り、無電解めっきにより形成することを特徴とする請求
項１〜請求項４のいずれか一項に記載の半導体装置のリ
ペア方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195976A JPH1140624A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置のリペア方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195976A JPH1140624A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置のリペア方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140624A true JPH1140624A (ja) | 1999-02-12 |
Family
ID=16350143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195976A Pending JPH1140624A (ja) | 1997-07-22 | 1997-07-22 | 半導体装置のリペア方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140624A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372624B1 (en) * | 1997-08-04 | 2002-04-16 | Micron Technology, Inc. | Method for fabricating solder bumps by wave soldering |
| KR100345035B1 (ko) * | 1999-11-06 | 2002-07-24 | 한국과학기술원 | 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법 |
| JP2003504893A (ja) * | 1999-07-08 | 2003-02-04 | サンスター技研株式会社 | 半導体パッケージのアンダーフィル材 |
| US6642627B2 (en) | 2001-07-10 | 2003-11-04 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US6699782B2 (en) | 2001-08-07 | 2004-03-02 | Hynix Semiconductor Inc. | Method of fabricating a wafer level package |
| JP2010147423A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 半導体装置とそのリペア方法、及び半導体装置の製造方法 |
| US10354985B2 (en) | 2016-06-15 | 2019-07-16 | Samsung Electronics Co., Ltd. | Semiconductor device having stacked semiconductor chips and method for fabricating the same |
-
1997
- 1997-07-22 JP JP9195976A patent/JPH1140624A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372624B1 (en) * | 1997-08-04 | 2002-04-16 | Micron Technology, Inc. | Method for fabricating solder bumps by wave soldering |
| US6637638B1 (en) | 1997-08-04 | 2003-10-28 | Micron Technology, Inc. | System for fabricating solder bumps on semiconductor components |
| JP2003504893A (ja) * | 1999-07-08 | 2003-02-04 | サンスター技研株式会社 | 半導体パッケージのアンダーフィル材 |
| KR100345035B1 (ko) * | 1999-11-06 | 2002-07-24 | 한국과학기술원 | 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법 |
| US7148578B2 (en) | 2001-07-10 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor multi-chip package |
| US6642627B2 (en) | 2001-07-10 | 2003-11-04 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US7453159B2 (en) | 2001-07-10 | 2008-11-18 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7541682B2 (en) | 2001-07-10 | 2009-06-02 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7547977B2 (en) | 2001-07-10 | 2009-06-16 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7576440B2 (en) | 2001-07-10 | 2009-08-18 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US7825523B2 (en) | 2001-07-10 | 2010-11-02 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US6699782B2 (en) | 2001-08-07 | 2004-03-02 | Hynix Semiconductor Inc. | Method of fabricating a wafer level package |
| JP2010147423A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | 半導体装置とそのリペア方法、及び半導体装置の製造方法 |
| US10354985B2 (en) | 2016-06-15 | 2019-07-16 | Samsung Electronics Co., Ltd. | Semiconductor device having stacked semiconductor chips and method for fabricating the same |
| US10923465B2 (en) | 2016-06-15 | 2021-02-16 | Samsung Electronics Co., Ltd. | Semiconductor device having stacked semiconductor chips and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| JP3759689B2 (ja) | 半導体パッケージの製造方法 | |
| KR101592044B1 (ko) | 열 기계 플립 칩 다이 본딩 | |
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JP5435849B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US8367539B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2003197673A (ja) | 半導体装置およびその製造方法 | |
| JP2007165671A (ja) | 半導体装置の製造方法 | |
| JP2001223242A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| JPH08332590A (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| JP5217043B2 (ja) | 半導体装置の製造方法 | |
| KR20010041942A (ko) | 플립 칩 조립을 위한 노크린 플럭스 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP2001024085A (ja) | 半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| US7119000B2 (en) | Method of manufacturing semiconductor device | |
| JPH1140624A (ja) | 半導体装置のリペア方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
| JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 |