KR960039302A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR960039302A
KR960039302A KR1019960010849A KR19960010849A KR960039302A KR 960039302 A KR960039302 A KR 960039302A KR 1019960010849 A KR1019960010849 A KR 1019960010849A KR 19960010849 A KR19960010849 A KR 19960010849A KR 960039302 A KR960039302 A KR 960039302A
Authority
KR
South Korea
Prior art keywords
metal layer
semiconductor device
electrode
insulating sheet
semiconductor chip
Prior art date
Application number
KR1019960010849A
Other languages
English (en)
Other versions
KR100204163B1 (ko
Inventor
미쓰토시 히가시
마사토시 아까가와
하지메 이이즈까
타께히꼬 아라이
Original Assignee
모기 쥰이찌
신꼬오 덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오 덴기 고오교오 가부시끼가이샤 filed Critical 모기 쥰이찌
Publication of KR960039302A publication Critical patent/KR960039302A/ko
Application granted granted Critical
Publication of KR100204163B1 publication Critical patent/KR100204163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 용이하고 또한 저비용으로 제조할 수 있는 반도체장치의 제조방법에 관한 것으로, 비활성화막(34)이 형성된 반도체칩(32)상에 한편의 면에 금속층(40a)이 점착된 절연시트(38)를 다른쪽 면에 고착하는 공정과, 반도체칩(32)의 전극(36)에 대응하는 금속층(40a)의 부위를 천공가공하는 공정과, 상기 천공가공에 의해 형성된 금속층(40a)의 구멍(40b)에 대응하는 부위의 절연시트(38)에 천공가공하여 전극(36)을 노출시키는 공정과, 상기 천공가공에 의해 형성된 구멍을 거쳐서 전극(36)과 금속층(40a)의 전기적 접속을 이루는 접속공정과, 금속층(40a)를 소요의 배선패턴(40)에 형성하는 공정과, 배선패턴(40)의 외부접속단자접합부(43)를 노출시켜 절연시트(38)상에 절연피막(42)을 형성하는 공정과, 노출된 외부접속단자접합부(43)에 외부접속단자를 접합하는 공정을 포함하는 것을 특징으로 한다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체장치의 부분단면도.

Claims (7)

  1. 비활성화막이 형성된 반도체칩상에 한쪽 면에 금속층이 형성된 절연시트의 다른쪽 면을 고착하는 공정과, 상기 반도체칩의 전극에 대응하는 상기 금속층의 부위를 천공가공하는 공정과, 상기 천공가공에 의해 형성된 금속층의 구멍에 대응하는 부위의 상기 절연시트에 천공가공하여, 상기 전극을 노출시키는 공정과, 상기 천공가공에 의해 형성된 구멍을 거쳐서 상기 전극과 상기 금속층을 전기적으로 접속하는 공정과, 상기 금속층을 소요의 배선패턴으로 형성하는 공정과, 상기 배선패턴의 외부접속단자접합부를 노출시켜 상기 절연시트상에 절연피막을 형성하는 공정과, 상기 노출된 외부접속단자접합부에 외부접속단자를 접합하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 비활성화막이 형성된 반도체칩상에 반도체칩의 회로면을 자외선으로부터 보호하는 자외선차폐층을 설비하여, 상기 반도체칩의 전극에 대응하는 상기 자외선차폐층의 부위를 천공가공하고, 반도체칩상에 절연시트의 다른쪽 면을 고착하는 것이 특징인 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 절연시트에 천공가공하는 공정이 상기 절연시트를 에칭하는 에칭공정인 것이 특징인 반도체장치의 제조방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 반도체칩의 전극에 대응하는 상기 금속층의 부위를 천공 가공하는 공정과 상기 금속층을 소요의 배선패턴으로 형성하는 공정을 에칭가공으로 행하는 것이 특징인 반도체장치의 제조방법.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 천공가공에 의해 형성된 구멍을 거쳐서 상기 전극과 상기 금속층을 전기적으로 접속하는 공정이 상기 구멍과 전극에 도금피막을 형성하는 도금공정인 것이 특징인 반도체장치의 제조방법.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 절연피막을 형성하는 공정이 상기 절연시트상에 감광성 레지스트를 도포하고, 상기 감광성레지스트막을 노광·현상하여 외부접속단자접합부를 노출시키는 포토리소그래피공정인 것이 특징인 반도체장치의 제조방법.
  7. 제1항 내지 제6항중 어느 한 항에 있어서, 자외선차폐층으로서 Cr 금속층을 사용하는 것이 특징인 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010849A 1995-04-10 1996-04-10 반도체장치의 제조방법 KR100204163B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-083716 1995-04-10
JP8371695 1995-04-10
JP95-226250 1995-09-04
JP22625095A JP3301894B2 (ja) 1995-04-10 1995-09-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960039302A true KR960039302A (ko) 1996-11-25
KR100204163B1 KR100204163B1 (ko) 1999-06-15

Family

ID=26424749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010849A KR100204163B1 (ko) 1995-04-10 1996-04-10 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JP3301894B2 (ko)
KR (1) KR100204163B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100561638B1 (ko) * 2000-01-21 2006-03-15 한국전자통신연구원 재배열 금속배선기술을 적용한 패키징 제조방법
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6720632B2 (en) 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
JP3842548B2 (ja) 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
DE10231385B4 (de) 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
KR100447968B1 (ko) * 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP4980709B2 (ja) 2006-12-25 2012-07-18 ローム株式会社 半導体装置
JP2008159948A (ja) 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
US8446008B2 (en) 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads

Also Published As

Publication number Publication date
JP3301894B2 (ja) 2002-07-15
KR100204163B1 (ko) 1999-06-15
JPH08340002A (ja) 1996-12-24

Similar Documents

Publication Publication Date Title
KR960036009A (ko) 반도체장치 및 그 제조방법
KR960019684A (ko) 리드프레임과 그 제조방법
KR960039302A (ko) 반도체장치의 제조방법
KR950030242A (ko) 반도체장치와 그 제조방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR960032702A (ko) 리이드 프레임의 제조방법
KR930014854A (ko) 와이어 본딩 패드 형성방법
KR920001706A (ko) 다층상호 연결 구조를 갖는 반도체 장치와 그 제조방법
KR960026867A (ko) 반도체소자의 제조방법
JP2500659B2 (ja) 印刷配線板の製造方法
KR970018098A (ko) 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법
KR970053581A (ko) 반도체 소자의 다층 금속배선 형성방법
KR970003731A (ko) 반도체 소자의 금속 배선상에 패드를 형성하는 방법
KR950021097A (ko) 고집적 반도체 소자의 미세 콘택 형성방법
KR980005323A (ko) 반도체 소자의 스티칭(Stitching) 공정방법
KR970077715A (ko) 메탈 배선 형성방법
JPH0734445B2 (ja) Ｉｃ搭載用可撓性回路基板の製造法
KR950034439A (ko) 반도체 소자의 금속배선 제조방법
JP2000208695A (ja) 絶縁層付きリ―ドフレ―ムの製造方法
KR930014924A (ko) Ic 패키지 제조방법
KR960026635A (ko) 금속배선 형성방법
JPH03125446A (ja) テープキャリアの製造方法
KR950025937A (ko) 반도체 소자의 패드 형성방법
KR960026398A (ko) 반도체소자의 금속배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 18

EXPY Expiration of term