KR950021097A - 고집적 반도체 소자의 미세 콘택 형성방법 - Google Patents

고집적 반도체 소자의 미세 콘택 형성방법 Download PDF

Info

Publication number
KR950021097A
KR950021097A KR1019930029806A KR930029806A KR950021097A KR 950021097 A KR950021097 A KR 950021097A KR 1019930029806 A KR1019930029806 A KR 1019930029806A KR 930029806 A KR930029806 A KR 930029806A KR 950021097 A KR950021097 A KR 950021097A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
semiconductor device
highly integrated
integrated semiconductor
contact
Prior art date
Application number
KR1019930029806A
Other languages
English (en)
Other versions
KR0124487B1 (ko
Inventor
김정
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930029806A priority Critical patent/KR0124487B1/ko
Publication of KR950021097A publication Critical patent/KR950021097A/ko
Application granted granted Critical
Publication of KR0124487B1 publication Critical patent/KR0124487B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 고집적 반도체 소자의 미세 콘택 형성방법에 관한 것으로, 실리콘 기판상에 제1 및 제2 도전선을 형성하고 절연막을 적층한 후 절연막 상부에 제2 도전선과 단락되지 않을 정도의 공간을 갖게 제작된 제1 콘택 마스크를 이용하여 제1 감광막 패턴을 형성하고, 이 제1 감광막 패턴을 노광시 광에 대한 감광도를 갖지 못하도록 변질 시킨 다음 그 상부에 제1 도전선과 단락되지 않을 정도의 공간을 갖게 제작된 제2 콘택 마스크를 이용하여 제2 감광막 패턴을 형성한 후 상기 제1 및 제2 감광막 패턴을 마스크로 하여 노출된 상기 절연막을 제거하므로써 미세콘택이 형성되도록 한 고집적 반도체 소자의 미세콘택 형성방법에 관해 기술된다.

Description

고집적 반도체 소자의 미세 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명에 따른 고집적 반도체 소자의 미세콘택 형성방법을 설명하기 위한 소자의 단면도.

Claims (3)

  1. 고집적 반도체 소자의 미세 콘택 형성방법에 있어서, 실리콘 기판(1)상에 제1 및 제2 도전선(2 및 3)을 형성한 후 소정두께의 절연막(6)을 적층하고 그 상부에 감광막을 적층한 다음 제1 콘택마스크(C)를 이용하여 제1 감광막 패턴(4)을 형성하는 단계와, 상기 단계로부터 상기 제1 감광막 패턴(4)을 노광시 광에 대한 감광도를 갖지 못하게 변질시킨 후 그 상부에 감광막(5)을 도포하는 단계와, 상기 단계로부터 제2 콘택 마스크(D)을 이용하여 제2 감광막 패턴(9)을 형성하는 단계와,상기 단계로부터 상기 제1 및 제2 감광막 패턴(4 및 9)을 마스크로 하여 노출된 상기 절연막(6)을 제거하여 미세콘택(10)이 형성되도록 하는 단계로 이루어지는 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성방법.
  2. 제1항에 있어서, 상기 제2 콘택 마스크(C)는 상기 제2 도전선(3)과의 단락이 방지될 정도의 공간을 갖도록 제작되는 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성방법.
  3. 제1항에 있어서, 상기 제2 콘택 마스크(D)는 상기 제1 도전선(2)과의 단락이 방지될 정도의 공간을 갖도록 제작되는 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029806A 1993-12-27 1993-12-27 고집적 반도체소자의 미세 콘택 형성방법 KR0124487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029806A KR0124487B1 (ko) 1993-12-27 1993-12-27 고집적 반도체소자의 미세 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029806A KR0124487B1 (ko) 1993-12-27 1993-12-27 고집적 반도체소자의 미세 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR950021097A true KR950021097A (ko) 1995-07-26
KR0124487B1 KR0124487B1 (ko) 1997-12-10

Family

ID=19372806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029806A KR0124487B1 (ko) 1993-12-27 1993-12-27 고집적 반도체소자의 미세 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR0124487B1 (ko)

Also Published As

Publication number Publication date
KR0124487B1 (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
KR940016734A (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR950021097A (ko) 고집적 반도체 소자의 미세 콘택 형성방법
KR940016439A (ko) 반도체소자의 콘택형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR960026398A (ko) 반도체소자의 금속배선 제조방법
KR970018098A (ko) 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법
KR970053836A (ko) 반도체장치의 제조방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR950001896A (ko) 배선층 스텝커버리지 특성 개선방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR940016681A (ko) 반도체 집적회로의 분리영역 제조방법
KR970053558A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR970072081A (ko) 반도체 장치의 배선구조 및 형성방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR930006825A (ko) 반도체 장치의 제조방법
KR960005813A (ko) 반도체소자의 제조방법
KR940016943A (ko) 반도체 소자의 게이트패턴 형성방법
KR960035801A (ko) 반도체 소자의 제조방법
KR950001918A (ko) 질화막을 이용한 게이트패턴 형성방법
KR930006839A (ko) 반도체 제조공정의 미세패턴 형성방법
KR950034523A (ko) 반도체장치 제조방법
KR960005792A (ko) 미세 콘택 형성 방법
KR960042911A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee