KR0124487B1 - 고집적 반도체소자의 미세 콘택 형성방법 - Google Patents
고집적 반도체소자의 미세 콘택 형성방법Info
- Publication number
- KR0124487B1 KR0124487B1 KR1019930029806A KR930029806A KR0124487B1 KR 0124487 B1 KR0124487 B1 KR 0124487B1 KR 1019930029806 A KR1019930029806 A KR 1019930029806A KR 930029806 A KR930029806 A KR 930029806A KR 0124487 B1 KR0124487 B1 KR 0124487B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- semiconductor device
- mask
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 제1 및 제2도전선이 형성된 실리콘 기판 상부에 절연막을 적층한 후 절연막 상부에 제2도전선과 단락되지 않을 정도의 공간을 갖게 제작된 제1콘택 마스크를 이용하여 제1감광막 패턴을 형성하고, 이 제1감광막 패턴을 노광시 광에 대한 감광도를 갖지 못하도록 변질시킨 다음 그 상부에 제1도전선과 단락되지 않을 정도의 공간을 갖게 제작된 제2콘택 마스크를 이용하여 제2감광막 패턴을 형성한 후 상기 제1 및 제2감광막 패턴을 마스크로 상기 절연막을 제거함으로써 미세 콘택이 형성되도록 하여 패턴 형성 장비 및 장비 자격의 문제점을 해결할 수 있도록 하는 고집적 반도체 소자의 미세 콘택 형성 방법이 제시된다.
Description
제1도는 본 발명에 따른 고집적 반도체 소자의 미세 콘택 형성 방법을 설명하기 위한 레이아웃도.
제2a도 내지 제2d도는 본 발명에 따른 고집적 반도체 소자의 미세 콘택 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 제1도전선
3 : 제2도전선 4 : 제1감광막 패턴
5 : 감광막 6 : 절연막
9 : 제2감광막 패턴
10 : 미세콘택, A : 제1금속 형성용 마스크, B : 제2금속 형성용 마스
크, C : 제1콘택 마스크, D : 제2콘택 마스크, E : 콘택영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적 반도체 소자의 미세 콘택 형성방법에 관한 것이다.
일반적으로 DRAM, SRAM 및 ASIC등의 고집적 반도체 소자일수록 단위 셀의 면적이 감소하게 되어 단위 셀의 면적을 축소시키는데 따른 디자인 룰(design rule)의 감소에 따라 미세 콘택을 형성할 필요는 있지만 패턴 형성 장비의 한계 및 장비 가격등이 문제가 된다.
따라서, 본 발명은 상기한 문제점을 해결할 수 있는 고집적 반도체 소자의 미세 콘택 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 제1 및 제2도전선이 형성된 실리콘 기판 상부에 절연막 및 제1감광막 패턴을 순차적으로 형성하는 단계와, 상기 제1감광막을 노광시 광에 대한 감광도를 갖지 못하게 변질시킨 후 그 상부의 선택된 영역에 제2감광막 패턴을 형성하는 단계와, 상기 제1 및 제2감광막 패턴을 마스크로 상기 절연막을 식각하여 미세 콘택을 형성하는 단계로이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 고집적 반도체 소자의 제조방법을 설명하기 위한 레이아웃도로서, 제1도전선 형성용 마스크(A), 제2도전선 형성용 마스크(B), 제1콘택마스크(C) 및 제2콘택 마스크(D)가 도시되어 있는데 E 영역이 콘택 영역이 된다.
제2a도 내지 제2d도는 본 발명에 따른 고집적 반도체 소자의 미세 콘택 형성방법을 설명하기 위한 소자의 단면도이다.
제2a도에 도시된 바와 같이 실리콘 기판(1)상의 선택된 영역에 제1 및 제2도전선(2 및 3)을 형성한 소정 두께의 절연막(6)을 적층시킨다. 그리고 감광막을 도포한 후 제2도전선(3)과 단락을 방지할 수 있을 정도의 콘택 크기를 갖는 제1콘택마스크(제1도의 C)를 이용하여 노광 및 식각공정을 실시하면 콘택 부위의 감광막이 제거되어 제1감광막 패턴(4)이 형성된다.
제2b도에 도시된 바와 같이 제1감광막 패턴(4)을 노광 공정시 광에 대한 감광도를 갖지 못하게 변질시킨다. 그리고 전체 구조 상부에 다시 감광막(5)을 도포한다.
제2c도는 제1도전선(2)과의 단락을 방지할 수 있을 정도의 콘택 크기를 갖는 제2콘택 마스크(제1도의 d)를 이용한 노광 및 식각종정을 실시하여 콘택 부위의 감광막이 제거되어 제2감광막 패턴(9)이 형성된 단면도이다.
제2d도는 제1도 및 제2감광막 패턴(4 및 9)을 마스크로 절연막(6)을 식각하여 미세 콘택(10)을 형성한 단면도이다.
상술한 바와 같이 본 발명에 의하면 패턴 형성 장비 및 장비 가격의 문제점을 해결하여 고집적 반도체 소자의 미세 콘택을 형성할 수 있다.
Claims (3)
- 제1 및 제2도전선이 형성된 실리콘 기판 상부에 절연막 및 제1감광막 패턴을 순차적으로 형성하는 단계와, 상기 제1감광막을 노광시 광에 대한 감광도를 갖지 못하게 변질시킨 후 그 상부의 선택된 영역에 제2감광막 패턴을 형성하는 단계와, 상기 제1 및 제2감광막 패턴을 마스크로 상기 절연막을 식각하여 미세 콘택을 형성하는 단계로 이루어진 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성방법.
- 제1항에 있어서, 상기 제1감광막 패턴은 제1감광막에 상기 제2도전선과 단락이 방지될 정도의 공간을 갖도록 제작된 제1콘택 마스크로 노광 및 식각 공정을 실시하여 형성된 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성 방법.
- 제1항에 있어서, 상기 제2감광막 패턴은 제2감광막에 상기 제1도전선과 단락이 방지될 정도의 공간을 갖도록 제작된 제2콘택 마스크로 노광 및 식각 공정을 실시하여 형성된 것을 특징으로 하는 고집적 반도체 소자의 미세 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029806A KR0124487B1 (ko) | 1993-12-27 | 1993-12-27 | 고집적 반도체소자의 미세 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029806A KR0124487B1 (ko) | 1993-12-27 | 1993-12-27 | 고집적 반도체소자의 미세 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021097A KR950021097A (ko) | 1995-07-26 |
| KR0124487B1 true KR0124487B1 (ko) | 1997-12-10 |
Family
ID=19372806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029806A KR0124487B1 (ko) | 1993-12-27 | 1993-12-27 | 고집적 반도체소자의 미세 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124487B1 (ko) |
-
1993
- 1993-12-27 KR KR1019930029806A patent/KR0124487B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021097A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08160590A (ja) | パターン作成方法，レチクル及び半導体装置の製造方法 | |
| JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| KR100281891B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100248356B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100235961B1 (ko) | 금속배선마스크 및 반도체소자의 금속배선 형성방법 | |
| KR960008561B1 (ko) | 배선층 스텝커버리지 특성 개선방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR20000007539A (ko) | 반도체 장치의 제조 방법 | |
| KR100349692B1 (ko) | 강유전체 메모리 소자의 보호막 식각 방법 | |
| KR100367488B1 (ko) | 반도체소자제조방법 | |
| KR100192369B1 (ko) | 반도체소자 평탄화 형성방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR19990003882A (ko) | 반도체 장치의 미세 패턴 형성방법 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| KR100333653B1 (ko) | 반도체소자의배선형성방법 | |
| KR100329605B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20010063661A (ko) | 반도체 소자의 다마신 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |