KR100235961B1 - 금속배선마스크 및 반도체소자의 금속배선 형성방법 - Google Patents

금속배선마스크 및 반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100235961B1
KR100235961B1 KR1019960050631A KR19960050631A KR100235961B1 KR 100235961 B1 KR100235961 B1 KR 100235961B1 KR 1019960050631 A KR1019960050631 A KR 1019960050631A KR 19960050631 A KR19960050631 A KR 19960050631A KR 100235961 B1 KR100235961 B1 KR 100235961B1
Authority
KR
South Korea
Prior art keywords
metal wiring
mask
forming
semiconductor device
shielding pattern
Prior art date
Application number
KR1019960050631A
Other languages
English (en)
Other versions
KR19980031100A (ko
Inventor
이병렬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960050631A priority Critical patent/KR100235961B1/ko
Publication of KR19980031100A publication Critical patent/KR19980031100A/ko
Application granted granted Critical
Publication of KR100235961B1 publication Critical patent/KR100235961B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선마스크 및 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선 바스크의 좌우측에 보조패턴을 형성하고 이를 이용하여 금속배선을 형성함으로써 금속배선의 측벽을 경사지게 형성하여 후속공정시 층간절연막 증착공정시 단차피복비를 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

금속배선마스크 및 반도체소자의 금속배선 형성방법
본 발명은 금속배선마스크 및 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 경사진 측벽을 갖는 금속배선을 형성하여 후속공정을 용이하게 함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.
일반적으로, 반도체소자는 트랜지스터(transistor), 워드라인, 비트라인 및 캐피시터를 형성하고 표면상부를 평탄화시킨 다음, 이들을 전기적으로 접속시키며 전력을 공급하는 금속배선을 형성하였다.
제1a 내지 제1d도는 종래기술에 따른 금속배선마스크 및 반도체소자의 금속 배선 형성방법을 도시한 것으로서, 제1a도는 금속배선마스크의 평면도이며 제1b도 와 제1c도는 상기 제1a도의 ⓑ-ⓑ 절단면 방향의 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
종래기술에 따른 금속배선마스크의 평면도(제1a도)와 반도체소자의 금속배선 형성방법을 도시한 단면도(제1b도,제1c도)이다.
먼저, 투명기판(도시안됨) 상부에 금속배선을 형성하기 위한 차광패턴(21)이 형성된 금속배선마스크를 형성한다.(제1a도)
그리고, 트랜지스터(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐피시터(도시안됨)가 형성된 판도체기판(23) 상부에 제1층간절연막(25)을 형성한다.
그 다음에, 상기 제1층간절연막(25) 상부에 금속배선(27)을 형성한다. (도1b)
그리고, 전체표면상부에 제2층간절연막(29)을 소정두께 증착한다. 이때, 상기 금속배선(27)은 반도체소자의 고집적화로 인하여 밀집되어 형성됨으로써 후속공정인 상기 제2층간절연막(29)은 증착시 단차피복비를 저하시켜 보이드(31)와 같은 단점을 유발한다.(제1c도)
상술한 바와 같이 종래기술에 따른 금속배선마스크 및 반도체소자의 금속배선 형성방법은, 금속배선이 밀집된 부분에서 표면에 증착되는 층간절연막의 단차피복비가 좋지 못하여 반도체소자의 절연특성을 저하시킴으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 금속배선마스크의 차광패턴 측면에 보조패턴을 형성하고 이를 이용하여 측벽이 경사진 금속배선을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 금속배선마스크 및 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
제1a 내지 제1c도는 종래기술에 따른 금속배선마스크 및 반도체소자의 금속배선 형성방법을 도시한 단면도.
제2a 내지 제2c도는 본 발명의 실시예에 따른 금속배선마스크 및 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 차광패턴 13 : 보조차광패턴
15, 23 : 반도체기판 17, 25 : 제1층간절연막
19. 27 : 금속배선 20, 29 : 제2층간절연막
31 : 보이드
이상의 목적을 달성하기 위해 본 발명에 따른 금속배선마스크는, 투명기판에 차광패턴을 형성하는 금속배선마스크에 있어서, 상기 차광패턴의 측면에 보조차광패턴이 구비되는 것으로, 상기 보조차광패턴은 1∼3개가 구비되는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 형성 방법은, 하부구조물이 형성된 반도체기판 상부에 금속배선물질을 형성하는 공정과, 상기 금속배선물질 상부에 감광막패턴을 형성하되, 차광패턴 측면에 보조차광패턴이 형성된 금속배선마스크를 이용하여 노광 및 현상공정을 실시하여 측벽이 경사진 감광패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 금속배선물질을 식각해 측벽이 경사진 금속배선을 형성하고 상기 감광막패턴을 제거하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a 내지 제2c도는 본 발명의 실시예에 따른 금속배선마스크 및 반도체소자의 금속배선 형성방법을 도시한 것으로서, 제2a도는 금속배선마스크의 평면도이며 제2b도와 제2c도는 상기 제2a도의 ⓐ-ⓐ 절단면 방향의 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 투명기판(도시안됨) 상부에 종래와 같은 차광패턴(11)을 형성하고, 상기 차광패턴(11) 측면에 보조차광패턴(13)을 상기 차광패턴(11) 1/5 ∼ 1/2 크기로 형성된 금속배선마스크를 형성한다.
이때, 상기 보조차광패턴(13)은 1 ∼ 3를 형성한다. (제2a도)
그리고, 하부구조물이 형성된 반도체기판(15) 상부에 제1층간절연막(17)을 형성한다. 이때, 상기 하부구조물은 트랜지스터(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)을 말한다.
그 다음에, 상기 제1층간절연막(17) 상부에 상기 금속배선마스크를 이용한 식각공정으로 측벽이 경사진 금속배선(19)을 형성한다.
이때, 상기 금속배선(19)은 상기 차광패턴(11)과 상기 보조차광패턴(13)에서의 빛의 산란을 이용하여 상기 금속배선(19) 상부에 형성되는 감광막패턴(도시안됨)을 경사지게 형성하고, 상기 감광막패턴을 마스크로하여 실시해 형성한다.
여기서, 상기 금속배선(19) 형성공정은 상기 금속배선(19)을 형성하는 물질을 소정두께 형성하고, 그 상부에 감광막을 도포한 다음, 상기 금속배선마스크를 이용한 노광 및 현상공정으로 측벽이 경사진 상기 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로하는 식각공정으로 이루어 진다. (제2b도)
그 다음에, 전체표면상부에 제2층간절연막(20)을 소정두께 형성한다. 이때, 상기 상기 금속배선(19)의 측벽이 경사지게 형성되어 후속공정인 상기 제2층간절연막 (20)의 증착공정을 용이하게 한다.(제2c도)
이상에서 설명한 바와 같이 본 발명에 따른 금속배선마스크 및 반도체소자의 금속배선 형성방법은, 보조차광패턴이 형성된 금속배선마스크로 측벽이 경사진 금속배선을 형성하여 후속공정인 층간절연막 증착공정을 용이하게 함으로써 반도체소자의 절연특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (3)

  1. 투명기판에 차광패턴을 형성하는 금속배선마스크에 있어서, 상기 차광패턴의 측면에 보조차광패턴이 구비되는 것을 특징으로하는 금속배선마스크.
  2. 청구항1에 있어서, 상기 보조차광패턴은 1∼3 개가 구비되는 것을 특징으로하는 금속배선마스크.
  3. 하부구조물이 형성된 반도체기판 상부에 금속배선물질을 형성하는 공정과, 상기 금속배선물질 상부에 감광막패턴을 형성하되, 차광패턴 측면에 보조차광패턴이 형성된 금속배선마스크를 이용하여 노광 및 현상공정을 실시하여 측벽이 경사진 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 금속배선물질을 식각해 측벽이 경사진 금속배선을 형성하고 상기 감광막패턴을 제거하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
KR1019960050631A 1996-10-31 1996-10-31 금속배선마스크 및 반도체소자의 금속배선 형성방법 KR100235961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960050631A KR100235961B1 (ko) 1996-10-31 1996-10-31 금속배선마스크 및 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050631A KR100235961B1 (ko) 1996-10-31 1996-10-31 금속배선마스크 및 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980031100A KR19980031100A (ko) 1998-07-25
KR100235961B1 true KR100235961B1 (ko) 1999-12-15

Family

ID=19480056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050631A KR100235961B1 (ko) 1996-10-31 1996-10-31 금속배선마스크 및 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100235961B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661195A (ja) * 1992-08-06 1994-03-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661195A (ja) * 1992-08-06 1994-03-04 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
국내특허공보 제95- 481호 1부 *

Also Published As

Publication number Publication date
KR19980031100A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
KR100235961B1 (ko) 금속배선마스크 및 반도체소자의 금속배선 형성방법
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR20010046324A (ko) 반도체 소자의 접촉부 형성 방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR960008561B1 (ko) 배선층 스텝커버리지 특성 개선방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100546143B1 (ko) 반도체소자의 도전배선 형성방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR100367488B1 (ko) 반도체소자제조방법
KR0172733B1 (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR100351892B1 (ko) 다층 배선의 형성 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR19980031103A (ko) 반도체소자의 제조방법
KR0161723B1 (ko) 반도체소자의 미세패턴 형성방법
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR100336553B1 (ko) 반도체장치의다층배선형성방법
KR910000277B1 (ko) 반도체 장치의 제조방법
KR100546129B1 (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee