KR100336553B1 - 반도체장치의다층배선형성방법 - Google Patents

Abstract

반도체 장치의 다층 배선 형성방법으로서, 반도체 기판상에 게이트 산화막, 게이트 전극을 형성한 후 소오스/드레인영역을 형성하여 회로소자를 형성하는 공정과, 상기 회로소자가 형성된 반도체 기판 전면에 절연물질을 도포하여 제1 절연막, 제2절연막을 형성하는 공정과, 상기 제1 절연막상에 사진식각공정으로 상기 제2절연막의 소정영역을 식각하여 상기 제2절연막보다 돌출되는 배선연결부위를 형성하는 공정과, 상기 제2절연막상에 사진식각공정으로 제2절연막, 제1절연막을 순차적으로 식각하여 상기 반도체기판과 연결되는 콘택홀을 형성하는 공정과, 상기 콘택홀을 포함한 반도체기판 전면에 도전물질을 증착하여 도전층을 형성한후 패터닝하여 제1배선을 형성하는 공정과, 상기 도전층상에 절연물질을 증착하여 제3절연막, 제4절연막을 순차적으로 형성하는 공정과, 상기 제4절연막을 에치백하여 상기 제1배선이 노출되도록 하는 공정과, 상기 제1배선이 노출된 반도체 기판상에 도전층을 형성한 후 패터닝하여 제2배선을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 장치의 다층 배선 형성방법

본 발명은 반도체의 제조공정에서 다층 배선 형성 방법에 관한 것으로, 고집적, 초미세 배선 가공에서 배선의 신뢰성 향상에 적당하도록 한 다층 배선 방법에 관한 것이다.

제1도에서 보는 바와 같이 종래의 다층 배선 형성방법은 먼저 반도체기판(10)에 게이트 전극(11)을 형성하고 소오스 및 드레인 전극을 형성하여 트랜지스터를 형성한 후, 게이트 전극위를 절연층(12)으로 덮고, 트랜지스터의 소오스 또는 드레인을 연결할 부위에 콘택홀을 열고 제1배선(14)을 형성하며, 층간절연막(15)을 덮고 비아홀을 연 후, 제2배선(16)을 형성한다.

제1배선은 소오스, 드레인, 또는 게이트에 연결되고, 제2배선은 제1배선에 접촉되는데, 제1배선의 양호한 형성을 위해서는 제1 및 제2배선 사이의 절연막의 평탄도가 요구된다. 완전 평탄화를 위해 절연막을 에치백하거나 또는 텅스텐(W)공정을 사용하기도 한다.

제2배선형성은 제1배선과 전기적, 물리적 접촉을 원할히 해야하며 이러한 접촉을 위해 절연막 형성후 필요한 부위(제1배선과 제2배선의 접촉부위)에 비아홀 패터닝 공정을 실시한다.

제2도는 제1도의 비아홀(17)부분의 평면도로서 제1배선(14)와 제2배선(16)과의 확실한 배선접촉을 위하여 각 배선의 폭보다 더 큰 폭으로 비아홀(17)부분을 형성하여야 한다.

이러한 종래의 기술에서는,

첫째 제품이 초집적화, 초미세화 됨에 따라 배선간의 홀 크기가 아주 작아지게 되므로 제2배선 형성시 비아홀 내부에 배선물질, 주로 메탈이 제대로 증착되지 아니하는 문제가 야기되고,

둘째 상기 첫째의 결과 제2배선은 전자유동 등에 의해 배선의 신뢰성이 저하되고 제2배선의 형성 후 상층 절연막 형성시 기공(void)발생에 따른 제품의 신뢰성이 저하되는 문제가 발생된다.

본 발명은 이러한 종래기술의 문제점을 개선하려는 반도체 장치의 다층 배선 형성 방법으로서, 반도체 장치의 다층 배선 형성방법으로서, 반도체 기판상에 게이트 산화막, 게이트 전극을 형성한 후 소오스/드레인영역을 형성하여 회로소자를 형성하는 공정과, 상기 회로소자가 형성된 반도체 기판 전면에 절연물질을 도포하여 제1 절연막, 제2절연막을 형성하는 공정과, 상기 제1 절연막상에 사진식각공정으로 상기 제2절연막의 소정영역을 식각하여 상기 제2절연막보다 돌출되는 배선연결부위를 형성하는 공정과, 상기 제2절연막상에 사진식각공정으로 제2절연막, 제1절연막을 순차적으로 식각하여 상기 반도체기판과 연결되는 콘택홀을 형성하는 공정과, 상기 콘택홀을 포함한 반도체기판 전면에 도전물질을 증착하여 도전층을 형성한후 패터닝하여 제1배선을 형성하는 공정과, 상기 도전층상에 절연물질을 증착하여 제3절연막, 제4절연막을 순차적으로 형성하는 공정과, 상기 제4절연막을 에치백하여 상기 제1배선이 노출되도록 하는 공정과, 상기 제1배선이 노출된 반도체 기판상에 도전층을 형성한후 패터닝하여 제2배선을 형성하는 공정을 포함하여 이루어진다. 본 발명의 제조방법은 제3도의 (가)에서 보인 바와 같이, 반도체 기판(30)에 게이트 산화막(31)을 형성하고, 그 위에 게이트 전극(32)를 형성하고, 소오스/드레인영역(도시안함)을 형성하여 트랜지스터 등과 같은 회로소자들을 형성한 후, 제1절연막(33)과 제2절연막(34)을 형성하여 표면을 고르게 한다. 절연막(34)은 BPSG와 같은 유동성이 큰 물질을 이용한다. 제2절연막(34)인 BPSG 막의 형성은 SiH₄, 또는 TEOS+O₃을 이용하며, BPSG막의 두께는 5,000∼20,000Å정도로 형성하는 것이 좋다. 다음에 제3도의 (나)와 같이, 제1배선과 제2배선이 연결될 접촉부분을 정의할 포토레지스트 패턴(36)을 형성한 후, 포토레지스트 패턴을 마스크로하여 제2절연막(34)을 소정의 깊이까지 식각하여 배선연결부위(35)가 다른 표면보다 돌출되게 한다.이어서 제3도의 (다)와 같이, 상기 포토레지스트패턴(36)을 제거한 후 다시 포토레지스트(37)을 도포하고 노광현상공정을 진행하여 트랜지스터의 소정전극과 연결할 부위에 콘택홀을 정의하고 제2 및 제1절연막(34, 33)을 순차적으로 식각하여 콘택홀(38)을 형성한다.

제3도의 (라)와 같이, 상기 포토레지스트(37)을 제거한 후 도전물질(40), 예로서 폴리실리콘이나 메탈종류를 데포지션하여 도전층을 형성한후, 패터닝하여 제1배선을 형성한다. 제1배선용 물질층(도전층)은 스퍼터링 또는 화학기상증착 방법으로 형성하면 된다.

다음에는 제3도의 (마)와 같이, 제3절연막(41)을 형성하고, 유동성이 큰 절연물질(42) 예를 들면 BPSG를 도포하여 제4절연막을 형성한 후 에치백하여 평탄화한다. 여기서 평탄화와 식각을 용이하게 하기 위하여 제5절연막(43)을 한층 더 형성하여도 된다.

제3절연막(41)의 형성을 위한 절연물질은 SOG, 또는 TEOS를 이용하며, 그 전체 두께는 5,000∼30,000Å정도로 형성하는 것이 좋다.

이렇게 한 후, 제3도의 (바)와 같이, 상기 절연막들(41, 42, 43)을 에치백하여 배선이 연결될 배선연결부위(35)의 표면에 드러나게 한다.

제1배선 형성 후 배선간 절연막 형성시 완전 평탄화를 위해 절연막에 ETCH-BACK 공정을 실시하는데 배선연결부위의 제1배선이 높은 위치에 있기 때문에 ETCH-BACK시 초기에 드러나게 되므로 자연적으로 제2배선과 연결되는 VIA가 셀프얼라인 방식으로 형성된다. 따라서 이후에 진행되는 제2배선과 제1배선을 연결하는 공정에서, 종래에 제2배선형성 전 VIA 형성을 위해 실시하는 패터닝 공정이 불필요하며, 제1배선 형성시 하부 구조는 완전 평탄화를 이루고 있으므로 제2배선은 전면적으로 균일한 증착이 이루어진다.

끝으로 제3도의 (사)와 같이, 전면에 도전층(45)을 형성하고 패터닝하여 제2배선을 형성한다. 제1배선과 제2배선용 물질은 기존에 이용되는 알미늄, 티타늄, 텅스텐, 폴리실리콘, 또는 여러종류의 실리사이드들을 이용하면 된다.

이렇게 하여 제1배선과 제2배선을 형성하면 제4도의 레이아웃에 도시된바와 같이, 종래기술에서 필요하였던 넓은 비아홀 부분과는 달리 제1배선과 제2배선이 꼭 필요한 면적만으로 서로 접촉되어연결된다.

본 발명의 효과를 보면,

첫째. 배선간의 VIA 홀 형성시 구조적인 패턴 형성을 거치지 않으므로 제2배선형성시 STEP-COVERAGE 문제를 유발치 않으므로 배선의 신뢰성이 향상된다.

들째. 제2배선 형성 후 상층 절연막 형성이 용이하다. 배선층을 3층이상 증착시 효과가 더욱 높다.

셋째. 배선간의 접촉을 위해 새로운 패터닝을 하지 않아도 됨(SELF-ALGNED)으로 ALIGN 문제가 없음,그러므로 배선 형성시 VIA 부위의 배선폭이 넓지 않아도 되므로 배선간의 간격을 최소화 할 수 있다.

제1도 : 종래의 반도체 장치의 다층 배선 형성방법을 설명하기 위한 단면도.

제2도 : 종래의 반도체 장치의 다층 배선의 비아홀부분의 평면도.

제3도 : 본 발명의 반도체 장치의 다층 배선 형성방법을 설명하기 위한 단면도.

제4도 : 본 발명의 반도체 장치의 다층 배선의 접촉연결부위의 평면도.

Claims (1)

1. 반도체 기판상에 게이트 산화막, 게이트 전극을 형성한 후 소오스/드레인영역을 형성하여 회로소자를 형성하는 공정과,

   상기 회로소자가 형성된 반도체 기판 전면에 절연물질을 도포하여 제1 절연막, 제2 절연막을 형성하는 공정과,

   상기 제1 절연막상에 사진식각공정으로 상기 제2절연막의 소정영역을 식각하여 상기 제2절연막보다 돌출되는 배선연결부위를 형성하는 공정과,

   상기 제2절연막상에 사진식각공정으로 제2절연막, 제1절연막을 순차적으로 식각하여 상기 반도체기판과 연결되는 콘택홀을 형성하는 공정과,

   상기 콘택홀을 포함한 반도체기판 전면에 도전물질을 증착하여 도전층을 형성한후 패터닝하여 제1배선을 형성하는 공정과,

   상기 도전층상에 절연물질을 증착하여 제3절연막, 제4절연막을 순차적으로 형성하는 공정과,

   상기 제4절연막을 에치백하여 상기 제1배선이 노출되도록 하는 공정과,

   상기 제1배선이 노출된 반도체 기판상에 도전층을 형성한후 패터닝하여 제2배선을 형성하는 공정을 포함하여 이루어지는 반도체 장치의 다층 배선 형성 방법.