KR930014924A - Ic 패키지 제조방법 - Google Patents

Abstract

본 발명은 IC 패키지 제조방법에 관한 것으로, 일반적인 IC 패키지 제조방법은 IC상의 패드를 IC 사이드 라인을 따라 배치하게 되므로, 상기한 패드의 간격이 한정되어 있어 다핀 형성이 어려운 문제점이 있었다.

이를 보완하기 위한 본 발명은 IC 상의 패드를 사이드 라인을 따라 배치하지 않고 IC 내부 동심원으로 배치하여 골드를 입힌 후 그 IC를 PCB상에 부착하여 금속공정과 마찬가지로 패드와 IC 주변회로와의 메탈 컨넥션을 진행시킴으로써 IC 패키지를 다핀으로 제조 가능하고, 사이즈가 현저히 축소되는 효과가 있다.

Description

IC 패키지 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명 PCB상에 IC 패키지의 제작상태를 단계별로 도시한 상태도,

제4도는 본 발명에 따른 PCB상의 IC 배선상태를 도시한 평면도,

제5도는 본 발명에 따른 각각의 마스크 상태도.

Claims (1)

1. PCB(1)상에 원주상으로 공드(2a)가 형성된 웨이퍼(2)를 부착하고 그 위에 포토레제스트(3)를 입힌 후 첫번째 홀드용 마스크(4)를 통한 노광으로 포토레지스트(3)를 에칭하는 제1과정과, 상기 포토레지스트에칭 후 PCB(1)상에 절연물(5)를 입힌 후 나머지 포토레지스트(3)를 에칭하는 제2과정과, 상기 제2과정 후 PCB(1)상에 메탈(6)을 입히고 그위에 포토레지스트(3a)를 입힌 후 첫번째 메탈 컨넥션용 마스크(7)를 통한 노광으로 메탈(6) 및 포토레지스트(3a)를 에칭하는 제3과정과, 상기 제3과정 후 PCB(1)상에 다시 절연물(5a)를 입히고 그 절연물(5a)위에 포토레지스트(3b)를 입힌 후 두번째 홀드용 마스크를 통한 노광으로 포토레지스트(3b) 및 절연물(5a)을 에칭하는 제4과정과, 상기 제4과정후 PCB(1)상에 두번째 메탈(6a)를 입히고 그 위에 포토레지스트를 입힌 후 두번째 메탈 커넥션용 마스크를 통한 노광으로 메탈 및 포노레지스트를 에칭하는 제5과정으로 이루어지는 것을 특징으로 한 IC 패키지 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.