JPH05291430A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH05291430A
JPH05291430A JP4094636A JP9463692A JPH05291430A JP H05291430 A JPH05291430 A JP H05291430A JP 4094636 A JP4094636 A JP 4094636A JP 9463692 A JP9463692 A JP 9463692A JP H05291430 A JPH05291430 A JP H05291430A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit
mounting
pattern
etching photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4094636A
Other languages
English (en)
Inventor
Shigenari Takami
茂成 高見
Takeshi Kasahara
健 笠原
Yoshimasa Himura
芳正 檜村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4094636A priority Critical patent/JPH05291430A/ja
Publication of JPH05291430A publication Critical patent/JPH05291430A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 実装基板への半導体チップの実装信頼性を高
める。 【構成】 樹脂のモールド成形によって作成される実装
基板１の表面に他の部分よりも高く盛り上げて実装部２
を形成する。この実装部２の表面にパターン形成した回
路３に半導体チップ４を実装する。実装基板１に形成さ
れる他の突部が邪魔になったりすることなくマスクを実
装部２の表面に密着させて高精度で露光できるように
し、半導体チップ４を実装する回路３のパターン精度を
高める。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂のモールド成形に
よって作成される実装基板への半導体チップの実装構造
に関するものである。
【０００２】
【従来の技術】ＩＣチップ等の半導体チップ（ベアチッ
プ）を実装基板に直接実装するにあたって、実装基板と
しては積層板を基板として作成したプリント配線基板が
一般的である。このプリント配線基板は、積層板の表面
に張った銅箔等の金属箔にエッチングフォトレジストを
塗布すると共に、エッチングフォトレジストの表面にマ
スクを被せて露光した後に現像処理することによって回
路パターンと逆のパターンでエッチングフォトレジスト
を溶解除去し、そしてこの状態でエッチング液で処理し
てエッチングフォトレジストによって被覆されない部分
の金属箔を溶解させることによって、回路形成して作成
されている。このようなプリント配線基板では、積層板
は一般にフラットな表面を有するためにマスクを密着さ
せて露光をすることができ、回路のファインパターン化
が可能である。
【０００３】一方、樹脂のモールド成形によって作成さ
れる基板〔ＭＣＢ：Ｍｏｌｄ Ｃｉｒｃｕｉｔ Ｂｏａ
ｒｄ（ＭＩＤ：Ｍｏｌｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｉ
ｏｎＤｅｖｉｃｅとも称す）〕は射出成形によって表面
を三次元構造にして形成することができるものであり、
ケースと基板とが一体化した構造や、機構部品を同時に
成形したりすることが可能である。
【０００４】そこで、図５に示すようにＭＣＢを実装基
板１として用いることが試みられている。図５において
３は実装基板１の表面にパターン形成された回路であ
り、実装基板１の表面に搭載したＩＣチップ等の半導体
チップ４とこの回路３の端部のリード部３ａとの間に金
線等のワイヤー９をボンディングすることによって、半
導体チップ４を実装基板１に直接実装するようにしてあ
る。また図５において１０はカバー固定用ねじ穴１１を
設けたボス、１２は部品の位置決め用の突起であり、樹
脂のモールド成形によって作成される実装基板１にはこ
れらボス１０や突起１２などの突部は簡単に形成するこ
とができる。
【０００５】
【発明が解決しようとする課題】しかし、このように実
装基板１の表面にボス１０や突起１２などの突部が設け
られていると、実装基板１に回路３のパターン形成をお
こなうにあたって、図６に示すようにボス１０や突起１
２などの突部が邪魔になって、実装基板１の表面に張っ
た金属箔１３に塗布したエッチングフォトレジスト１４
に露光用のマスク１５を密着させることができず、この
隙間によって露光の際の露光用光線（紫外線）の回り込
みが発生し、露光精度が悪くなって回路３のパターン精
度が低下するという問題があった。特に半導体チップ４
とワイヤー９で接続する回路３はＩＣの電極数（すなわ
ちピン数）の増加に伴って本数が非常に増加しており、
回路のインナーリード部３ａは高精度・高ファインピッ
チに形成されることが必要である。従って半導体チップ
４を回路３のリード部３ａにワイヤーボンディングする
際の精度が悪くなって、半導体チップ４の実装信頼性が
低下することになるものであった。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、半導体チップの実装信頼性を高めることができる
半導体チップの実装構造を提供することを目的とするも
のである。
【０００７】
【課題を解決するための手段】本発明に係る半導体チッ
プの実装構造は、樹脂のモールド成形によって作成され
る実装基板１の表面に他の部分よりも高く盛り上げて実
装部２を形成し、この実装部２の表面にパターン形成し
た回路３に半導体チップ４を実装して成ることを特徴と
するものである。
【０００８】
【作用】実装基板１の表面に他の部分よりも高く盛り上
げて実装部２を形成しているために、実装基板２の表面
に突部が設けられていても露光用マスクを実装部２に密
着させた状態で露光して実装部２に回路３のパターン形
成をおこなうことができ、半導体チップ４を実装する回
路３のパターン精度を高めることができる。
【０００９】
【実施例】以下本発明を実施例によって詳述する。実装
基板１は樹脂のモールド成形によって作成されるＭＣＢ
で形成されるものであり、その表面にはカバー固定用ね
じ穴１１を設けたボス１０や、部品の位置決め用の突起
１２が突出して設けてある。また実装基板１の表面には
実装部２が盛り上げて形成してある。この実装部２は実
装基板１に設けられるボス１０や突起１２など周辺部の
他の突部よりも高くなるように、最も突出させて設けて
ある。実装基板１はモールド成形で形成されるために、
実装部２をこのように設けることは自在におこなうこと
ができるものである。そしてこの実装部２の平坦な頂部
面には多数本の回路３が放射状のパターンで設けてあ
る。
【００１０】この回路３のパターン形成は図２に示すよ
うにしておこなうことができる。すなわち、実装基板１
の表面に金属箔１３を張ると共に金属箔１３の表面にエ
ッチングフォトレジスト１４を塗布し、そしてエッチン
グフォトレジスト１４の表面に露光用のマスク１５を重
ね、露光用光線を照射して露光する。このとき、実装部
２はボス１０や突起１２など他の突部よりも高くなるよ
うに盛り上げて形成してあるために、他の突部が邪魔に
なったりすることなくマスク１５を実装部２の表面の金
属箔１３に塗布したエッチングフォトレジスト１４に密
着させることができるものであり、露光用光線の回り込
みなどの影響なく高精度で露光することができる。従っ
てこのように露光した後に現像処理して回路パターンと
逆のパターンでエッチングフォトレジスト１４を溶解除
去し、さらにエッチング液で処理してエッチングフォト
レジスト１４によって被覆されない部分の金属箔１３を
溶解させることによってパターン形成される回路３を精
度良く作成することができるものであり、特に回路３の
端部のリード部３ａを実装部２の表面に高精度・高ファ
インピッチで形成することが可能になるものである。回
路３の表面には必要に応じてＮｉメッキや金メッキなど
が施される。
【００１１】このように回路３のパターン形成をした後
に、図１に示すように半導体チップ４を実装する。図１
において１７は回路３のパターン形成をする際に同時に
金属箔１３で形成されるダイボンド用パッドであり、回
路３はその端部のリード部３ａをこのダイボンド用パッ
ド１７に近接させるようにダイボンド用パッド１７を中
心にして放射状に形成するようにしてある。そしてダイ
ボンド用パッド１７の表面にＩＣチップ等の半導体チッ
プ４をベアチップのまま接着等して搭載し、半導体チッ
プ４の電極と各回路３の端部のリード部３ａとの間に金
線等のワイヤー９をボンディングすることによって、半
導体チップ４を実装基板１に実装することができる。さ
らに封止樹脂１８によって半導体チップ４や接続用のワ
イヤー９を被覆して保護することによって仕上げること
ができる。
【００１２】図３は本発明の他の実施例を示すものであ
り、実装部２に半導体チップ４を囲むように凹溝１９が
設けてあり、封止樹脂１８をこの凹溝１９で止めて周囲
に流れないようにしてある。また図４は本発明のさらに
他の実施例を示すものであり、実装部２の中央部に凹所
２０を設け、実装部２の表面に回路３のリード部３ａを
形成すると共にこの凹所２０内に半導体チップ４を搭載
することによって、ワイヤー９をボンディングする半導
体チップ４の電極と回路３のリード部３ａとの間の高低
差がなくなるようにしてある。
【００１３】
【発明の効果】上記のように本発明は、樹脂のモールド
成形によって作成される実装基板の表面に他の部分より
も高く盛り上げて実装部を形成し、この実装部の表面に
パターン形成した回路に半導体チップを実装するように
したので、実装基板に形成される他の突部が邪魔になっ
たりすることなくマスクを実装部の表面に密着させて、
露光用光線の回り込みなどの影響なく高精度で露光する
ことができ、半導体チップを実装する回路のパターン精
度を高めることができるものであり、半導体チップの実
装信頼性を高めることができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図である。
【図２】同上の露光の工程の断面図である。
【図３】本発明の他の実施例の一部の断面図である。
【図４】本発明のさらに他の実施例の一部の断面図であ
る。
【図５】従来例の断面図である。
【図６】同上の露光の工程の断面図である。
【符号の説明】
１ 実装基板 ２ 実装部 ３ 回路 ４ 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｃ 8617−4Ｍ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 樹脂のモールド成形によって作成される
    実装基板の表面に他の部分よりも高く盛り上げて実装部
    を形成し、この実装部の表面にパターン形成した回路に
    半導体チップを実装して成ることを特徴とする半導体チ
    ップの実装構造。
JP4094636A 1992-04-15 1992-04-15 半導体チップの実装構造 Withdrawn JPH05291430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4094636A JPH05291430A (ja) 1992-04-15 1992-04-15 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4094636A JPH05291430A (ja) 1992-04-15 1992-04-15 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH05291430A true JPH05291430A (ja) 1993-11-05

Family

ID=14115761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4094636A Withdrawn JPH05291430A (ja) 1992-04-15 1992-04-15 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH05291430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002112516A (ja) * 2000-09-28 2002-04-12 Mitsubishi Electric Corp ブラシレスモータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002112516A (ja) * 2000-09-28 2002-04-12 Mitsubishi Electric Corp ブラシレスモータ

Similar Documents

Publication Publication Date Title
US7262499B2 (en) Semiconductor packages
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
US4526859A (en) Metallization of a ceramic substrate
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3401518B2 (ja) 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス
US8426254B2 (en) Leadless semiconductor package with routable leads, and method of manufacture
JPH08340002A (ja) 半導体装置の製造方法
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
US6784528B2 (en) Semiconductor device with plating wiring connecting IC electrode pad to terminal
JPH05291430A (ja) 半導体チップの実装構造
JPH11274155A (ja) 半導体装置
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2008186869A (ja) リードフレーム、およびその製造方法
JP4507473B2 (ja) リードフレームの製造方法
JPH0888295A (ja) 半導体装置
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP3877691B2 (ja) 半導体装置
KR100187723B1 (ko) 리드온칩(leadonchip)형반도체칩패키지의리드프레임제조방법
JP3716327B2 (ja) プリント基板の加工方法
JP3526529B2 (ja) 半導体装置の製造方法
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板
KR100215118B1 (ko) 씨.에스.피 패키지 제조방법
JP2003037235A (ja) リードフレームの製造方法
KR19980044250A (ko) 리드 프레임의 제조 방법 및 이를 이용한 칩 스케일 반도체 패키지

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706