JP2008186869A - リードフレーム、およびその製造方法 - Google Patents
リードフレーム、およびその製造方法 Download PDFInfo
- Publication number
- JP2008186869A JP2008186869A JP2007017138A JP2007017138A JP2008186869A JP 2008186869 A JP2008186869 A JP 2008186869A JP 2007017138 A JP2007017138 A JP 2007017138A JP 2007017138 A JP2007017138 A JP 2007017138A JP 2008186869 A JP2008186869 A JP 2008186869A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- lead frame
- lead
- chip mounting
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】チップ実装面Sの一部であってリード103が形成される領域を除く部分を第1のエッチングでハーフエッチングして薄肉化する。第1のエッチングでは、チップ実装面S側からのエッチングを行なってチップ接続端子102およびリード103を形成する。次いで、反対面R側から第2のエッチングを行い、外部端子101、ダイパッド104、およびチップ接続端子102の形状を形成する。
【選択図】図1
Description
が配置されている。QFPは、ダイパット上に半導体素子を搭載し、インナーリード先端部と半導体素子の端子をワイヤーで接続した後、全体を樹脂で封止し、アウターリードをガルウイング状に折り曲げて作成されている。このようなQFPは、パッケージの周囲4方向への外部回路と電気的に接続できるようにアウターリードを配置した構造となっており、多ピン(端子)化に対応できるように開発されてきた。
基材として、0.12mmのFe−42Ni製の金属薄板を用意し、水酸化ナトリウム、水酸化カリウム、界面活性剤からなるアルカリ性脱脂液に55℃で10分浸漬し脱脂を行なった。その後、基材の両面に、重クロム酸カリウムを感光剤とするカゼインレジストをディップコートにより10μmの厚さで塗布してフォトレジスト層を形成した。両面にフォトレジストを塗布した基材を70℃のオーブンで20分乾燥させた後、所定のパターンを有したフォトマスクで両面露光、現像を行い、耐エッチング性のレジストパターンを形成した。
次に、実施例2について説明する。基材として厚さ0.15mmのFe−42Ni製の金属薄板を用意し、水酸化ナトリウム、水酸化カリウム、界面活性剤からなるアルカリ性脱脂液に55℃で10分浸漬し脱脂を行なった。その後、基材の両面に厚さ20μmのドライフィルムレジスト(AQ2038 旭化成エレクトロニクス株式会社製)をラミネートしてフォトレジスト層を形成した。フォトレジスト層を形成した基材を、所定のパターンを有したフォトマスクで両面露光、現像を行い、耐エッチング性のレジストパターンを得た。
101、201 外部端子
102、202 チップ接続端子
103、203 リード
104、204 ダイパット
105、205 枠部
106、206 テープ
107、207 連結部
210 チップ
220 樹脂
250 半導体パッケージ
Claims (10)
- リードおよび該リードに電気的に接続された外部端子を少なくとも備え、チップ実装面と該チップ実装面に相反する側にある反対面とを有するリードフレームにおいて、
前記チップ実装面の一部はハーフエッチングされ前記反対面にある前記外部端子の接続面までの距離が他部より短くなっており、
前記チップ実装面において前記リードは前記他部に位置することを特徴とするリードフレーム。 - 前記リードは前記反対面側からエッチングされ、前記反対面において前記外部端子の接続面に比べて前記チップ実装面側に窪んでいることを特徴とする請求項1に記載のリードフレーム。
- 前記外部端子は、前記反対面にマトリクス状に配置されていることを特徴とする請求項1または2に記載のリードフレーム。
- 前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記外部端子に比べて外縁に近い位置に配置されていることを特徴とする請求項1から3のいずれかに記載のリードフレーム。
- 前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記チップ実装面において前記他部に位置することを特徴とする請求項1から4のいずれかに記載のリードフレーム。
- 前記反対面に、剥離可能なテープが貼着されていることを特徴とする請求項1から5のいずれかに記載のリードフレーム。
- 半導体素子と、該半導体素子が実装され請求項1から5のいずれかに記載のリードフレームと、を少なくとも有する半導体パッケージ。
- 請求項7に記載の半導体パッケージが実装されていることを特徴とするプリント配線板。
- 請求項8に記載のプリント配線板を備えることを特徴とする電子機器。
- 請求項1から6のいずれかに記載のリードフレームの製造方法であって、
(a)板状の基材の両面にフォトレジストを塗布、露光し所望のレジストパターンを形成する工程と、
(b)前記レジストパターンが形成された前記基材の一方の面をチップ実装面とし該チップ実装面に相反する他方の面を反対面として、該反対面がエッチング液に触れる事を防ぐように保護シートで保護して該チップ実装面をエッチングして第1の穴部を形成する第1のエッチングを行なう工程と、
(c)前記第1の穴部および前記チップ実装面を覆うように耐エッチング性を有する樹脂を塗布する工程と、
(d)前記反対面から前記保護シートを剥離し、該反対面をエッチングして第2の穴部を形成する第2のエッチングを行なう工程と、
(e)前記第2のエッチングがされた前記反対面にICチップ実装工程に耐え得る耐熱性テープを貼り付ける工程と、
(f)前記耐エッチング性を有する樹脂を剥離する工程と、を少なくとも有するリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017138A JP5092424B2 (ja) | 2007-01-26 | 2007-01-26 | リードフレーム、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017138A JP5092424B2 (ja) | 2007-01-26 | 2007-01-26 | リードフレーム、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186869A true JP2008186869A (ja) | 2008-08-14 |
JP5092424B2 JP5092424B2 (ja) | 2012-12-05 |
Family
ID=39729724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017138A Expired - Fee Related JP5092424B2 (ja) | 2007-01-26 | 2007-01-26 | リードフレーム、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092424B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247199A (ja) * | 2012-05-24 | 2013-12-09 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
KR102119142B1 (ko) * | 2019-10-01 | 2020-06-05 | 해성디에스 주식회사 | 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156428A (ja) * | 1998-11-19 | 2000-06-06 | Toppan Printing Co Ltd | Bga用リードフレーム |
JP2004006751A (ja) * | 2002-04-01 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005191158A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-01-26 JP JP2007017138A patent/JP5092424B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156428A (ja) * | 1998-11-19 | 2000-06-06 | Toppan Printing Co Ltd | Bga用リードフレーム |
JP2004006751A (ja) * | 2002-04-01 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005191158A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247199A (ja) * | 2012-05-24 | 2013-12-09 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
KR102119142B1 (ko) * | 2019-10-01 | 2020-06-05 | 해성디에스 주식회사 | 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5092424B2 (ja) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
JP2010238694A (ja) | 半導体素子用基板の製造方法および半導体装置 | |
JP2010086983A (ja) | リードフレーム型基板の製造方法と半導体装置 | |
WO2019007082A1 (zh) | 一种芯片封装方法 | |
JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
JP5092424B2 (ja) | リードフレーム、およびその製造方法 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 | |
JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
KR100346297B1 (ko) | 메모리카드용 반도체패키지 및 그 제조방법 | |
JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
JP4351327B2 (ja) | リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法 | |
JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
JP2024003147A (ja) | 半導体装置用基板およびその製造方法、半導体装置 | |
JPH10178149A (ja) | リードフレーム部材とその製造方法 | |
KR100833941B1 (ko) | 티비지에이 반도체 패키지 | |
JP3637730B2 (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5092424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |