JP2008186869A - リードフレーム、およびその製造方法 - Google Patents

リードフレーム、およびその製造方法 Download PDF

Info

Publication number
JP2008186869A
JP2008186869A JP2007017138A JP2007017138A JP2008186869A JP 2008186869 A JP2008186869 A JP 2008186869A JP 2007017138 A JP2007017138 A JP 2007017138A JP 2007017138 A JP2007017138 A JP 2007017138A JP 2008186869 A JP2008186869 A JP 2008186869A
Authority
JP
Japan
Prior art keywords
etching
lead frame
lead
chip mounting
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007017138A
Other languages
English (en)
Other versions
JP5092424B2 (ja
Inventor
Yusuke Onoda
祐介 小野田
Taketo Tsukamoto
健人 塚本
Osamu Koga
修 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007017138A priority Critical patent/JP5092424B2/ja
Publication of JP2008186869A publication Critical patent/JP2008186869A/ja
Application granted granted Critical
Publication of JP5092424B2 publication Critical patent/JP5092424B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】多ピン化、狭ピッチ化に対応でき、簡易的な方法で製造可能となるBGAタイプのリードフレーム及びその製造方法を提供する。
【解決手段】チップ実装面Sの一部であってリード103が形成される領域を除く部分を第1のエッチングでハーフエッチングして薄肉化する。第1のエッチングでは、チップ実装面S側からのエッチングを行なってチップ接続端子102およびリード103を形成する。次いで、反対面R側から第2のエッチングを行い、外部端子101、ダイパッド104、およびチップ接続端子102の形状を形成する。
【選択図】図1

Description

本発明は、表面実装型の樹脂封止半導体装置用のリードフレームおよびその製造方法に関する。本発明はまた、上記リードフレームを用いた半導体パッケージ、プリント配線板、および電子機器に関する。
近年、半導体装置は、高集積化、高性能化されており、半導体素子(チップ)をリードフレームに実装した半導体パッケージにおいても、小型化、薄型化が求められている。また、チップの高集積化に伴い外部端子が増加する傾向にあり、このようなチップを実装する様々な方法が開発・実用化されている。
リードフレームを用いてチップを実装したものとしては、QFP(Quad Flat Package)と呼ばれる表面実装型パッケージが用いられており、実用化されている。QFPは単層のリードフレームを用いたもので、リードフレームの片側表面に半導体素子と電気的に接続されるインナーリード、および外部接続用の端子となるアウターリード
が配置されている。QFPは、ダイパット上に半導体素子を搭載し、インナーリード先端部と半導体素子の端子をワイヤーで接続した後、全体を樹脂で封止し、アウターリードをガルウイング状に折り曲げて作成されている。このようなQFPは、パッケージの周囲4方向への外部回路と電気的に接続できるようにアウターリードを配置した構造となっており、多ピン(端子)化に対応できるように開発されてきた。
QFPでは、外部端子ピッチを狭めることにより、更なる多ピン化に対応できるが、外部端子ピッチを狭くした場合、外部端子自体の幅を狭める必要があり、外部端子の強度を低下させる恐れがある。また、外部端子のピッチが狭まることにより、これら狭ピッチの端子の実装が困難になるという問題がある。
これらのQFPの実装効率、実装性に関する問題点を解決するために、半田ボールをパッケージの外部端子とした面実装パッケージであるBGA(Ball Grid Array)と呼ばれる半導体パッケージが開発されてきた。BGAとは、一方の面に外部端子用電極となる半田ボールをマトリクス状に配置した半導体パッケージの総称である。通常、BGAは、端子を増やすために、一方の面に半導体素子を搭載し、もう一方の面に球状の半田を付けた外部端子を設け、スルーホールを通じて半導体素子と外部端子とを電気的に接続する。BGAでは、球状の半田をマトリスク状に並べることによって端子ピッチの間隔を、従来の単層のリードフレームを用いたQFPよりも広くすることができ、この結果、半導体素子の実装を容易にし、入出力端子の増加に対応することができる。
しかしながら、BGAではパッケージに搭載する半導体素子とワイヤーの結線を行なう回路を一方の面に設け、半導体素子を搭載した後のパッケージをプリント配線板に実装するための外部端子をもう一方の面に設ける。一方の面に設けられた回路と、他方の面に設けられた外部端子とは、基板を貫通するスルーホールを介して電気的に接続する必要があり、BGAの製造工程は複雑である。さらに、樹脂基板の熱膨張によりスルーホール部の断線が生じて信頼性を低下させるおそれがある。
このため、製造工程の簡略化、信頼性の問題を回避するために、リードフレームをコア材として回路を形成したBGAも提案されてきた。特開平8−139259号公報(特許文献1)には、金属板の加工により形成され、絶縁層があり、外部端子が格子状に配列されているリードフレームが開示されている。特許文献1のリードフレームの絶縁層は、リードフレームの半導体素子搭載側(チップ実装面)と対向する側の面(反対面)に配置され樹脂封止領域全面を覆うが、外部端子は外部に露出するように絶縁層には覆われていない。
また、特開平9-307043号公報(特許文献2)には、少なくともインナーリードと、該インナーリードと一体的に連結された外部端子とを備え、一部が元々の基材の厚さよりも薄肉に形成されたリードフレームと、該リードフレーム全体を固定する絶縁樹脂とを含む樹脂封止型半導体装置用のリードフレーム部材が開示されている。外部端子は、板状の基材の片側の面(反対面)に沿い二次元的に配列され、外部回路と電気的に接続される。このリードフレーム部材の製造方法は、(a)金属板等を基材としてその両面に感光性のレジストを塗布した後、表裏両面に所定の絵柄を持つレジストパターンを形成する工程と、(b)レジストパターンを形成した基材の一方の面からエッチングして穴部を形成する第1のエッチング加工を少なくとも施し、基材を貫通せずにエッチングを止める工程と、(c)第1のエッチング加工により形成された基材の一方の面の穴部に、耐エッチング性を有する硬化性絶縁樹脂を埋め込む工程と、(d)基材の他方の面からエッチングして貫通させる第2のエッチング加工を施し、リードフレームを外形加工する工程と、(e)リードフレームの一方の面側から研磨して、少なくとも一方の面側にエッチングにより形成された外部端子部を露出させるものである。特許文献2に記載の発明は、上記のような構造、製造方法にすることにより、インナーリードや外部端子の固定ができ、かつインナーリードの微細化を可能としたものである。
特開平8-139259号公報 特開平9-307043号公報
しかしながら特許文献1の絶縁層は、感光性のフィルムあるいは接着剤付フィルムである。前者は基材を金属加工してリードフレームを形成した後、感光性樹脂をリードフレームに貼り付け、フィルム状の観光性樹脂を露光、現像して形成される。また、後者はあらかじめフィルムに外部端子を露出させる孔を形成し、この孔から外部端子が露出するように位置合わせをしてリードフレームにラミネートしたものである。このため、前者についてはリードフレーム形成後、感光性樹脂を貼り付け、露光、現像する必要で製造工程数が増え、また、すでに形成されたリードフレームと位置合わせをして露光する必要もある。一方、後者の場合は、接着剤付フィルムに形成した孔から、外部端子が露出されるようにフィルムを位置合わせしながらラミネートする必要があり、ラミネートに高度な技術を必要とするため、生産性に問題がある。
また、特許文献1のリードフレームでは、基材の両面全体をエッチングする、あるいはプレス加工することによりリードフレームを形成するため、インナーリード、リード、外部端子が全て同じ厚さとなる。したがって、狭ピッチ化する場合には、基材の板厚を薄くする必要があり、絶縁層の形成、貼り合せがさらに困難となる。
特許文献2の製造方法では、埋め込んだ硬化樹脂を薄く、かつ精度よく外部端子部を露出させるように研磨する工程が必要になる。埋め込んだ硬化樹脂の厚さはリードフレーム材の厚さの半分ほどになり、強度的に弱く、研磨工程で樹脂にクラックが発生する場合がある。また、外部端子を露出させる際、外部端子部分が剥離しインナーリード側に押し込まれてしまうといった不良が発生する可能性がある。
この発明は、前述した事情に鑑みてなされたものであって、BGAタイプの樹脂封止型半導体装置とそれに用いられるリードフレームで、多ピン化、狭ピッチ化に対応でき、簡易的な方法で製造可能となるリードフレーム及びその製造方法を提供することを目的とする。
本発明者等は、前記課題を解決すべく鋭意検討を重ね、基材のチップ実装面となる面の一部、具体的にはリードが形成される領域を除く部分をハーフエッチングすることにより、上記課題を解決することを見出し、本発明を完成させた。具体的には、本発明は以下を提供する。
請求項1に係る発明は、リードおよび該リードに電気的に接続された外部端子を少なくとも備え、チップ実装面と該チップ実装面に相反する側にある反対面とを有するリードフレームにおいて、前記チップ実装面の一部はハーフエッチングされ前記反対面にある前記外部端子の接続面までの距離が他部より短くなっており、前記チップ実装面において前記リードは前記他部に位置することを特徴とするリードフレームである。
本発明に係るリードフレームは、基材を両面からエッチング加工して作製され、基材の一方の面であってチップ実装面となる側はリードとなる部分を除いてハーフエッチングされており、基材よりも薄肉化されている。このように、リードとなる部分以外の部分を薄肉化することにより、本発明によればリードのエッチングの高精細化を図ることができ、薄肉化されていないよりも狭ピッチの配線ルールでリードを形成することができる。
このリードフレームには、樹脂モールド工程で必要部分のみに絶縁層を一括形成できる。このため、特許文献1のように外部端子を露出させるように絶縁層を形成する必要はなく、特許文献2のように外部端子を露出させるように硬化樹脂で埋めた部分を研磨する工程は必要ない。
請求項2に係る発明は、前記リードは前記反対面側からエッチングされ、前記反対面において前記外部端子の接続面に比べて前記チップ実装面側に窪んでいることを特徴とする請求項1に記載のリードフレームである。
本発明に係るリードフレームは、第2のエッチングを行なうことにより、リードが形成される部分がチップ実装面と反対側からハーフエッチングされ、基材よりも薄肉化されている。このため、元の基材と同じ厚さの部分にリードを形成する場合に比べて高精細化できる。また、外部接続端子の接続面と同一平面上にはリードは現れないため、樹脂モールド後、反対面から固定テープを剥離すると外部端子部分のみを露出させることができる。
請求項3に係る発明は、前記外部端子は、前記反対面にマトリクス状に配置されていることを特徴とする請求項1または2に記載のリードフレームである。
本発明に係るリードフレームは、複数の外部端子を基材の反対面側にマトリクス状に配置したBGAタイプであり、複数の外部端子を一方向に並べるQFPタイプのように外部端子を狭ピッチ化することなく、多ピン化に対応できる。
請求項4に係る発明は、前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記外部端子に比べて外縁に近い位置に配置されていることを特徴とする請求項1から3のいずれかに記載のリードフレームである。
チップ接続端子は、外部端子の接続面と反対側にあるチップ実装面にあって、このチップ実装面側に実装されるICチップと電気的に接続される。本発明に係るリードフレームではチップ接続端子を外部端子より外周側に配置することによって、チップ接続端子を狭ピッチ化する必要性を小さくできる。
請求項5に係る発明は、前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記チップ実装面において前記他部に位置することを特徴とする請求項1から4のいずれかに記載のリードフレームである。
基材のチップ接続端子が形成される部分を薄肉化してしまうと、中空化してしまい形状を保持することが困難になる場合がある。また、チップ接続端子は、チップ実装工程の際にチップとワイヤーボンディングされるが、チップ接続端子が中空化した状態であると、ワイヤーボンディングが困難となる。本発明に係るリードフレームでは、チップ接続端子を薄肉化せず、基材と同じ厚さにすることによって形状を保持し、ワイヤーボンディングを容易とする。
請求項6に係る発明は、前記反対面に、剥離可能なテープが貼着されていることを特徴とする請求項1から5のいずれかに記載のリードフレームである。
本発明のリードフレームは、外部端子の接続面がある反対面にテープが貼着されているため、基材が貫通された部分があるリードフレームの変形を防ぐことができる。テープは、チップを実装して樹脂モールドした後、剥離可能であるため、樹脂モールド後にテープを剥離することで、外部端子が露出した構造の半導体装置とすることが容易である。
請求項7に係る発明は、半導体素子と、該半導体素子が実装され請求項1から5のいずれかに記載のリードフレームと、を少なくとも有する半導体パッケージである。請求項8に係る発明は、請求項7に記載の半導体パッケージが実装されていることを特徴とするプリント配線板である。また、請求項9に係る発明は、請求項8に記載のプリント配線板を備えることを特徴とする電子機器である。
上述したリードフレームには、チップ実装面側にチップを実装し、これを樹脂モールド加工することで請求項7に係る半導体パッケージが得られる。半導体パッケージは、プリント配線板に実装して電子機器に実装できる。電子機器としては、高集積化され、小型、かつ薄型の半導体パッケージが搭載される機器、例えばノート型パソコン、携帯電話、PDA(携帯情報端末、Personal Digital Assistance)、およびゲーム機等が例示できる。
請求項10に係るリードフレームの製造方法は、請求項1から6のいずれかに記載のリードフレームの製造方法であって、(a)板状の基材の両面にフォトレジストを塗布、露光し所望のレジストパターンを形成する工程と、(b)前記レジストパターンが形成された前記基材の一方の面をチップ実装面とし該チップ実装面に相反する他方の面を反対面として、該反対面がエッチング液に触れる事を防ぐように保護シートで保護して該チップ実装面をエッチングして第1の穴部を形成する第1のエッチングを行なう工程と、(c)前記第1の穴部および前記チップ実装面を覆うように耐エッチング性を有する樹脂を塗布する工程と、(d)前記反対面から前記保護シートを剥離し、該反対面をエッチングして第2の穴部を形成する第2のエッチングを行なう工程と、(e)前記第2のエッチングがされた前記反対面にICチップ実装工程に耐え得る耐熱性テープを貼り付ける工程と、(f)前記耐エッチング性を有する樹脂を剥離する工程と、を少なくとも有するリードフレームの製造方法である。
本発明によれば、外部端子を露出させるように絶縁層を形成する必要はなく、また、外部端子を露出させるように硬化樹脂で埋めた部分を研磨することもなく、外部端子のみを露出させることができるリードフレームを簡易に製造できる。
本発明によれば、多端子化、高精細化に対応でき、工程数が少なく簡易的な方法で製造可能となるリードフレーム及びその製造方法を提供することが可能となる。
以下、図面を参照して本発明について詳細に説明する。なお、同一部材には同一符号を付し、説明を省略、または簡略化する。また、図面は説明の便宜のため、各部材を適宜、縮小または拡大して示している。
図1(a)に本発明の第1実施態様に係るリードフレーム100の平面概略図を示し、図1(b)に図1(a)のX−X線での断面図、図1(c)に図1(a)の破線で囲った部分のY−Y線での断面図を示す。なお、これらの図では説明の都合上、端子の一部を省略しており、実際に設けられる端子の数は図に示すより多い。
リードフレームは、金属基板を基材としてエッチング加工することによって得られ、全体としては薄板状をなす。基材の材質は特に限定されず、例えば、Fe−42Niまたは、銅合金などからなる。
リードフレームは、一方の面をチップが実装されるチップ実装面とし、プリント配線板等に実装される際には、チップ実装面を上側、その反対側の面(以下、「反対面」)を下側として配線板上に実装される。第1実施態様に係るリードフレーム100は、外部端子101、チップ接続端子102、リード103、ダイパット104、枠部105、およびテープ106を有する。
枠部105はリードフレーム100の外縁を規定しており、その形状は限定されるものではないが、本実施態様では実質的に四角形状である。このように、第1実施態様のリードフレーム100は、全体として平面視略四角形薄板状であり、図1(b)に示すように、チップ実装面Sと反対面Rとが板の厚さ方向で向かい合い、反対面Rにテープ106が貼着されている。
外部端子101、チップ接続端子102、リード103、およびダイパット104は枠部105の内側に配置されている。ダイパット104は、枠部105のほぼ中心部分に配置され、リード103は外部端子101とチップ接続端子102の間にあって両者を接続している。
外部端子101からは連結部107がリード103と反対側に延び、連結部107の一端(以下、「基端」)が枠部105に連結されている。すなわち、外部端子101、リード103、およびチップ接続端子102は、この順に枠部105から遠ざかり中心に向かうように並んでいる。
図1(a)に示すように、枠部105の内側は、外部端子101、チップ接続端子102、リード103、ダイパット104、枠部105、および連結部107が存在する部分以外は中空となっている。そして、図1(b)に示すように、リードフレーム100においては、チップ実装面S側では、外部端子101、リード103、枠部105、および連結部107は実質的に同一の平面(第1の平面)上にあり、チップ接続端子102とダイパット104とは第1の平面より反対面R側にある別の実質的に同一な平面(第2の平面)上にある。図1(c)に第1の平面は符号S1を付した一点破線で、第2の平面は符号S2を付した二点破線で示す。
このように、外部端子101、チップ接続端子102、リード103、ダイパット104、枠部105、および連結部107の片側面を含んで構成されるチップ実装面Sには凹凸があり、チップ実装面Sの一部であってチップ接続端子102とダイパット104とが存在する部分(以下、「薄肉部」と称する場合がある)は、その他の部分に比べて反対面R側に窪んでいる。
一方、反対面R側では外部端子101、チップ接続端子102、リード103、ダイパット104、枠部105、および連結部107は、リード103および連結部107を除いて全て同一平面上に現れている。外部端子101の反対面R側の表面は、外部回路が接続される接続面であり、外部端子101の表面高さを反対面Rの基準高さとする。上述したとおり、チップ実装面Sには凹凸があるため、外部端子101の反対面R側表面(接続面)を反対面Rの基準高さとした場合、チップ実装面Sの薄肉部は、他の部分に比べて反対面Rの基準高さまでの距離が短い。これは、リードフレーム100の製造過程において、チップ実装面S側をエッチングする際、少なくともリード103を除く部分がハーフエッチングされて薄肉化されたことによる。
以下、図2を参照してリードフレーム100の製造方法について説明する。
まず、基材として金属基板31を準備する。金属の種類は例えばFe−42Ni、または銅合金などで、基板31の厚さは0.05mm以上0.2mm以下、好ましくは0.1mm以上0.15mm以下の範囲で選択するとよい。
基板31を脱脂、および洗浄処理した後、基板31の両面にフォトレジスト32を塗布する(図2(a)参照)。フォトレジスト32の層はネガ型又はポジ型のどちらでもよく、ネガ型のフォトレジストとしては、重クロム酸系やポリケイ皮酸ビニル系や環化ゴムアジド系などが挙げられる。また、ポジ型フォトレジストとしては、ナフトキノンアジド系やノボラック樹脂系などが挙げられる。
フォトレジスト層の形成方法は特に限定されないが、液状フォトレジストを塗布する場合には、スピンコーター、ロールコーター、またはディップコーターなどを用い通常使用されるフォトレジストコート方法を用いる。ドライフィルムレジストを用いる場合にはラミネーターを用いる。また、印刷レジストをパターン印刷してフォトレジスト層を形成しても良い。
次に、透光又は遮光部位からなるパターンが形成されたフォトマスク33を介し、表裏の位置あわせして露光を行なう(図2(b)参照)。その後、現像を行い、所望のパターンを有するフォトレジストパターンを形成する(図2(c)参照)。本実施態様では、チップ実装面31S側に形成されたフォトレジストパターン34Sは、リード103、外部端子101、連結部107、および枠部105のパターンとされている。一方、反対面31R側に形成されたフォトレジストパターン34Rは、外部端子101、チップ接続端子102、ダイパット104、および枠部105の形状とされている。
次に基材31のチップ実装面となる片側面31Sに対して、第1のエッチングを行なう。第1のエッチングを行なう際は、図2(d)に示すように、基材31の反対面31Rがエッチング液に触れないように保護シート35を反対面31Rに貼り付けるとよい。エッチングには、塩化第二鉄液や塩化第二銅液のような金属板を腐食可能なエッチング液を用い、スプレー法などを用いて第1のエッチング(ハーフエッチング)を行い、チップ実装面31Sに第1の穴部36を形成する(図2(e)参照)。
チップ実装面31S側のフォトレジストパターン34Sは、リード103、外部端子101、連結部107、および枠部105のパターン形状とされているため、第1の穴部36は、これら以外の部分に対応する。このように本実施態様ではチップ実装面31Sの一部(リード103、外部端子101、連結部107、および枠部105となる部分以外)がエッチングされ、他部(すなわちリード103、外部端子101、連結部107、および枠部105となる部分)はエッチングされない。このため、チップ実装面31Sの一部(リード103、外部端子101、連結部107、および枠部105となる部分以外)は、基材31の元の表面と実質的に同じ高さにある他部(リード103、外部端子101、連結部107、および枠部105となる部分)に比べて、反対面31R側に窪む。
チップ実装面31Sに第1の穴部36を形成した後、チップ実装面31Sに塗布され第1のエッチングに使用されたフォトレジストパターン34Sを水酸化ナトリウムのようなアルカリ水溶液で剥離する。次いで、第1のエッチングで形成された第1の穴部36を含む基材31のチップ実装面31Sに耐エッチング性を有する硬化樹脂37を塗布して、第1の穴部36を穴埋めする(図2(f)参照)。耐エッチング性を有する硬化樹脂としては、ホットメルトワックスやUV硬化ニス等が使用でき、後に熱アルカリなどにより剥離できるようなものを使用する。硬化樹脂の塗布方法は、ロールコート、カーテンコート、ディップコート、バーコート等が使用できる。
次に、反対面31Sに貼った保護シート35を剥離し、第1のエッチング方法と同様に、反対面31Sに対して第2のエッチングを行い、反対面31Sに第2の穴部38を形成する(図2(g)参照)。反対面31側のフォトレジストパターン34R、外部端子101、チップ接続端子102、ダイパット104、および枠部105の形状とされているため、第2の穴部38は、これら以外の部分に対応する。
ここで、本実施態様においては第1のエッチングによってチップ実装面31Sの一部(リード103、外部端子101、連結部107、および枠部105となる部分以外)がエッチングされ、他部(リード103、外部端子101、連結部107、および枠部105)より薄肉となっている。このため、第2のエッチングによって反対面31S側をエッチングすると、反対面31S側のフォトレジストパターン34Rを除く部分であって他部に比べて薄肉化された前記一部がまず、基材31の表裏を貫通する。このように、第2のエッチング深さを、第1のエッチングによって薄肉化されたチップ実装面31Sの一部のみが基材31を貫通する深さとすれば、第1のエッチングおよび第2のエッチングで残された部分(リード103、外部端子101、チップ接続端子102、連結部107、および枠部105)を除いた部分のみが基材31を貫通してくり抜かれた中空の部分となる。
このように、第1のエッチングによってチップ実装面31Sの一部、特にリード103、および外部端子101が形成される部分をハーフエッチングし薄肉化すると、高精細の配線が形成しやすくなる。以下、図2および図4を用いてこの点について説明する。
図4(a)は、チップ実装面31Sをハーフエッチングしない従来法でリードフレームを形成した場合を示し、図1(c)に示す部分に対応する部分の断面模式図である。
金属製の基板31をウエットエッチングすると、ウエットエッチングは等方性エッチングであるため、エッチングは基材31の垂直(厚さ)方向のみならず、これに直交する水平方向(面が広がる方向)にも進行して、サイドエッチングが生じる。したがって、フォトレジレジストの開口に対してある一定以上の深さにエッチングして基材31を貫通させようとすると、水平方向へ進行するサイドッチングが生じるため、リード103等の配線同士の間の距離が広がり、狭ピッチでリード103を配置できない。一方で、サイドエッチングを避けるためにエッチングの深さを浅くすると、従来では図4(a)に示すように、基材31を貫通させたい部分を貫通させることができない。このため、リード103同士の間L1を貫通させるため、貫通加工が必要となるが、微細な配線を貫通することは困難である。
これに対し、本発明によれば、第1のエッチングでチップ実装面31Sの一部、具体的には基材31を貫通させる部分を含む部分をエッチングするハーフエッチングを行っている。このため、第2のエッチングの際に、サイドエッチングの影響を回避する深さでエッチングを終了しても、基材31を貫通させたい部分を貫通させることができる。したがって、リード103同士の間L1を狭くすることができ、高精度の配線加工ができる。
第1のエッチングでのハーフエッチングは、少なくともリード103が形成される部分以外に対して行っていればよい。しかし、外部端子102が形成される部分をチップ実装面31Sの他部としてハーフエッチングしない場合は、図4(c)に示すように、外部端子102とリード103との間L2を貫通させるために深いエッチングまたは貫通加工が必要となり、リード103と外部端子102との間L2を狭くできない。このため、本実施態様のように、第1のエッチングでは、基材31を貫通させたい部分のみならず、外部端子102が形成される部分もチップ実装面31Sの一部としてハーフエッチングし、第2のエッチングで外部端子102を残すようにエッチングすることが好ましい。このように、本発明によればリード103と外部端子102との間を狭めることができ、設計の自由度、高精細化が図れる。
第2のエッチングにより反対面31Rに第2の穴部38を形成した後、反対面31Rに塗布され第2のエッチングに使用されたフォトレジストパターン34Rを剥離する。硬化樹脂が薄い場合や、金属基板に貫通孔が多く形状保持が困難な場合は、硬化樹脂37の表面に保護シート(図示せず)をラミネートしてエッチングすると良い。
次に、反対面31R全面にテープ39を貼り付ける(図2(h)参照)。テープ39としては、チップ実装面31SにICチップを実装した後、剥離可能な耐熱性テープを用いるとよい。具体的には、ポリイミドフィルムに熱可塑性の接着剤が塗布されているものなどが挙げられる。
ここで、リード103および連結部107が形成された部分は、第1のエッチングの際にはエッチングされない他部とされる一方、第2のエッチングの際にはエッチングされている。すなわち、リード103および連結部107は、第2のエッチングで反対面31Rがエッチングされる際にエッチングされ、外部端子102の接続面に比べてチップ実装面31S側に窪み、薄肉化されている。このため、外部端子102の接続面と同一平面上にテープ39を貼り付けると、リード103および連結部107にはテープ39が接着されない。すなわち、テープ39に接着している部分は、第2のエッチングで残された部分である外部端子101、チップ接続端子102、および枠部105のみとなり、テープ39を剥離することで外部端子101の接続面を露出させることができる。
その後、硬化樹脂37を熱アルカリによって剥離し、図1に示すリードフレーム100を得る(図2(i)参照)。リードフレーム100は、チップ実装面のダイパット104が形成された部分にICチップ(図示せず)を実装し、樹脂封止することで半導体パッケージとされる。ICチップ実装工程では、ダイボンディング、ワイヤーボンディング、エポキシ樹脂モールド等が行われ、被加工物は最高190℃程度の温度に数時間さらされる場合がある。このため、リードフレーム100の反対面に貼り付けるテープとしては、封止時の封止材の漏れを防いだ後に、封止材とリードフレームから引きはがすことが可能なテープとする。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
図3(a)に本発明の第2実施態様に係るリードフレーム200に、ICチップ210が実装された状態の平面概略図を示し、図3(b)にICチップ210を樹脂220で封止してなる半導体パッケージ250の断面模式図を示す。図3(b)は、図3(a)のX−X線での断面模式図である。なお、これらの図では説明の都合上、端子の一部を省略しており、実際に設けられる端子の数は図に示すより多い。
第2実施態様に係るリードフレーム200は、第1実施態様に係るリードフレーム100と同様に、外部端子201、チップ接続端子202、リード203、ダイパット204、枠部205、およびテープ206を有する。ダイパット204のチップ実装面S側には、ICチップ210が実装され、チップ接続端子202とICチップ210とがボンディングワイヤ230により結線され、全体が樹脂220によりモールドされている。
以下に、本発明のリードフレームについて実施例を挙げてより具体的に説明する。工程の概略は、図2に示した手順と同様である。
[実施例1]
基材として、0.12mmのFe−42Ni製の金属薄板を用意し、水酸化ナトリウム、水酸化カリウム、界面活性剤からなるアルカリ性脱脂液に55℃で10分浸漬し脱脂を行なった。その後、基材の両面に、重クロム酸カリウムを感光剤とするカゼインレジストをディップコートにより10μmの厚さで塗布してフォトレジスト層を形成した。両面にフォトレジストを塗布した基材を70℃のオーブンで20分乾燥させた後、所定のパターンを有したフォトマスクで両面露光、現像を行い、耐エッチング性のレジストパターンを形成した。
基材の一方の面のレジストパターンは、リード、外部端子、連結部、および枠部のパターンで、他方の面は、外部端子、チップ接続端子、ダイパット、および枠部のパターンとした。この一方の面を第1のエッチングでエッチングするチップ実装面として、この面と反対側の他方の面(反対面)に耐エッチング性を有する保護シートをラミネートした。次いで、チップ実装面を塩化第二鉄液、65℃、0.4MPaでスプレーエッチングする第1のエッチングを行い、反対面側に窪んだ第1の穴部を形成した。
その後、第1のエッチングで使用したフォトレジストを剥離し、フォトレジストが剥離されたチップ実装面の窪んだ穴部を充填するようにエッチング防止用ニスを塗布した。エッチング防止用ニスとしては、170℃で1000cpsまで軟化するエチレンーアクリル酸共重合体樹脂であるホットメルト樹脂を使用した。この樹脂は、アルカリ溶解型のワックスであり、また酸性のエッチング液に耐性がある、耐エッチング性を有する硬化樹脂である。ホットメルト樹脂は、ダイコーター方式で膜厚50μmとなるように基材のチップ実装面に塗布した。
次に第1のエッチングでエッチングしたチップ実装面と反対側の面から保護シートを剥離し、この反対側の面を第1のエッチングと同様にエッチングする第2のエッチングを行った。第2のエッチングを行った後、第2のエッチングを行った面のフォトレジスト剥離を行なった。次いで、耐熱性テープ(RT-321 日立化成工業株式会社製)を260℃の温度でフォトレジストを剥離した第2のエッチング面にラミネートした後、水酸化カリウムおよび界面活性剤からなる水溶液に50℃で10分間浸漬し、チップ実装面側に塗布したエッチング防止用ニスを剥離した。
エッチング防止用ニスを剥離したチップ実装面のうち、チップ接続端子が形成された部分には、ワイヤーボンディング可能となるよう銀メッキを施し、本発明の実施例1に係るリードフレームを得た。
このリードフレームのチップ実装面側のダイパット上にICチップを搭載し、ワイヤーボンディングによりチップ接続端子と結線した。次いで、チップ実装面をエポキシ樹脂でモールド封止した後、反対面から耐熱性テープを剥離することによって、樹脂封止された半導体装置を得ることができた。
[実施例2]
次に、実施例2について説明する。基材として厚さ0.15mmのFe−42Ni製の金属薄板を用意し、水酸化ナトリウム、水酸化カリウム、界面活性剤からなるアルカリ性脱脂液に55℃で10分浸漬し脱脂を行なった。その後、基材の両面に厚さ20μmのドライフィルムレジスト(AQ2038 旭化成エレクトロニクス株式会社製)をラミネートしてフォトレジスト層を形成した。フォトレジスト層を形成した基材を、所定のパターンを有したフォトマスクで両面露光、現像を行い、耐エッチング性のレジストパターンを得た。
レジストパターンは実施例1と同様であり、リード、外部端子、連結部、および枠部の形状がパターニングされた面を実装面とし、その反対側の面を反対面として反対面に耐エッチング性を有する保護シートをラミネートした。次いで、チップ実装面を、塩化第二鉄液、50℃、0.3MPaでスプレーエッチングする第1のエッチングを行ない、第1の穴部を形成した。
第1の穴部を形成したあと、第2のエッチングで使用したフォトレジストを剥離し、その面に穴部を充填するようにエッチング防止用UV硬化ニスをダイコートにより塗布し、紫外光を照射し硬化させた。ここで使用するニスはアルカリ溶解型のワックスであり、また酸性のエッチング液には耐性がある硬化樹脂である。
次に反対面から保護シートを剥離し、反対面を第1のエッチングと同様にエッチングする第2のエッチングを行なった。第2のエッチングを行なった後、反対面のフォトレジスト剥離を行なった。次いで、耐熱性テープ(RT-321 日立化成工業株式会社製)を260℃の温度でフォトレジストを剥離した反対面にラミネートし、水酸化カリウム、界面活性剤からなる水溶液に50℃で10分間浸漬し、エッチング防止用UV硬化ニスを剥離した。
ニスを剥離したチップ実装面のうち、チップ接続端子が形成された部分には、ワイヤーボンディング可能となるようニッケルめっき、金メッキを施し本発明の実施例2に係るリードフレームを得た。
このリードフレームのチップ実装面側のダイパットにICチップを搭載し、ワイヤーボンディングにより結線した。その後、全体をエポキシ樹脂でモールド封止して反対面の耐熱性テープを剥離することによって、樹脂封止された半導体装置を得ることができた。
本発明は、プリント配線板等に実装される半導体パッケージに適用できる。
本発明の第1実施形態に係るリードフレームの模式図。 第1実施形態に係るリードフレームの製造工程を説明する図。 本発明の第2実施形態に係るリードフレームの模式図。 リードと外部端子とを形成する工程を説明する図。
符号の説明
100、200 リードフレーム
101、201 外部端子
102、202 チップ接続端子
103、203 リード
104、204 ダイパット
105、205 枠部
106、206 テープ
107、207 連結部
210 チップ
220 樹脂
250 半導体パッケージ

Claims (10)

  1. リードおよび該リードに電気的に接続された外部端子を少なくとも備え、チップ実装面と該チップ実装面に相反する側にある反対面とを有するリードフレームにおいて、
    前記チップ実装面の一部はハーフエッチングされ前記反対面にある前記外部端子の接続面までの距離が他部より短くなっており、
    前記チップ実装面において前記リードは前記他部に位置することを特徴とするリードフレーム。
  2. 前記リードは前記反対面側からエッチングされ、前記反対面において前記外部端子の接続面に比べて前記チップ実装面側に窪んでいることを特徴とする請求項1に記載のリードフレーム。
  3. 前記外部端子は、前記反対面にマトリクス状に配置されていることを特徴とする請求項1または2に記載のリードフレーム。
  4. 前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記外部端子に比べて外縁に近い位置に配置されていることを特徴とする請求項1から3のいずれかに記載のリードフレーム。
  5. 前記リードを介して前記外部端子と電気的に接続されたチップ接続端子をさらに備え、前記チップ接続端子は、前記チップ実装面において前記他部に位置することを特徴とする請求項1から4のいずれかに記載のリードフレーム。
  6. 前記反対面に、剥離可能なテープが貼着されていることを特徴とする請求項1から5のいずれかに記載のリードフレーム。
  7. 半導体素子と、該半導体素子が実装され請求項1から5のいずれかに記載のリードフレームと、を少なくとも有する半導体パッケージ。
  8. 請求項7に記載の半導体パッケージが実装されていることを特徴とするプリント配線板。
  9. 請求項8に記載のプリント配線板を備えることを特徴とする電子機器。
  10. 請求項1から6のいずれかに記載のリードフレームの製造方法であって、
    (a)板状の基材の両面にフォトレジストを塗布、露光し所望のレジストパターンを形成する工程と、
    (b)前記レジストパターンが形成された前記基材の一方の面をチップ実装面とし該チップ実装面に相反する他方の面を反対面として、該反対面がエッチング液に触れる事を防ぐように保護シートで保護して該チップ実装面をエッチングして第1の穴部を形成する第1のエッチングを行なう工程と、
    (c)前記第1の穴部および前記チップ実装面を覆うように耐エッチング性を有する樹脂を塗布する工程と、
    (d)前記反対面から前記保護シートを剥離し、該反対面をエッチングして第2の穴部を形成する第2のエッチングを行なう工程と、
    (e)前記第2のエッチングがされた前記反対面にICチップ実装工程に耐え得る耐熱性テープを貼り付ける工程と、
    (f)前記耐エッチング性を有する樹脂を剥離する工程と、を少なくとも有するリードフレームの製造方法。
JP2007017138A 2007-01-26 2007-01-26 リードフレーム、およびその製造方法 Expired - Fee Related JP5092424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017138A JP5092424B2 (ja) 2007-01-26 2007-01-26 リードフレーム、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017138A JP5092424B2 (ja) 2007-01-26 2007-01-26 リードフレーム、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008186869A true JP2008186869A (ja) 2008-08-14
JP5092424B2 JP5092424B2 (ja) 2012-12-05

Family

ID=39729724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017138A Expired - Fee Related JP5092424B2 (ja) 2007-01-26 2007-01-26 リードフレーム、およびその製造方法

Country Status (1)

Country Link
JP (1) JP5092424B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247199A (ja) * 2012-05-24 2013-12-09 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
KR102119142B1 (ko) * 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156428A (ja) * 1998-11-19 2000-06-06 Toppan Printing Co Ltd Bga用リードフレーム
JP2004006751A (ja) * 2002-04-01 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156428A (ja) * 1998-11-19 2000-06-06 Toppan Printing Co Ltd Bga用リードフレーム
JP2004006751A (ja) * 2002-04-01 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2004319824A (ja) * 2003-04-17 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247199A (ja) * 2012-05-24 2013-12-09 Sumitomo Metal Mining Co Ltd リードフレーム及びその製造方法
KR102119142B1 (ko) * 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법

Also Published As

Publication number Publication date
JP5092424B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP2010238694A (ja) 半導体素子用基板の製造方法および半導体装置
JP2010086983A (ja) リードフレーム型基板の製造方法と半導体装置
WO2019007082A1 (zh) 一种芯片封装方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP5092424B2 (ja) リードフレーム、およびその製造方法
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP3585660B2 (ja) 表面実装型半導体装置の製造方法
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置
JPH10178149A (ja) リードフレーム部材とその製造方法
KR100833941B1 (ko) 티비지에이 반도체 패키지
JP3637730B2 (ja) リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5092424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees