JP2000156428A - Ｂｇａ用リードフレーム - Google Patents
Ｂｇａ用リードフレームInfo
- Publication number
- JP2000156428A JP2000156428A JP10329301A JP32930198A JP2000156428A JP 2000156428 A JP2000156428 A JP 2000156428A JP 10329301 A JP10329301 A JP 10329301A JP 32930198 A JP32930198 A JP 32930198A JP 2000156428 A JP2000156428 A JP 2000156428A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bga
- connection terminal
- chip
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】従来の製造方法が適用でき、製造効率を落とす
ことなく高密度実装に対応した安価、且つ信頼性の高い
ＢＧＡ用リードフレームを提供することを目的とする。 【解決手段】ＩＣチップ接続端子部１４ａを外周部に、
外部接続端子部１５を内周部に配置したＢＧＡ用リード
フレームであって、リード１４及びＩＣチップ接続端子
部１４ａはＢＧＡ用リードフレーム１０を形成している
金属基材よりも薄くなっており、ＩＣチップ実装後の樹
脂モールドを行う際のモールド樹脂の流れを良くしてい
る。
ことなく高密度実装に対応した安価、且つ信頼性の高い
ＢＧＡ用リードフレームを提供することを目的とする。 【解決手段】ＩＣチップ接続端子部１４ａを外周部に、
外部接続端子部１５を内周部に配置したＢＧＡ用リード
フレームであって、リード１４及びＩＣチップ接続端子
部１４ａはＢＧＡ用リードフレーム１０を形成している
金属基材よりも薄くなっており、ＩＣチップ実装後の樹
脂モールドを行う際のモールド樹脂の流れを良くしてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の実
装に用いられるリードフレームに関し、特に多ピンリー
ドを有するＢＧＡ用リードフレームに関する。
装に用いられるリードフレームに関し、特に多ピンリー
ドを有するＢＧＡ用リードフレームに関する。
【０００２】
【従来の技術】近年の半導体装置は小型化、薄型化、多
ピン化及び高密度化がより一層要求されるのに伴い、こ
れらの半導体装置に用いられるパッケージ形態はＱＦＰ
（quadflat package）型やＴＣＰ（tape carrier packa
ge）からリードをパッケージ下面にエリアアレイ状に配
置したＢＧＡ（ball grid array）型にして実装を容易
にしようとする動きがある。
ピン化及び高密度化がより一層要求されるのに伴い、こ
れらの半導体装置に用いられるパッケージ形態はＱＦＰ
（quadflat package）型やＴＣＰ（tape carrier packa
ge）からリードをパッケージ下面にエリアアレイ状に配
置したＢＧＡ（ball grid array）型にして実装を容易
にしようとする動きがある。
【０００３】これらのパッケージを構成しているリード
フレームも多ピン化、狭ピッチ化が進んでおり、リード
ピン数が３００ピン以上、リード間のピッチが２００μ
ｍ以下のリードフレームも実用化されている。また、半
導体素子の高速化に伴い、高い電気伝導度を有する銅合
金系の金属材料の使用も年々増加している。
フレームも多ピン化、狭ピッチ化が進んでおり、リード
ピン数が３００ピン以上、リード間のピッチが２００μ
ｍ以下のリードフレームも実用化されている。また、半
導体素子の高速化に伴い、高い電気伝導度を有する銅合
金系の金属材料の使用も年々増加している。
【０００４】リードフレームの製造方法としては、金型
による打ち抜きプレス法や塩化第二鉄液等のエッチング
液を使用するエッチング法の二つに大別される。エッチ
ング法は打ち抜きプレス法と比較して微細加工性に優
れ、高価である金型を使用しないため、多品種少量の製
造にも適しており、製品の多様化が進む昨今の状況に置
いて広く採用されている方法である。
による打ち抜きプレス法や塩化第二鉄液等のエッチング
液を使用するエッチング法の二つに大別される。エッチ
ング法は打ち抜きプレス法と比較して微細加工性に優
れ、高価である金型を使用しないため、多品種少量の製
造にも適しており、製品の多様化が進む昨今の状況に置
いて広く採用されている方法である。
【０００５】エッチング法は微細加工性に優れたエッチ
ング加工であるが、その加工能力にも限界があり、レジ
ストパターン寸法やエッチング条件の最適化を行って
も、リード間のピッチはリードフレームを形成している
金属基材の板厚以下には加工できないとされている。金
属基材の板厚はリードフレームの強度を確保するため、
ある程度の厚さが必要で１００μｍ以下での使用は難し
く、実際的には１２５μｍ以上で使用されている。
ング加工であるが、その加工能力にも限界があり、レジ
ストパターン寸法やエッチング条件の最適化を行って
も、リード間のピッチはリードフレームを形成している
金属基材の板厚以下には加工できないとされている。金
属基材の板厚はリードフレームの強度を確保するため、
ある程度の厚さが必要で１００μｍ以下での使用は難し
く、実際的には１２５μｍ以上で使用されている。
【０００６】また、図５に示すような従来のリードフレ
ームでは、リードフレームのインナーリード先端部７１
ａはワイヤボンディングエリアの確保のため、一定値以
上（８０μｍ以上といわれている）の平坦幅の確保が必
要となり、その結果上記加工限界値は更に高いものとな
り、０.２ｍｍ板厚の金属基材では現状リード間のピッ
チが２００μｍであるリードフレームの安定量産は非常
に困難である。
ームでは、リードフレームのインナーリード先端部７１
ａはワイヤボンディングエリアの確保のため、一定値以
上（８０μｍ以上といわれている）の平坦幅の確保が必
要となり、その結果上記加工限界値は更に高いものとな
り、０.２ｍｍ板厚の金属基材では現状リード間のピッ
チが２００μｍであるリードフレームの安定量産は非常
に困難である。
【０００７】
【発明が解決しようとする課題】本発明は上記問題点に
鑑み考案されたもので、従来の製造方法が適用でき、製
造効率を落とすことなく高密度実装に対応した安価、且
つ信頼性の高いＢＧＡ用リードフレームを提供すること
を目的とする。
鑑み考案されたもので、従来の製造方法が適用でき、製
造効率を落とすことなく高密度実装に対応した安価、且
つ信頼性の高いＢＧＡ用リードフレームを提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記課題を達成するため
に、まず請求項１においては、ＩＣチップ接続端子部と
外部接続端子部を有し、前記ＩＣチップ接続端子部及び
外部接続端子部はリードで接続されてなるＢＧＡ用リー
ドフレームであって、前記ＩＣチップ接続端子部が外周
部に、前記外部接続端子部が前記ＩＣチップ接続端子部
よりも内側に配置されていることを特徴とするＢＧＡ用
リードフレームとしたものである。
に、まず請求項１においては、ＩＣチップ接続端子部と
外部接続端子部を有し、前記ＩＣチップ接続端子部及び
外部接続端子部はリードで接続されてなるＢＧＡ用リー
ドフレームであって、前記ＩＣチップ接続端子部が外周
部に、前記外部接続端子部が前記ＩＣチップ接続端子部
よりも内側に配置されていることを特徴とするＢＧＡ用
リードフレームとしたものである。
【０００９】また、請求項２においては、前記ＩＣチッ
プ接続端子部及びリードの厚さがリードフレームを形成
している金属基材の厚さよりも薄肉化されていることを
特徴とする請求項１記載のＢＧＡ用リードフレームとし
たものである。
プ接続端子部及びリードの厚さがリードフレームを形成
している金属基材の厚さよりも薄肉化されていることを
特徴とする請求項１記載のＢＧＡ用リードフレームとし
たものである。
【００１０】さらにまた、請求項３においては、前記外
部接続端子部の厚さがリードフレームを形成している金
属基材の厚さと同じであることを特徴とする請求項１又
は２記載のＢＧＡ用リードフレームとしたものである。
部接続端子部の厚さがリードフレームを形成している金
属基材の厚さと同じであることを特徴とする請求項１又
は２記載のＢＧＡ用リードフレームとしたものである。
【００１１】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図１（ａ）は本発明のＢＧＡ用リードフレーム
の平面図を、図１（ｂ）は図１（ａ）のＢＧＡ用リード
フレームをＡ−Ａ線で切断した断面図を、図２は本発明
のＢＧＡ用リードフレームの部分斜視図を、図３（ａ）
〜（ｄ）は本発明のＢＧＡ用リードフレームの製造工程
を工程順に示す断面図を、図４は本発明のＢＧＡ用リー
ドフレームを用いてＩＣチップを実装した半導体装置の
断面図を、それぞれ示す。
明する。図１（ａ）は本発明のＢＧＡ用リードフレーム
の平面図を、図１（ｂ）は図１（ａ）のＢＧＡ用リード
フレームをＡ−Ａ線で切断した断面図を、図２は本発明
のＢＧＡ用リードフレームの部分斜視図を、図３（ａ）
〜（ｄ）は本発明のＢＧＡ用リードフレームの製造工程
を工程順に示す断面図を、図４は本発明のＢＧＡ用リー
ドフレームを用いてＩＣチップを実装した半導体装置の
断面図を、それぞれ示す。
【００１２】本発明のＢＧＡ用リードフレームは図１に
示すように、ＩＣチップ接続端子部１４ａを外周部に、
外部接続端子部１５をＩＣチップ接続端子部１４ａより
も内側に配置することにより、通常の両面エッチングプ
ロセス製造ラインで多ピンのリードフレームが容易に得
られ、狭ピッチ化リードのワイヤボンディングポイント
の平坦幅を確保できるようにしたものである。
示すように、ＩＣチップ接続端子部１４ａを外周部に、
外部接続端子部１５をＩＣチップ接続端子部１４ａより
も内側に配置することにより、通常の両面エッチングプ
ロセス製造ラインで多ピンのリードフレームが容易に得
られ、狭ピッチ化リードのワイヤボンディングポイント
の平坦幅を確保できるようにしたものである。
【００１３】さらに、ＩＣチップ接続端子部１４ａ及び
リード１４は、表裏パターンを組み合わせてレジストパ
ターンを形成して両面エッチングすることによりハーフ
エッチング部を形成でき、多ピン化しても従来のリード
フレームと比較してエッチング工程の工程マージンを広
くとることができる。
リード１４は、表裏パターンを組み合わせてレジストパ
ターンを形成して両面エッチングすることによりハーフ
エッチング部を形成でき、多ピン化しても従来のリード
フレームと比較してエッチング工程の工程マージンを広
くとることができる。
【００１４】ＢＧＡ用リードフレームにＩＣチップを実
装して樹脂モールドする際にもＩＣチップ接続端子部１
４ａ及びリード１４が外部接続端子部１５よりも薄肉化
されているので、樹脂封止の際のモールド樹脂の樹脂流
れが良好で、従来のプラスチックモールド工程が利用で
き、安価なＣＳＰ（チップ・サイズ・パッケージ）が得
られる等の利点がある。
装して樹脂モールドする際にもＩＣチップ接続端子部１
４ａ及びリード１４が外部接続端子部１５よりも薄肉化
されているので、樹脂封止の際のモールド樹脂の樹脂流
れが良好で、従来のプラスチックモールド工程が利用で
き、安価なＣＳＰ（チップ・サイズ・パッケージ）が得
られる等の利点がある。
【００１５】以下、本発明のＢＧＡ用リードフレームの
作製法について説明する。まず、０.２ｍｍ厚の銅合金
からなる金属基材１１の両面に感光性樹脂（フォトレジ
スト）を塗布、乾燥して感光層１２を形成する（図２
（ａ）参照）。
作製法について説明する。まず、０.２ｍｍ厚の銅合金
からなる金属基材１１の両面に感光性樹脂（フォトレジ
スト）を塗布、乾燥して感光層１２を形成する（図２
（ａ）参照）。
【００１６】次に、所定の遮光パターンを有する露光用
マスク（表裏２枚のマスク）を位置合わせ、密着して所
定の露光量で感光層１２に露光し、所定の現像液で現像
処理して、金属基材１１の両面にレジストパターン１２
ａを形成する（図２（ｂ）参照）。
マスク（表裏２枚のマスク）を位置合わせ、密着して所
定の露光量で感光層１２に露光し、所定の現像液で現像
処理して、金属基材１１の両面にレジストパターン１２
ａを形成する（図２（ｂ）参照）。
【００１７】次に、レジストパターン１２ａをマスクに
して金属基材１１を両面からウエットエッチングを行
い、開口部１３及び金属基材１１よりも薄肉化されたリ
ード１４を形成する（図２（ｃ）参照）。
して金属基材１１を両面からウエットエッチングを行
い、開口部１３及び金属基材１１よりも薄肉化されたリ
ード１４を形成する（図２（ｃ）参照）。
【００１８】次に、レジストパターン１２ａを剥離処理
して、薄肉化されたリード１４及びＩＣチップ接続端子
部１４ａと金属基材１１と同厚の外部接続端子１５及び
ダムバー１６が形成された本発明のＢＧＡ用リードフレ
ーム１０を得る（図２（ｄ）参照）。
して、薄肉化されたリード１４及びＩＣチップ接続端子
部１４ａと金属基材１１と同厚の外部接続端子１５及び
ダムバー１６が形成された本発明のＢＧＡ用リードフレ
ーム１０を得る（図２（ｄ）参照）。
【００１９】さらに、本発明のＢＧＡ用リードフレーム
を用いて半導体装置とするには、図４に示すように本発
明のＢＧＡ用リードフレーム上にＩＣチップ３１を絶縁
テープ３１を介してマウントし、ワイヤ５１にてＩＣチ
ップ３１の端子電極とＢＧＡ用リードフレーム１０のＩ
Ｃチップ接続端子部１４ａとをワイヤボンディング接続
を行い、モールド樹脂６１にて樹脂封止して、外部接続
端子部１５に半田バンプ２１を形成して、ＩＣチップ４
１を実装した半導体装置１００を得ることができる。
を用いて半導体装置とするには、図４に示すように本発
明のＢＧＡ用リードフレーム上にＩＣチップ３１を絶縁
テープ３１を介してマウントし、ワイヤ５１にてＩＣチ
ップ３１の端子電極とＢＧＡ用リードフレーム１０のＩ
Ｃチップ接続端子部１４ａとをワイヤボンディング接続
を行い、モールド樹脂６１にて樹脂封止して、外部接続
端子部１５に半田バンプ２１を形成して、ＩＣチップ４
１を実装した半導体装置１００を得ることができる。
【００２０】
【発明の効果】上記したように、ＩＣチップ端子電極と
の接続端子部をＢＧＡ用リードフレームの外周部に設け
ることによりピン数が増えてもリード間ピッチを広く取
れ、リードフレームの作製及びワイヤボンディング接続
が容易で、信頼性の高いＢＧＡ用リードフレームを提供
できる。さらに、外部接続端子部をＩＣチップ接続端子
部よりも内側に設けているので、ＩＣチップの大型化に
も容易に対応でき、ＩＣチップ実装後の半導体装置のサ
イズを小さくできる。すなはち、ＣＳＰ（チップ・サイ
ズ・パッケージ）に近い大きさにでき、高密度実装に対
応した半導体装置を提供できる。
の接続端子部をＢＧＡ用リードフレームの外周部に設け
ることによりピン数が増えてもリード間ピッチを広く取
れ、リードフレームの作製及びワイヤボンディング接続
が容易で、信頼性の高いＢＧＡ用リードフレームを提供
できる。さらに、外部接続端子部をＩＣチップ接続端子
部よりも内側に設けているので、ＩＣチップの大型化に
も容易に対応でき、ＩＣチップ実装後の半導体装置のサ
イズを小さくできる。すなはち、ＣＳＰ（チップ・サイ
ズ・パッケージ）に近い大きさにでき、高密度実装に対
応した半導体装置を提供できる。
【図１】（ａ）は、本発明のＢＧＡ用リードフレームの
一実施例を示す平面図である。（ｂ）は、図１（ａ）の
本発明のＢＧＡ用リードフレームをＡ−Ａ線で切断した
断面図を示す。
一実施例を示す平面図である。（ｂ）は、図１（ａ）の
本発明のＢＧＡ用リードフレームをＡ−Ａ線で切断した
断面図を示す。
【図２】本発明のＢＧＡ用リードフレームの部分斜視図
を示す。
を示す。
【図３】（ａ）〜（ｄ）は、本発明のＢＧＡ用リードフ
レームの製造工程を工程順に示す断面図である。
レームの製造工程を工程順に示す断面図である。
【図４】本発明のＢＧＡ用リードフレームを用いてＩＣ
チップを実装した半導体装置の一実施例を示す断面図で
ある。
チップを実装した半導体装置の一実施例を示す断面図で
ある。
【図５】従来のＢＧＡ用リードフレームの一例を示す平
面図である。
面図である。
１０……ＢＧＡ用リードフレーム １１……金属基材 １２……感光層 １２ａ……レジストパターン １３……開口部 １４……リード（ハーフエッチング） １４ａ……ＩＣチップ接続端子部 １５……外部接続端子部 １６……ダムバー ２１……半田バンプ ３１……絶縁テープ ４１……ＩＣチップ ５１……ワイヤ ６１……モールド樹脂 ７１……リード ７１ａ……インナーリード先端部 ７１ｂ……アウターリード ７２……インナーリード間ギャップ ７３……アイランド １００……半導体装置
Claims (3)
- 【請求項１】ＩＣチップ接続端子部と外部接続端子部を
有し、前記ＩＣチップ接続端子部及び外部接続端子部は
リードで接続されてなるＢＧＡ用リードフレームであっ
て、前記ＩＣチップ接続端子部が外周部に、前記外部接
続端子部が前記ＩＣチップ接続端子部よりも内側に配置
されていることを特徴とするＢＧＡ用リードフレーム。 - 【請求項２】前記ＩＣチップ接続端子部及びリードの厚
さがリードフレームを形成している金属基材の厚さより
も薄肉化されていることを特徴とする請求項１記載のＢ
ＧＡ用リードフレーム。 - 【請求項３】前記外部接続端子部の厚さがリードフレー
ムを形成している金属基材の厚さと同じであることを特
徴とする請求項１又は２記載のＢＧＡ用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329301A JP2000156428A (ja) | 1998-11-19 | 1998-11-19 | Ｂｇａ用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329301A JP2000156428A (ja) | 1998-11-19 | 1998-11-19 | Ｂｇａ用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156428A true JP2000156428A (ja) | 2000-06-06 |
Family
ID=18219940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10329301A Pending JP2000156428A (ja) | 1998-11-19 | 1998-11-19 | Ｂｇａ用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186869A (ja) * | 2007-01-26 | 2008-08-14 | Toppan Printing Co Ltd | リードフレーム、およびその製造方法 |
-
1998
- 1998-11-19 JP JP10329301A patent/JP2000156428A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186869A (ja) * | 2007-01-26 | 2008-08-14 | Toppan Printing Co Ltd | リードフレーム、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JP4549491B2 (ja) | 樹脂封止型半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| US20090224383A1 (en) | Semiconductor die package including exposed connections | |
| US10201917B2 (en) | Lead frame | |
| US7102216B1 (en) | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2008227410A (ja) | 半導体装置およびその製造方法 | |
| JPH04299851A (ja) | 半導体装置用リードフレーム | |
| JP5522551B2 (ja) | 回路部材の製造方法 | |
| JP4455208B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2000156428A (ja) | Ｂｇａ用リードフレーム | |
| JP3565149B2 (ja) | リードフレーム | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JP2006269719A (ja) | 電子装置 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3908695B2 (ja) | 樹脂封止型半導体装置 | |
| JP6421478B2 (ja) | 半導体装置用リードフレームおよび樹脂封止型半導体装置 |