JPH04271133A - フィルムキャリヤ - Google Patents

フィルムキャリヤ

Info

Publication number
JPH04271133A
JPH04271133A JP3286491A JP3286491A JPH04271133A JP H04271133 A JPH04271133 A JP H04271133A JP 3286491 A JP3286491 A JP 3286491A JP 3286491 A JP3286491 A JP 3286491A JP H04271133 A JPH04271133 A JP H04271133A
Authority
JP
Japan
Prior art keywords
film
leads
opening
lead
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3286491A
Other languages
English (en)
Inventor
Taketo Tsukamoto
健人 塚本
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP3286491A priority Critical patent/JPH04271133A/ja
Publication of JPH04271133A publication Critical patent/JPH04271133A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フィルムキャリヤとそ
の製造方法とに関する。特にインナーリードピッチが狭
小で、集積回路素子の高密度化に対応できるフィルムキ
ャリヤとその製造方法とに関する。
【0002】
【従来の技術】本明細書におけるフィルムキャリヤとは
、半導体チップの外部接続用パッドとワイヤボンディン
グ法等を使用して接続されるリードが形成されているフ
ィルムを云う。従来技術に係るフィルムキャリヤを図3
に示す。図において、4はポリイミド等の絶縁性フィル
ムである。1は、この絶縁性フィルム4上に形成された
リードであり、その材質は一般に銅である。このフィル
ムキャリヤを製造するには、ポリイミド上の銅箔(厚さ
は例えば35μmである。)の上にフォトレジストをコ
ーティングし、所望のパターンを有するマスクを用いて
露光・現像してフォトレジスト膜をパターン化した後、
塩化第二鉄液等の酸化剤を用いてエッチングしてリード
を形成する。
【0003】
【発明が解決しようとする課題】ところで、集積回路素
子は、近年ますます多機能化と小形化の傾向にあり、集
積回路素子の高密度化が進行している。これに対応して
、フィルムキャリヤにおけるリード数も増大し、リード
ピッチもますます狭小化の傾向にある。
【0004】ところが、従来技術に係るフィルムキャリ
ヤにおいては、リードピッチを狭小にすると、銅箔の厚
さとエッチング液の等方的な反応性とが原因して、リー
ドの平坦幅が表面では小さくリードの厚さ方向に向かっ
て次第に大きくなるので、リード間の短絡を避けるため
にはリードピッチの狭小化には限界がある。換言すれば
、フィルムキャリヤのリードと半導体チップのパッドと
を接続するために必要な最小リード平坦幅30μmを確
保しようとすると、従来技術に係るフィルムキャリヤに
おいては、リードピッチが80μm以上必要となり、リ
ードピッチの狭小化に対する要望を十分満足することは
困難であると云う欠点が存在する。
【0005】本発明の目的は、上記の欠点を解消するこ
とにあり、必要な最小リード平坦幅を確保しながら、リ
ードピッチをさらに狭小になし、集積回路素子の高密度
化に対応できるフィルムキャリヤとその製造方法とを提
供することにある。
【0006】
【課題を解決するための手段】上記の目的は、下記のフ
ィルムキャリヤとその製造方法とによって達成される。
【0007】フィルムキャリヤは、半導体チップ搭載領
域に対応して開口(41)が形成され、リード(1)の
一つ置きの半数(11)が、その先端(111 )が前
記の開口(41)内に向かって突出するように配設され
ている絶縁フィルム(4)と、リード領域に対応して開
口(51)が設けられ、リード(1)の残余の半数(1
2)が前記の開口(51)内に向かって突出して形成さ
れている導電体フィルム(5)とが、前記のリード(1
)のそれぞれが等間隔に配設されているように貼着され
ているフィルムキャリヤである。
【0008】上記の構成において、前記の絶縁フィルム
(4)の前記の開口(41)を囲んで接着剤の膜(3)
が貼着されており、この接着剤の膜(3)は、前記のリ
ード(1)の残余の半数(12)を前記の絶縁フィルム
(4)に接着していると効果は顕著である。
【0009】フィルムキャリヤの製造方法は、絶縁フィ
ルム(4)に、半導体チップ搭載領域に対応して開口(
41)を形成し、導電体膜(7)を貼着し、エッチング
法を使用して前記の導電体膜(7)をパターニングして
、その先端(111)が前記の開口(41)内に向かっ
て突出しているリード(1)の半数(11)を形成し、
エッチング法を使用して導電体フィルム(5)をパター
ニングして、リード領域に対応する開口(51)とこの
開口(51)内に向かって突出するリード(1)の残余
の半数(12)とを形成し、前記の絶縁フィルム(4)
と前記の導電体フィルム(5)とを、前記のリード(1
)のそれぞれが等間隔に配列されるように貼着する工程
を有する製造方法である。
【0010】上記の製造方法の構成において、前記の絶
縁フィルム(4)に前記のリード(1)の半数(11)
を形成した後、前記の開口(41)を囲んで接着剤の膜
(3)を形成する工程を有すると効果は顕著である。
【0011】
【作用】本発明に係るフィルムキャリヤにおいては、エ
ッチング加工によるリード平坦幅の厚み方向の変化が少
ない、比較的リードピッチが大きいリード2組を、リー
ドのそれぞれが等間隔に配列されるように貼着されるの
で、従来技術に係るフィルムキャリヤでは加工できない
狭小なリードピッチのフィルムキャリヤを容易に製造す
ることが可能である。実験の結果によれば、同一リード
平坦幅30μmの場合に従来技術で限界とされた80μ
mのフィルムキャリヤのリードピッチを50μmに縮小
することができた。
【0012】また、リードの半数が配設されている絶縁
フィルムに、リードの残余の半数がそのインナーリード
部分において接着されている場合、リードの変形等によ
るリード相互の短絡や半導体チップとの接続の不良を回
避することができる。
【0013】
【実施例】以下、図面を参照して、本発明の一実施例に
係るフィルムキャリヤとその製造方法とについて説明す
る。
【0014】図1(a)は本実施例に係るフィルムキャ
リヤの平面図であり、図1(b)は図1(a)のA−A
断面図であり、図1(c)は図1(a)のB−B断面図
である。図において、1は半導体チップ(図示せず。)
と接続されるリードであり、本実施例においては、その
材質は銅である。11は上記のリード1の一つ置きの半
数であり、12は上記のリード1の残余の半数である。 4は上記のリードの半数11が配設されている絶縁フィ
ルムであり、本実施例においては、ポリイミドフィルム
である。この絶縁フィルム4には半導体チップ搭載領域
に対応して開口41が形成されており、この開口41に
向かって上記のリードの半数11の先端111 が突出
している。5は上記のリードの残余の半数12が形成さ
れている導電体フィルムである。この導電体フィルム5
にはリード領域に対応して開口51が設けられ、この開
口51に向かって上記のリードの残余の半数12が突出
している。3は上記の絶縁フィルム4の開口41を囲ん
で貼着されている接着剤の膜であり、この接着剤の膜3
によって上記のリードの残余の半数12が絶縁フィルム
に接着される。6は上記の絶縁フィルム4と導電体フィ
ルム5とに穿孔されているスプロケットであり、上記の
絶縁フィルム4と導電体フィルム5との位置合わせに使
用される。
【0015】つぎに上記のフィルムキャリヤの製造方法
について説明する。まず、絶縁フィルム(例えばポリイ
ミドフィルム)4に、半導体チップ搭載領域に対応する
開口41等の開口部を形成し、この絶縁フィルム4に導
電体膜7を貼着し、エッチング法を使用して上記の導電
体膜7をパターニングして、図2(a)に示すように、
上記のリード1の半数11が形成された絶縁フィルム4
を作成する。つぎに、エッチング法を使用して導電体フ
ィルム5をパターニングして、図2(b)に示すように
リード領域に対応する開口51等の開口部と上記の開口
51内に向かって突出するリード1の残余の半数12と
を形成する。そして、上記の絶縁フィルム4と上記の導
電体フィルム5とを、上記のリード1のそれぞれが等間
隔に配列するように貼着する。本実施例においては、上
記の貼着は、上記の絶縁フィルム4に上記のリードの半
数11を形成した後、上記の開口41を囲んで形成され
た接着剤の膜3によって行われる。なお、上記の絶縁フ
ィルム4と導電体フィルム5との位置合わせは、それぞ
れのフィルムに形成されたスプロケットによって行う。
【0016】本実施例に係るフィルムキャリヤにおいて
は、リード1の半数11と残余の半数12のそれぞれの
リード平坦幅は30μmでリードピッチは100 μm
であるので、完成されたフィルムキャリヤのリード平坦
幅は30μmでリードピッチは50μmとなり、従来技
術に較ベリードピッチの狭小化が実現された。
【0017】
【発明の効果】上記したとおり、本発明に係るフィルム
キャリヤは、半導体チップ搭載領域に対応して開口が形
成され、リードの一つ置きの半分がその先端を上記の開
口内に向かって突出するよう配設されている絶縁フィル
ムと、リード領域に対応して開口が設けられリードの残
余の半数がこの開口に向かって突出して形成されている
導電体フィルムとが、上記のリードのそれぞれが等間隔
に配列するように貼着されており、また、フィルムキャ
リヤの製造方法は、上記の絶縁フィルムに上記の開口を
形成した後、導電体膜を貼着し、エッチング法を使用し
て導電体膜をパターニングして上記のリードの半数を形
成し、つぎにエッチング法を使用して導電体フィルムを
パターニングして上記の開口と上記のリードの残余の半
数とを形成し、絶縁フィルムと導電体フィルムとをリー
ドのそれぞれが等間隔に配列するように貼着することゝ
されており、上記の貼着は例えば絶縁フィルムの開口を
囲んで形成された接着剤の膜をもってなすことゝされて
いるので、従来技術をもってしてはリードピッチの限界
とされていた80μmを50μmに縮小することができ
、しかも、リードの変形等によるリード相互の短絡や半
導体チップとの接続の不良を回避することができる。
【0018】したがって本発明はリードピッチを狭小に
なし集積回路素子の高密度化に対応できるフィルムキャ
リヤとその製造方法とを提供することができる。
【図面の簡単な説明】
【図1】本発明の1実施例に係るフィルムキャリヤの平
面図と断面図である。
【図2】本発明の1実施例に係るフィルムキャリヤの絶
縁フィルムと導電体フィルムの平面図である。
【図3】従来技術に係るフィルムキャリヤの平面図であ
る。
【符号の説明】
1    リード 11    リードの半数 12    リードの残余の半数 3    接着剤の膜 4    絶縁フィルム 5    導電体フィルム 41、51    開口 6    スプロケット 7    導電体膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体チップ搭載領域に対応して開口
    (41)が形成され、リード(1)の一つ置きの半数(
    11)が、その先端(111 )が前記開口(41)内
    に向かって突出するように配設されてなる絶縁フィルム
    (4)と、リード領域に対応して開口(51)が設けら
    れ、リード(1)の残余の半数(12)が前記開口(5
    1)内に向かって突出して形成されてなる導電体フィル
    ム(5)とが、前記リード(1)のそれぞれが等間隔に
    配列されてなるように貼着されてなることを特徴とする
    フィルムキャリヤ。
  2. 【請求項2】  前記絶縁フィルム(4)の前記開口(
    41)を囲んで接着剤の膜(3)が貼着されてなり、該
    接着剤の膜(3)は、前記リード(1)の残余の半数(
    12)を前記絶縁フィルム(4)に接着してなることを
    特徴とする請求項1記載のフィルムキャリヤ。
  3. 【請求項3】  絶縁フィルム(4)に、半導体チップ
    搭載領域に対応して開口(41)を形成し、導電体膜(
    7)を貼着し、エッチング法を使用して前記導電体膜(
    7)をパターニングして、その先端(111)が前記開
    口(41)内に向かって突出しているリード(1)の半
    数(11)を形成し、エッチング法を使用して導電体フ
    ィルム(5)をパターニングして、リード領域に対応す
    る開口(51)と該開口(51)内に向かって突出する
    リード(1)の残余の半数(12)を形成し、前記絶縁
    フィルム(4)と前記導電体フィルム(5)とを、前記
    リード(1)のそれぞれが等間隔に配列されることゝな
    るように貼着する工程を有することを特徴とするフィル
    ムキャリヤの製造方法。
  4. 【請求項4】  前記絶縁フィルム(4)に前記リード
    (1)の半数(11)を形成した後、前記開口(41)
    を囲んで接着剤の膜(3)を形成する工程を有すること
    を特徴とする請求項3記載のフィルムキャリヤの製造方
    法。
JP3286491A 1991-02-27 1991-02-27 フィルムキャリヤ Pending JPH04271133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3286491A JPH04271133A (ja) 1991-02-27 1991-02-27 フィルムキャリヤ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3286491A JPH04271133A (ja) 1991-02-27 1991-02-27 フィルムキャリヤ

Publications (1)

Publication Number Publication Date
JPH04271133A true JPH04271133A (ja) 1992-09-28

Family

ID=12370722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3286491A Pending JPH04271133A (ja) 1991-02-27 1991-02-27 フィルムキャリヤ

Country Status (1)

Country Link
JP (1) JPH04271133A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0836228A2 (en) * 1996-10-09 1998-04-15 Texas Instruments Inc. Improvements in or relating to carrier tapes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0836228A2 (en) * 1996-10-09 1998-04-15 Texas Instruments Inc. Improvements in or relating to carrier tapes
EP0836228A3 (en) * 1996-10-09 2000-04-19 Texas Instruments Inc. Improvements in or relating to carrier tapes

Similar Documents

Publication Publication Date Title
US5945741A (en) Semiconductor chip housing having a reinforcing plate
US6093970A (en) Semiconductor device and method for manufacturing the same
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2664408B2 (ja) 混成集積回路の製造方法
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH04271133A (ja) フィルムキャリヤ
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JPH11274155A (ja) 半導体装置
JP2661280B2 (ja) テープキャリヤの構造
JPH11186344A (ja) デバイスホール内ダミーパターンの改善
JP2917932B2 (ja) 半導体パッケージ
KR100447495B1 (ko) 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법
JPH0795556B2 (ja) テープキャリアの製造方法
JP2000340931A (ja) はんだマスク形成方法
JP3453900B2 (ja) フィルムキャリアテープ
JPH0395947A (ja) 半導体集積回路実装装置およびその製造方法
JPH0992678A (ja) Icパッケージとその製造方法
JPH11251348A (ja) 半導体装置及びその製造方法
JPS60170944A (ja) 半導体装置と基板の取付方法