JPH0395947A - 半導体集積回路実装装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体集積回路実装装置に係′り、特に半導
体集積回路を実装するフィルムキャリアを用いた半導体
集積回路実装装置に関する。

（従来の技術） 近年、半導体集積回路の分野では、集積化が進められて
おり、入出力信号や電源電圧を供給するためのパッド数
は益々増大し、動作速度の迅速化は進む一方である。

このように高密度に集積化された半専体集積回路の実装
に際しては、パッド数の増大に伴い、パッドピッチの縮
小化がはかられている。しかし、従来のワイヤボンディ
ング技術では、そのピッチは１００μｍが限界であり、
またパッド数の増大に伴うワイヤボンディングに要する
時間の増大し大きな問題となっている。

そこで、このような問題を解決するため、第４図に示す
ような、長尺状の可撓性フィルム基板上に接続用の突起
電極を備えた金属箔配線を形威し、これと半導体集積回
路チップのパッドとを接続するＴＡＢ　（Ｔａｐｅ　　
Ａｕｔｏｍａｔｅｄ　　Ｂｏｒｄｉｎｇ）技術が提唱さ
れ、開発が進められている。

この技術により、パッドピッチが６０μｍ程度の半導体
集積回路まで対応することが可能であるといわれている
。

しかし、動作速度がさらに速くなってくると、新たな問
題が生じてくる。

例えば、ガリウム砒素（ＧａＡｓ）基板を用いた電界効
果トランジスタ（ＦＥＴ）を集積化して形成され、１０
０ピコ秒程度のスイッチング速度で高速論理動作をおこ
なうような半導体集積回路においては、その入出力信号
を通過せしめる信号線は全信号線路にわたり、特性イン
ピーダンスか一定でないと、人出力波形に歪みを与える
ことになる。

これは、誤動作の原因となり易いという問題があるため
、このような半専体集積回路においては、その人出力信
号を通過せしめる信号線は全信号線路にわたり、伝送線
路の特性インピーダンスを一定にする必要がある。

このような必要性から、フィルムキャリア上の金属箔配
線の特性インピーダンスが一定になるようにしたものが
提案されている。

例えば、第５図にグランド付コブレナ構造の伝送線路を
示すように、絶縁性フィルム３５の表面に幅Ｗの信号！
！！路導体パターン３３と該信号線路導体パターン３３
と一定の距離Ｇたけ離間したグランド導体パターン３２
とが形成され、さらに裏面にも表面の導体パターンと距
離Ｈだけ離間した裏面グランド導体パターン３４が全面
に形成されている。

そして、このような伝送線路の特性インピーダンスは、
前記信号！！ｊｌ路導体パターンの幅Ｗと、信号線路導
体パターン３３とグランド導体パターン３２との距離Ｇ
と、表面の導体パターン３２，３３と裏面の導体パター
ンとの距ｉ！ＩｔＨと、表面の導体パターンの膜厚Ｍと
絶縁性フィルム３５（絶縁｛オ料）の比誘電率εｒとに
よって決まり、通常この伝送線路の特性インピーダンス
は５０Ωとなるように設定される。

例えば、絶縁性フィルムに比誘電率εｒ−３．５のポリ
イミドを想定し、導体材料として膜厚Ｍ−１８μｍの銅
を用いた場合、Ｗ＝５０μｍ，Ｇ一３０μｍ，ｌ｛＝７
５μｍ（絶縁性フィルムの厚さ）として、この伝送線路
の特性インピーダンスはほぼ５０Ωとなる。

また、第６図にマイクロストリップ構造の伝送線路を示
すように、この構造では、絶縁性フィルム３５の表面に
幅Ｗの信号線路導体パターン３３を形成すると共に、裏
面に表面の導体パターンと距離Ｈだけ離間した裏面グラ
ンド導体パターン３４が全面に形成されている。

ところで、このようなフィルムキャリアでは、第７図お
よび第８図（第８図は第７図の要部拡大図）に示すよう
に、フィルム裏面の専体と電気的に接続された外部引き
出し電極を設ける必要がある。通常は、フィルムに貫通
孔（スルーホールまたはビアホール）６を開け、ここに
金属導体を理め込むことにより、裏面の導体と表面の導
体を電気的に接続し外部引き出し電極に導くようになっ
ている。

このスルーホールは従来次のようにして形威されている
。

まず第９図（ａ）に示すように、膜厚５０μｍのポリイ
ミドフィルム２を用意する。

そして第９図（ｂ）に示すようにこのポリイミドフィル
ム２の両面にスパッタリング法により１１１１ソ１００
０八のチタン薄膜と膜厚１μｍの銅，専膜とからなる２
層構造の金属薄膜３ａ，３ｂをＩｔ；　ｒ戊する。

そして、第９図（Ｃ）に示すように、この上層にドライ
フィルムレジスト７ａ，７ｂを貼着し、露光現像を経て
、第９図（ｄ）に示すように、レジストパターンを形成
する。

この後、第９図（ｅ）に示すように、電界メッキ法によ
りレジストパターン７ａから露呈する金属薄膜３ａの表
面に選択的に銅メッキ層４ａを形成する。

さらに、第９図（『）に示すように、Ｍ面のレジストパ
ターン７ｂをマスクとして金属薄膜３ｂおよびポリイミ
ドフィルム２をエッチングし、スルーホール６およびデ
バイスを載置するためのデバイスホール５を形戒する。

この後、第９図（ｇ）に示すように、表面および裏面の
ドライフィルムレジストのパターン７ａ，７ｂを除去す
る。

そして、新たに裏面にドライフイルム８を貼着し露光現
像を経て、第９図（ｈ）に示すように、レジストパター
ンを形成する。

続いて、第９図（１）に示すように、電界メッキ法によ
り、裏面のレジストパターン８から露呈する金属薄膜３
ｂの表面に選択的に銅層４ｂを形成する。このとき、ス
ルーホール内に露呈する表面側に金属薄膜３ａの裏面に
も銅層４ｂが形成される。

そして最後に、レジストパターン８を除去しさらに、軽
いエッチングにより裏面に露呈する金属薄膜をエッチン
グ除去し第９図（ｊ）に示すように、スルーホールを有
するフィルムキャリアが完成する。

このようにして形成されたフィルムキャリアは、第２図
および第３図に拡大図を示すように、スルーホールの上
面側の径φＡ゜は５０μｍ、反対側の径φＡは約１５０
μｍである。このように従来の方法によって形威される
スルーホールは等方性エッチングにより形成されるため
、フィルムの厚さが大きくなればなるほどスルーホール
の径は大きくなる。

また、一方の面よりエッチングするため、スルーホール
の上面側の径φ＾゜と、反対側の径φＡとで約１００μ
ｍの差を生じている。

このため、伝送線路の高密度化に際し、スルーホールの
占有面積の低減が大きな問題となっている。

さらには、スルーホールの開口径が大きいと、スルーホ
ール６内に銅層４ｂを埋め込むに際し十分に埋め込むこ
とが出来ず、すが入ったりするという問題があった。

（発明が解決しようとする課題） このように、フィルムキャリア上に伝送線路を形成する
と共にスルーホールを形成しかつ狭いパッドピッチに対
応しようとすると、フィルムの厚さを薄くする必要があ
るが、フィルムの強度を考えるとその厚さにも限界があ
り、スルーホールのエッチング開始側面とエッチング終
了側面とでは径に大きな差が生じ、占有面積が大きくな
ってしまうため、信号線の配線ピッチをあげることがで
きないという問題があった。

本発明は前記実情に鑑みてなされたもので、パッドピッ
チを小さくすることができ、高速動作特性を有する半導
体集積回路を実装することのできるフィルムキャリアを
提供することを目的とする。

〔発明の構或〕

（課題を解決するための手段） そこで本発明では、表面およびｓｌＩｊに信号線路およ
びグランド導体層の形成された樹脂フィルムからなるフ
ィルムキャリアにおいて、表面側の導体層と裏面側の導
体層とを接続するためのスルーホールを、フィルムの両
面側からのエッチングにより形成するようにしている。

（作用） 上記構或により、フィルムの両面でのスルーホール径の
差を小さく抑えることができ、スルーホール占有面積を
低減することが可能となる。

（実施例） 以下本発明の実施例について、図面を参照しつつ詳細に
説明する。

実施例１ 第１図は、可撓性絶縁フィルムとしてのポリイミドフィ
ルム上にマイクロストリップ構造の伝送線路を形成した
実装基板を用いた実装の１例を示す図である。第２図は
、第１図のスルっホール部分の拡大図である。

この実装基板１は、スルーホール１１の形成が両面から
のエッチングで形成されたことを特徴とするもので、ス
ルーホール１１の径が表面および裏面で広く、内面で狭
くなるように形成されている。　すなわち、この実装基
板は、比誘電率３．２、厚さ（Ｈ）７５μｍのポリイミ
ドフイルムからなる可撓性基板の表面に、集積回路チッ
プ（図示せず）の周縁部に形成されたパッドと直接電気
的に接続されるように形成され先端にバンプを有した厚
さ１８μｍの舌片状の銅箔からなる内部リード５Ｒと、
この内部リード５Ｒのそれぞれに対応して該ポリイミド
フィルムの外方に伸長する厚さ１８μｍの舌片状の銅箔
からなる外部リード（図示せず）と、これら内部リード
と外部リードとをそれぞれ接続する薄膜パターンからな
る伝送線路部とから構成されている。

そして、この伝送線路部は、可撓性基板２の表而に貼着
された膜厚１０００人のチタン層と膜厚１μｍの銅層と
からなる金属薄膜３ａとこの上層に形成された銅メッキ
層４ａとからなる信号線路パターンと、同様に裏面に形
成された金属薄膜３ｂとこの上層に形成された銅メッキ
層４ｂとからなる裏面グランド層とからなり、この信号
線はこの可撓性基板２に形成されたスルーホール１１を
介して内部リード５Ｒおよび外部リードに接続されてい
る。

次に、このフィルムキャリアの製造工程について説明す
る。

まず従来例と同様に第３図（ａ）に示すように、膜厚５
０μｍのポリイミドフィルム２を用意する。

そして第３図（ｂ）に示すようにこのポリイミドフィル
ム２の両面に感光性ドライフィルムを貼着し、露光現像
を経てスルーホール形成部を選択的に除去し所望のドラ
イフィルムパターン９ａ，９ｂを形成する。

次いで、第３図（Ｃ）に示すように、このドライフィル
ムパターン９ａ，９ｂをマスクとしてヒドラジン等のエ
ッチャントを用いてフィルムが貫通しない程度にポリイ
ミドフィルム２をエッチングし、凹部１０ａ，１０ｂを
形成し、ドライフィルムパターン９ａ，９ｂを剥離除去
する。

さらに、第３図（ｄ）に示すように、このポリイミドフ
ィルム２の表面および裏而にスノク・ソタリング法によ
り膜厚１００〇八のチタン薄膜と膜厚１μｍの銅薄膜と
からなる２層構造の金属薄膜３　ａ　＋３ｂを形成する
。

そして、第３図（ｅ）に示すように、この上層に新たに
ドライフイルムレジスト７ａ，７ｂを貼着し、露光現像
を経て、レジストパターンを形成する。

この後、第３図（ｒ）に示すように、電界メ・フキ法に
よりレジストパターン７ａから露呈する金属薄膜３ａの
表面に選択的に銅メ・ンキ層４ａを形成する。

さらに、第３図（ｇ）に示すように、裏面のレジストパ
ターン７ｂをマスクとして金属薄膜３ｂおよびポリイミ
ドフィルム２をヒドラジン等の工・ンチャントを用いて
エッチングし、スルーホール１１およびデバイスを載置
するためのデノくイスホール５を形成する。

この後、第３図（ｈ）に示すように、表面および裏面の
ドライフィルムレジストのパターン７ａ，７ｂを除去し
、新たに裏面にドライフィルム８を貼着し露光現像を経
て、レジストパターンを形成する。

続いて、第３図（１）に示すように、電界メッキ法によ
り、裏面のレジストパターン８から露呈する金属薄＠３
ｂの表面に選択的に銅層４ｂを形Ｉ戊する。このとき、
スルーホール１１内に露呈する表面側の金属薄！３ａの
裏面にも銅層４ｂが形成される。

そして最後に、レジストパターン８を除失しさらに、軽
いエッチングにより裏面に露呈する金属薄膜をエッチン
グ除去し第３図（ｊ）に示すように、スルーホール１１
を有するフィルムキャリアか完成する。

このようにした形成されたフィルムキャリアでは、スル
ーホールの上面側の径φＡ゛は５０μｍ１反対側の径φ
Ａは約１００μｍであり、厚さ方向の中ほどで径が小さ
くなるように構或されている。

このように、従来例のフィルムキャリアの場合、スルー
ホールの上面側の径φＡ゜は５０μｍに対し、反対側の
径φＡは約１５０μｍであったが、上記構成によれば反
対側の径φＡを約５０μｍ小さくすることができ、スル
ーホール占有面積を大幅に低減することができる。

なおこの例では、信号線およびグランド線のパターンは
、スパッタリングおよび電解めっきによって形成された
銅薄膜をフォトリソ法によりパタニングして形成したが
、樹脂フィルム表面に表面処理を行った後、薄い銅箔を
直接圧着したり、接着剤を介して固着したりして銅薄膜
を形成した後パターニングしたりまた、薄い銅箔の表面
にポリイミド樹脂等の絶縁性樹脂を塗布しこれを硬化す
ることによって銅薄膜を形成した後、同様にフォトリソ
法によりパターニングするなどの方法をとることも可能
である。

なお、上記実施例で説明したそれぞれ伝送回路の構造は
、それぞれの伝送回路構造に限定されることなく、相互
にマイクロストリップ構造やコブレナ構造、グランド付
きコプレナ構造などにも適用可能であることはいうまで
もない。

また、前記実施例では、集積回路チップ載置部に配設さ
れた孔に突出する舌片を備えた複数の内部リードと、こ
れら複数の内部リードのそれぞれに対応して外方に突出
する舌片からなる外部リードとを配設してなる樹脂フィ
ルムからなり、表面および裏面の導体層が前記樹脂フィ
ルムに形成されたスルーホールを介して接続されている
と共に、該舌片を集積回路チップのボンディングバッド
に直接接続するようにＩｉｌ！威されたいわゆるＴＡＢ
技術を用いたフィルムキャリアについて説明したが、ワ
イヤボンディングを行うようにしたフィルムキャリア等
、他のフィルムキャリアについても適用可能であり、基
板や、絶縁膜あるいは薄膜パターンについては実施例に
限定されるものではない。

〔発明の効果〕

以上説明してきたように、本発明によれば、ＴＡＢ技術
を用いたフィルムキャリアにおいて、表面および裏面の
導体パターンを接続すためのスル一ホールを表面および
裏面の両面側からのエッチングによって形成しているた
め、微細で信頼性の高いフィルムキャリアを提供するこ
とが可能となる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例のフィルムキャリアを
示す図、第２図は、同フィルムキャリアの要部拡大図、
第３図（ａ）乃至第３図（ｊ）は同フィルムキャリアの
製造工程図、第４図は従来のフィルムキャリアの全体図
、第５図はグランド付きコブレナ構造のフィルムキャリ
アを示す図、第６図はマイクロストリップ構造のフィル
ムキャリアを示す図、第７図および第８図は従来例のフ
ィルムキャリアの要部図、第９図は同フィルムキャリア
の製造工程図である。 １・・・実装基板（フィルムキャリア）、２・・・可撓
性基板、３ａ・・・金属薄膜、４ａ・・・銅メッキ層、
５・・・デバイスホール、６・・・スルーホール、７ａ
，７ｂ・・・レジストパターン、８・・・ドライフィル
ム、９ａ　　９ｂ・・・ドライフィルムパターン、１０
ａ，１０ｂ・・・凹部、１１・・・スルーホール、３３
・・・信号線路導体パターン、３２・・・グランド導体
パターン、３４・・・裏面グランド導体パターン、３５
・・・絶縁性フィルム、。 （ａ） 一　　　２ 第 ３ 図 第 ４ 図 ３４ 第 ５ 図 第６図 （ａ冫 ２ 第 ９ 図

Claims (2)

【特許請求の範囲】
1. （１）集積回路チップ載置部の周縁に先端がくるように
   、導体層からなる複数のリードを表面に配設してなる樹
   脂フィルムからなり、裏面側にも導体層が形成され、表
   面および裏面の導体層が前記樹脂フィルムに形成された
   スルーホールを介して接続される半導体集積回路実装装
   置において、前記スルーホールは厚さ方向の内部で表面 よりも径の小さい領域を有するように形成されているこ
   とを特徴とする半導体集積回路実装装置。
2. （２）集積回路チップ載置部の周縁に先端がくるように
   、導体層からなる複数のリードを表面に配設してなる樹
   脂フィルムからなり、裏面側にも導体層が形成され、表
   面および裏面の導体層が前記樹脂フィルムに形成された
   スルーホールを介して接続される半導体集積回路実装装
   置の製造方法において、 前記スルーホールの形成工程が、前記絶縁 性フィルムの両面からエッチングを行うエッチング工程
   であることを特徴とする半導体集積回路実装装置の製造
   方法。