JPH0521537A - フイルムキヤリア装置 - Google Patents
フイルムキヤリア装置Info
- Publication number
- JPH0521537A JPH0521537A JP3176598A JP17659891A JPH0521537A JP H0521537 A JPH0521537 A JP H0521537A JP 3176598 A JP3176598 A JP 3176598A JP 17659891 A JP17659891 A JP 17659891A JP H0521537 A JPH0521537 A JP H0521537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via hole
- copper
- insulating layer
- carrier device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 加工作業が極めて簡単で、バイアホールを介
しての接続の信頼性の高いフィルムキャリア装置を提供
するものである。 【構成】 絶縁層の両面に第１および第２導電層を有
し、これらの導電層間がバイアホールを介して電気的に
接続されてなるフィルムキャリア装置であって、前記導
電層の一方はバイアホール内を他方の導電層に達するよ
う突出させて形成されていることを特徴とするフィルム
キャリア装置。 【効果】 突き出し部で確実にバイアホールの接続がで
きるため、熱ストレスに対する信頼性が向上した。また
突き出し加工が容易で、工業的な量産性にも優れてい
る。
しての接続の信頼性の高いフィルムキャリア装置を提供
するものである。 【構成】 絶縁層の両面に第１および第２導電層を有
し、これらの導電層間がバイアホールを介して電気的に
接続されてなるフィルムキャリア装置であって、前記導
電層の一方はバイアホール内を他方の導電層に達するよ
う突出させて形成されていることを特徴とするフィルム
キャリア装置。 【効果】 突き出し部で確実にバイアホールの接続がで
きるため、熱ストレスに対する信頼性が向上した。また
突き出し加工が容易で、工業的な量産性にも優れてい
る。
Description
【０００１】
【産業上の利用分野】本発明はバイアホールを有するフ
ィルムキャリア装置に関する。
ィルムキャリア装置に関する。
【０００２】
【従来の技術】最近ＩＣの薄型高密度実装化に対応し
て、ＩＣチップをフィルムキャリアに取り付けて実装す
るＴＡＢ（テープキャリア方式）が用いられている。こ
のようなＴＡＢにおいては、例えばポリイミドフィルム
などの絶縁層の上面に信号層、下面に電源層を有してい
るが、下面の電源層から配線をとるためなどの目的でバ
イアホールが設けられる。
て、ＩＣチップをフィルムキャリアに取り付けて実装す
るＴＡＢ（テープキャリア方式）が用いられている。こ
のようなＴＡＢにおいては、例えばポリイミドフィルム
などの絶縁層の上面に信号層、下面に電源層を有してい
るが、下面の電源層から配線をとるためなどの目的でバ
イアホールが設けられる。
【０００３】フィルムキャリア装置に形成されたバイア
ホールを接続する手段として、従来例えば図７に示すよ
うにスパッタ法で銅をコートして銅膜層５を形成する方
法がある。すなわち例えば厚さ２５μｍの銅箔１、接着
剤層２、厚さ７５μｍの絶縁層３に形成されたバイアホ
ール４をスパッタ法による厚さ４μｍの銅膜層５により
接続している。また、図８には例えば厚さ７５μｍのポ
リイミド絶縁層３の両面に厚さ３５μｍの銅箔１、７を
エポキシ系接着剤２、６により張り合わせた後、径０．
２〜０．６ｍｍのスルーホール８を形成したものである
が、その接続法として、銅の電気めっき法や無電解めっ
き法によりめっき層９を形成したものである。
ホールを接続する手段として、従来例えば図７に示すよ
うにスパッタ法で銅をコートして銅膜層５を形成する方
法がある。すなわち例えば厚さ２５μｍの銅箔１、接着
剤層２、厚さ７５μｍの絶縁層３に形成されたバイアホ
ール４をスパッタ法による厚さ４μｍの銅膜層５により
接続している。また、図８には例えば厚さ７５μｍのポ
リイミド絶縁層３の両面に厚さ３５μｍの銅箔１、７を
エポキシ系接着剤２、６により張り合わせた後、径０．
２〜０．６ｍｍのスルーホール８を形成したものである
が、その接続法として、銅の電気めっき法や無電解めっ
き法によりめっき層９を形成したものである。
【０００４】前記スパッタ法による接続では、ポリイミ
ド絶縁層が発熱し、熱変形するうえ、用いるポリイミド
の種類（例えば商品名カプトンＨ、ユーピレックスＳ
等）によっては、形成される銅膜層の密着力が３０ｇ／
ｃｍ以下と弱く、密着力向上のためにはスパッタの後、
特殊なプラズマ処理が必要であった。まためっき法は、
一般に密着力が良いものの、やはり用いるポリイミドの
種類（例えば商品名カプトンＤ、ユーピレックスＳ等）
によってはめっきの密着性が悪く、熱ストレスに対する
信頼性に乏しいという問題がある。さらに銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となることなどの問題もある。
ド絶縁層が発熱し、熱変形するうえ、用いるポリイミド
の種類（例えば商品名カプトンＨ、ユーピレックスＳ
等）によっては、形成される銅膜層の密着力が３０ｇ／
ｃｍ以下と弱く、密着力向上のためにはスパッタの後、
特殊なプラズマ処理が必要であった。まためっき法は、
一般に密着力が良いものの、やはり用いるポリイミドの
種類（例えば商品名カプトンＤ、ユーピレックスＳ等）
によってはめっきの密着性が悪く、熱ストレスに対する
信頼性に乏しいという問題がある。さらに銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となることなどの問題もある。
【０００５】
【発明が解決しようとする課題】フィルムキャリア装置
の絶縁層の両面に有する導電層間をバイアホールを介し
て電気的に接続する上記従来技術の課題に鑑み、信頼性
が高く、容易に接続できる方法が求められていた。本発
明は、このような要望に応えるものである。
の絶縁層の両面に有する導電層間をバイアホールを介し
て電気的に接続する上記従来技術の課題に鑑み、信頼性
が高く、容易に接続できる方法が求められていた。本発
明は、このような要望に応えるものである。
【０００６】本発明は導電層間の電気的接続を一方の導
電層の突き出し加工を行なった後、例えば蒸着法などに
より他の導電層を形成することにより実現するものであ
り、加工作業が極めて簡単で、バイアホールを介しての
電気的接続の信頼性の高いフィルムキャリア装置を提供
するものである。
電層の突き出し加工を行なった後、例えば蒸着法などに
より他の導電層を形成することにより実現するものであ
り、加工作業が極めて簡単で、バイアホールを介しての
電気的接続の信頼性の高いフィルムキャリア装置を提供
するものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、絶縁層の両面に第１および第２導電
層を有し、これらの導電層間がバイアホールを介して電
気的に接続されてなるフィルムキャリア装置であって、
前記導電層の一方はバイアホール内を他方の導電層に達
するよう突出させて形成されていることを特徴とするフ
ィルムキャリア装置が提供される。以下図面に基づき、
本発明をさらに詳細に説明する。
に本発明によれば、絶縁層の両面に第１および第２導電
層を有し、これらの導電層間がバイアホールを介して電
気的に接続されてなるフィルムキャリア装置であって、
前記導電層の一方はバイアホール内を他方の導電層に達
するよう突出させて形成されていることを特徴とするフ
ィルムキャリア装置が提供される。以下図面に基づき、
本発明をさらに詳細に説明する。
【０００８】本発明において第１導電シート層としては
銅箔シート、銅合金（Ｃｕ−Ｚｒ、Ｃｕ−Ｓｎ合金等）
箔シート、４２合金（Ｆｅ−４２％Ｎｉ合金）箔シート
などが挙げられる。第１導電シート層の厚さは通常１０
〜１５０μｍである。また、絶縁層３は商品名カプトン
Ｄ、カプトンＨ、ユーピレックスＳなどで知られるポリ
イミドフィルム、ガラスエポキシ、ＢＴレジンポリエス
テルフィルム等が挙げられるが、通常ポリイミドフィル
ムが好んで用いられる。絶縁層の厚さは通常１５〜１５
０μｍである。
銅箔シート、銅合金（Ｃｕ−Ｚｒ、Ｃｕ−Ｓｎ合金等）
箔シート、４２合金（Ｆｅ−４２％Ｎｉ合金）箔シート
などが挙げられる。第１導電シート層の厚さは通常１０
〜１５０μｍである。また、絶縁層３は商品名カプトン
Ｄ、カプトンＨ、ユーピレックスＳなどで知られるポリ
イミドフィルム、ガラスエポキシ、ＢＴレジンポリエス
テルフィルム等が挙げられるが、通常ポリイミドフィル
ムが好んで用いられる。絶縁層の厚さは通常１５〜１５
０μｍである。
【０００９】バイアホールは、通常絶縁層にフォトレジ
スト層を形成し、それをマスクとしてヒドラジン等の液
中でフィルムシートの一部の領域をエッチングすること
により形成することができる。バイアホールの直径は通
常０．０５ｍｍから２．０ｍｍの範囲にあることが好ま
しい。その理由としては、多層配線でしかも配線ピッチ
が狭くなる傾向にあるので２．０ｍｍを越えるスペース
を確保するのが困難である。また直径が０．０５ｍｍよ
りも小さくなると本発明で使用する突き出し加工が実際
上困難となる。
スト層を形成し、それをマスクとしてヒドラジン等の液
中でフィルムシートの一部の領域をエッチングすること
により形成することができる。バイアホールの直径は通
常０．０５ｍｍから２．０ｍｍの範囲にあることが好ま
しい。その理由としては、多層配線でしかも配線ピッチ
が狭くなる傾向にあるので２．０ｍｍを越えるスペース
を確保するのが困難である。また直径が０．０５ｍｍよ
りも小さくなると本発明で使用する突き出し加工が実際
上困難となる。
【００１０】本発明においては、例えば突き出し加工に
より、第１導電シート層を絶縁層の上面高さ付近まで突
き出す。突き出し高さは絶縁層の上面高さになるべく合
わせることが好ましい。突き出し加工は金属パンチ、刃
の無い回転ドリル押し付け、絞り加工、吸引成形等から
選ばれる手段により行なうことができるが、金属パンチ
あるいは金型による絞り加工によることが、突き出し加
工の作業能率と突き出し加工の信頼性の点で好ましい。
より、第１導電シート層を絶縁層の上面高さ付近まで突
き出す。突き出し高さは絶縁層の上面高さになるべく合
わせることが好ましい。突き出し加工は金属パンチ、刃
の無い回転ドリル押し付け、絞り加工、吸引成形等から
選ばれる手段により行なうことができるが、金属パンチ
あるいは金型による絞り加工によることが、突き出し加
工の作業能率と突き出し加工の信頼性の点で好ましい。
【００１１】第２の導電層は突き出した第１導電シート
層と共に絶縁層の上面に形成され、バイアホールを介し
て電気的に接続される。第２導電層は真空蒸着法により
形成されることが好ましい。蒸着金属としては銅、Ｎｉ
下地銅、Ｔｉ下地銅であるが銅であることが好ましい。
なお、図５、６の構造に示すように、バイアホールの側
壁に沿った突き出し加工により、突き出された銅箔シー
ト１と真空蒸着による銅層１０の密着安定性を向上させ
ることも可能である。第２導電層が形成されたあとは常
法によりレジスト塗布、パターンニング、導電層のエッ
チングを行い、微細配線の多層構造のフィルムキャリア
装置を得ることができる。
層と共に絶縁層の上面に形成され、バイアホールを介し
て電気的に接続される。第２導電層は真空蒸着法により
形成されることが好ましい。蒸着金属としては銅、Ｎｉ
下地銅、Ｔｉ下地銅であるが銅であることが好ましい。
なお、図５、６の構造に示すように、バイアホールの側
壁に沿った突き出し加工により、突き出された銅箔シー
ト１と真空蒸着による銅層１０の密着安定性を向上させ
ることも可能である。第２導電層が形成されたあとは常
法によりレジスト塗布、パターンニング、導電層のエッ
チングを行い、微細配線の多層構造のフィルムキャリア
装置を得ることができる。
【００１２】
【実施例】以下、本発明を実施例に基づき具体的に説明
する。
する。
【００１３】（実施例１）直径３００μｍのバイアホー
ルが形成された厚さ１００μｍの絶縁層（ポリイミド：
宇部興産社製、商品名ユーピレックスＳ）３にエポキシ
系接着剤２で厚さ２５μｍの銅箔シート１を貼り合わせ
た。次いで金属パンチ（パンチ径２００μｍ）でバイア
ホール８０個の突き出し加工を行ない、銅箔シート層１
を絶縁層３の上面高さまで突き出した。図１は突き出し
加工された構造を示す。次いでこの構造の絶縁層３の上
面に真空蒸着法で厚さ４μｍの銅層１０を形成し、その
後レジスト塗布、パターンニング、銅層のエッチングを
行い、微細配線の２層構造のフィルムキャリア装置を作
成した。銅箔シート１と銅層１０とが接続された構造を
図２に示す。比較のため、同じ構成のバイアホールに、
スパッタ法で厚さ４μｍの銅膜５を形成した（図７参
照）。両者の初期抵抗のばらつきを調べたところ、実施
例１では初期抵抗のばらつきは±０．１Ω、比較例１の
ものは±１Ωであり、本発明のものはばらつきも小さく
安定していた。また、このフィルムキャリア装置を−５
０℃〜＋１５０℃の温度サイクル試験を実施しながら接
続抵抗の推移を調べたところ、比較例１のフィルムキャ
リア装置よりも導通不可（バイアホールでの膜はがれに
よる断線）になる時間が２０００時間と５倍長く、熱ス
トレスに対する信頼性が大幅に向上した。
ルが形成された厚さ１００μｍの絶縁層（ポリイミド：
宇部興産社製、商品名ユーピレックスＳ）３にエポキシ
系接着剤２で厚さ２５μｍの銅箔シート１を貼り合わせ
た。次いで金属パンチ（パンチ径２００μｍ）でバイア
ホール８０個の突き出し加工を行ない、銅箔シート層１
を絶縁層３の上面高さまで突き出した。図１は突き出し
加工された構造を示す。次いでこの構造の絶縁層３の上
面に真空蒸着法で厚さ４μｍの銅層１０を形成し、その
後レジスト塗布、パターンニング、銅層のエッチングを
行い、微細配線の２層構造のフィルムキャリア装置を作
成した。銅箔シート１と銅層１０とが接続された構造を
図２に示す。比較のため、同じ構成のバイアホールに、
スパッタ法で厚さ４μｍの銅膜５を形成した（図７参
照）。両者の初期抵抗のばらつきを調べたところ、実施
例１では初期抵抗のばらつきは±０．１Ω、比較例１の
ものは±１Ωであり、本発明のものはばらつきも小さく
安定していた。また、このフィルムキャリア装置を−５
０℃〜＋１５０℃の温度サイクル試験を実施しながら接
続抵抗の推移を調べたところ、比較例１のフィルムキャ
リア装置よりも導通不可（バイアホールでの膜はがれに
よる断線）になる時間が２０００時間と５倍長く、熱ス
トレスに対する信頼性が大幅に向上した。
【００１４】（実施例２）厚さ２５μｍの銅箔シート７
にエポキシ系接着剤層６を介して厚さ７５μｍのポリイ
ミド絶縁層（商品名：ユーピレックスＳ）３を貼り合わ
せた後、径２００μｍのスルーホールを打ち抜いた。次
いで他方の面にエポキシ系接着剤層２を介して厚さ２５
μｍの銅箔シート１を貼り合わせ、金属パンチで該銅箔
シート１をスルーホールの上面まで突き出し加工を同時
に８０箇所行なった。図３は突き出しを終えた構造の断
面図を示す。次いで、突き出し加工した銅箔シート１と
反対側の銅箔シート７の上に真空蒸着法により、厚さ２
５μｍの銅層１０を形成した。さらにレジスト塗布、パ
ターンニングを行い、銅層をエッチングし、２層微細配
線構造のフィルムキャリア装置を製作した。この場合ス
ルーホール構造と異なりバイアホールのため他面の裏止
めレジストが表面に流れることがないため、作業効率が
向上した。このフィルムキャリア装置を−５０℃〜＋１
５０℃の温度サイクル試験（３０分保持）を実施しなが
ら接続抵抗の推移を調べたところ、比較例１のものと比
較して初期抵抗のばらつきも小さく導通不可になる時間
が２０００時間と１０倍長く、熱ストレスに対する信頼
性が大幅に向上した。
にエポキシ系接着剤層６を介して厚さ７５μｍのポリイ
ミド絶縁層（商品名：ユーピレックスＳ）３を貼り合わ
せた後、径２００μｍのスルーホールを打ち抜いた。次
いで他方の面にエポキシ系接着剤層２を介して厚さ２５
μｍの銅箔シート１を貼り合わせ、金属パンチで該銅箔
シート１をスルーホールの上面まで突き出し加工を同時
に８０箇所行なった。図３は突き出しを終えた構造の断
面図を示す。次いで、突き出し加工した銅箔シート１と
反対側の銅箔シート７の上に真空蒸着法により、厚さ２
５μｍの銅層１０を形成した。さらにレジスト塗布、パ
ターンニングを行い、銅層をエッチングし、２層微細配
線構造のフィルムキャリア装置を製作した。この場合ス
ルーホール構造と異なりバイアホールのため他面の裏止
めレジストが表面に流れることがないため、作業効率が
向上した。このフィルムキャリア装置を−５０℃〜＋１
５０℃の温度サイクル試験（３０分保持）を実施しなが
ら接続抵抗の推移を調べたところ、比較例１のものと比
較して初期抵抗のばらつきも小さく導通不可になる時間
が２０００時間と１０倍長く、熱ストレスに対する信頼
性が大幅に向上した。
【００１５】温度サイクル（熱ストレス）試験法：バイ
アホールを介して電気的に接続したフィルムキャリア装
置をＥＩＡＪ(Electronic Industries Association of
Japan ：社団法人日本電子機械工業会）の規格に準拠
し、二葉科学製冷熱サイクルの試験機を用い、−５０℃
に３０分間保った後、昇温速度１２０℃／分で１５０℃
に昇温し、３０分間保つ。次いで降温速度−３０℃／分
で−５０℃とする。このサイクルを繰り返し、導通が不
可になる時間を調べた。なお試験数４８の平均値で求め
た。
アホールを介して電気的に接続したフィルムキャリア装
置をＥＩＡＪ(Electronic Industries Association of
Japan ：社団法人日本電子機械工業会）の規格に準拠
し、二葉科学製冷熱サイクルの試験機を用い、−５０℃
に３０分間保った後、昇温速度１２０℃／分で１５０℃
に昇温し、３０分間保つ。次いで降温速度−３０℃／分
で−５０℃とする。このサイクルを繰り返し、導通が不
可になる時間を調べた。なお試験数４８の平均値で求め
た。
【００１６】
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明によって提供されるフィルムキャリア
装置は突き出し部で確実にバイアホールを介して第１お
よび第２導電層の接続ができるため、熱ストレスに対す
る信頼性が向上した。また、バイアホールが２．０ｍｍ
より小径のもの程第１導電シート層（銅箔層）も薄くで
き、本発明による突き出し加工が容易で、確実にバイア
ホールを介しての接続ができる。さらに、工業的な量産
性にも優れている。
いるので、本発明によって提供されるフィルムキャリア
装置は突き出し部で確実にバイアホールを介して第１お
よび第２導電層の接続ができるため、熱ストレスに対す
る信頼性が向上した。また、バイアホールが２．０ｍｍ
より小径のもの程第１導電シート層（銅箔層）も薄くで
き、本発明による突き出し加工が容易で、確実にバイア
ホールを介しての接続ができる。さらに、工業的な量産
性にも優れている。
【図１】本発明の実施例１の導電層を突き出した段階の
構造を示す断面図である。
構造を示す断面図である。
【図２】本発明の実施例１の電気的接続を終えた段階の
構造を示す断面図である。
構造を示す断面図である。
【図３】本発明の実施例２の導電層を突き出した段階の
構造を示す断面図である。
構造を示す断面図である。
【図４】本発明の実施例２の電気的接続を終えた段階の
構造を示す断面図である。
構造を示す断面図である。
【図５】本発明の別の突き出し加工の実施態様を示す断
面図である。
面図である。
【図６】本発明の別の実施態様であり、図５の突き出し
た構造に電気的接続を終えた段階の構造を示す断面図で
ある。
た構造に電気的接続を終えた段階の構造を示す断面図で
ある。
【図７】従来のスパッタ法により電気的に接続した構造
を示す断面図である。
を示す断面図である。
【図８】従来のめっき法により電気的に接続した構造を
示す断面図である。
示す断面図である。
１ 銅箔シート（第１導電シート層） ２ 接着剤層 ３ 絶縁層 ４ バイアホール ５ 銅膜層 ６ 接着剤層 ７ 銅箔シート層 ８ スルーホール ９ めっき層 １０ 銅層（第２導電層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 御 田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 高 城 正 治 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 村 上 富 男 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (1)
- 【特許請求の範囲】 【請求項１】 絶縁層の両面に第１および第２導電層を
有し、これらの導電層間がバイアホールを介して電気的
に接続されてなるフィルムキャリア装置であって、前記
導電層の一方はバイアホール内を他方の導電層に達する
よう突出させて形成されていることを特徴とするフィル
ムキャリア装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176598A JP2757593B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176598A JP2757593B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521537A true JPH0521537A (ja) | 1993-01-29 |
| JP2757593B2 JP2757593B2 (ja) | 1998-05-25 |
Family
ID=16016373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176598A Expired - Lifetime JP2757593B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757593B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
| US6034428A (en) * | 1993-11-22 | 2000-03-07 | Fujitsu Limited | Semiconductor integrated circuit device having stacked wiring and insulating layers |
| US6111306A (en) * | 1993-12-06 | 2000-08-29 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
| WO2002021592A2 (de) * | 2000-09-05 | 2002-03-14 | Siemens Aktiengesellschaft | Verfahren zum herstellen einer elektrisch leitenden schicht auf der wandung von durchgangslöchern in einem substrat |
| US7184102B2 (en) | 2003-02-27 | 2007-02-27 | Alps Electric Co., Ltd. | Television tuner having input and output signals sufficiently isolated from each other |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395947A (ja) * | 1989-09-07 | 1991-04-22 | Toshiba Corp | 半導体集積回路実装装置およびその製造方法 |
| JPH0410552A (ja) * | 1990-04-27 | 1992-01-14 | Nec Corp | 半導体パッケージ用ｔａｂテープ |
-
1991
- 1991-07-17 JP JP3176598A patent/JP2757593B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395947A (ja) * | 1989-09-07 | 1991-04-22 | Toshiba Corp | 半導体集積回路実装装置およびその製造方法 |
| JPH0410552A (ja) * | 1990-04-27 | 1992-01-14 | Nec Corp | 半導体パッケージ用ｔａｂテープ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034428A (en) * | 1993-11-22 | 2000-03-07 | Fujitsu Limited | Semiconductor integrated circuit device having stacked wiring and insulating layers |
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
| US5804467A (en) * | 1993-12-06 | 1998-09-08 | Fujistsu Limited | Semiconductor device and method of producing the same |
| US6111306A (en) * | 1993-12-06 | 2000-08-29 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
| US6379997B1 (en) | 1993-12-06 | 2002-04-30 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
| WO2002021592A2 (de) * | 2000-09-05 | 2002-03-14 | Siemens Aktiengesellschaft | Verfahren zum herstellen einer elektrisch leitenden schicht auf der wandung von durchgangslöchern in einem substrat |
| WO2002021592A3 (de) * | 2000-09-05 | 2002-07-11 | Siemens Ag | Verfahren zum herstellen einer elektrisch leitenden schicht auf der wandung von durchgangslöchern in einem substrat |
| US7184102B2 (en) | 2003-02-27 | 2007-02-27 | Alps Electric Co., Ltd. | Television tuner having input and output signals sufficiently isolated from each other |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757593B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001007468A (ja) | 配線基板，多層配線基板およびその製造方法 | |
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JP2757593B2 (ja) | フィルムキャリア装置の製造方法 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JP2757594B2 (ja) | フィルムキャリア装置 | |
| JP2001053413A (ja) | 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法 | |
| JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JP2884271B2 (ja) | 両面ｔａｂの製造方法 | |
| JP2002344102A (ja) | フレキシブル回路基板およびフレキシブル回路基板の製造方法 | |
| JP2968731B2 (ja) | 異方導電フィルムの製造方法 | |
| JP3167360B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP2699514B2 (ja) | 両面配線基板の製造方法 | |
| JPH07226584A (ja) | 絶縁接着材料付き銅箔を用いた多層配線板の製造法 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP3188783B2 (ja) | フィルムキャリア、フィルムキャリアデバイスおよびフィルムキャリアの製造方法 | |
| JPH1032281A (ja) | 抵抗内蔵半導体回路基板 | |
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPH10335769A (ja) | 混成集積回路用基板 | |
| JPH0697318A (ja) | 半導体装置用配線基板 | |
| JP3541741B2 (ja) | 多層ｔａｂテープの製造方法 | |
| JPH05166961A (ja) | 半導体装置及びその実装方法 | |
| JPH1012987A (ja) | ２層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |