JPH11251348A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11251348A JPH11251348A JP5034398A JP5034398A JPH11251348A JP H11251348 A JPH11251348 A JP H11251348A JP 5034398 A JP5034398 A JP 5034398A JP 5034398 A JP5034398 A JP 5034398A JP H11251348 A JPH11251348 A JP H11251348A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive
- electrode
- semiconductor device
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【課題】 金線と樹脂基板と金属ボールとを用いず、外
部装置と確実に接続され小型化かつ低価格化された半導
体装置を実現する。 【解決手段】 半導体チップ１０の主面上に、電極１１
の上方に設けられた開口と該開口以外の部分に設けられ
た突起２２とを有する絶縁層２０と、突起２２上に設け
られ外部装置に接続されるための突起状電極３２と、突
起状電極３２と電極１１に接続されたパッド３０とを接
続するための金属配線３１と、主面の突起状電極３２以
外の部分を覆うように形成されたソルダーレジスト５０
とを備える。金線と樹脂基板と金属ボールとに代えて、
各々絶縁層２０上に設けられた金属配線３１と突起状電
極３２とを用いるので、外部装置と確実に接続され、小
型化と材料コストの削減とが可能な半導体装置が実現さ
れる。
部装置と確実に接続され小型化かつ低価格化された半導
体装置を実現する。 【解決手段】 半導体チップ１０の主面上に、電極１１
の上方に設けられた開口と該開口以外の部分に設けられ
た突起２２とを有する絶縁層２０と、突起２２上に設け
られ外部装置に接続されるための突起状電極３２と、突
起状電極３２と電極１１に接続されたパッド３０とを接
続するための金属配線３１と、主面の突起状電極３２以
外の部分を覆うように形成されたソルダーレジスト５０
とを備える。金線と樹脂基板と金属ボールとに代えて、
各々絶縁層２０上に設けられた金属配線３１と突起状電
極３２とを用いるので、外部装置と確実に接続され、小
型化と材料コストの削減とが可能な半導体装置が実現さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を有する半導体装置であって、小型化と低価
格化とが可能で、かつ外部装置に対して確実に接続でき
る半導体装置及びその製造方法に関するものである。
半導体素子を有する半導体装置であって、小型化と低価
格化とが可能で、かつ外部装置に対して確実に接続でき
る半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、及び高速化
が要求されるようになってきた。このため、ＢＧＡ（ボ
ール・グリッド・アレイ）パッケージやＣＳＰ（チップ
・スケール・パッケージ）が開発されている。
い、半導体装置に対して小型化、高密度化、及び高速化
が要求されるようになってきた。このため、ＢＧＡ（ボ
ール・グリッド・アレイ）パッケージやＣＳＰ（チップ
・スケール・パッケージ）が開発されている。
【０００３】以下、従来のＢＧＡ型半導体装置及びその
製造方法について、図面を参照しながら説明する。図５
は、従来のＢＧＡ型半導体装置を示す断面図である。図
５において、１００は半導体チップ、１０１は半導体チ
ップ１００の上に形成された電極、１０２は半導体チッ
プ１００を載置するための樹脂基板、１０３は樹脂基板
１０２において表側の面上に形成された金属からなる配
線、１０４は配線１０３を保護するための絶縁被膜、１
０５は絶縁被膜１０４の開口部に露出され配線１０３の
一部からなるボンディングエリアである。そして、１０
６は半導体チップ１００と絶縁被膜１０４を有する樹脂
基板１０２とを接着するための接合材料、１０７は電極
１０１と配線１０３とを接続するための金線、１０８は
半導体チップ１００と金線１０７と配線１０３とを保護
するための封止樹脂、１０９は樹脂基板１０２の裏側の
面に設けられた開口部において配線１０３に接続された
金属ボール、１１０は金属ボールを配線１０３に接続す
るためのハンダである。
製造方法について、図面を参照しながら説明する。図５
は、従来のＢＧＡ型半導体装置を示す断面図である。図
５において、１００は半導体チップ、１０１は半導体チ
ップ１００の上に形成された電極、１０２は半導体チッ
プ１００を載置するための樹脂基板、１０３は樹脂基板
１０２において表側の面上に形成された金属からなる配
線、１０４は配線１０３を保護するための絶縁被膜、１
０５は絶縁被膜１０４の開口部に露出され配線１０３の
一部からなるボンディングエリアである。そして、１０
６は半導体チップ１００と絶縁被膜１０４を有する樹脂
基板１０２とを接着するための接合材料、１０７は電極
１０１と配線１０３とを接続するための金線、１０８は
半導体チップ１００と金線１０７と配線１０３とを保護
するための封止樹脂、１０９は樹脂基板１０２の裏側の
面に設けられた開口部において配線１０３に接続された
金属ボール、１１０は金属ボールを配線１０３に接続す
るためのハンダである。
【０００４】次に、従来のＢＧＡ型半導体装置の製造方
法について、図５を参照して説明する。まず、樹脂基板
１０２において配線１０３と絶縁被膜１０４とが予め形
成された面に、接合材料１０６を用いて半導体チップ１
００を接合して載置する。ここで、樹脂基板１０２とし
て、ＴＡＢ（テープ・オートメーティッド・ボンディン
グ）パッケージ用のポリイミドテープ等を用いる。ま
た、絶縁被膜１０４は、液状ソルダーレジストを印刷す
ることにより、又は感光性ソルダーレジストを用いてフ
ォトリソグラフィー技術により形成する。また、接合材
料１０６として、絶縁性エポキシ樹脂のペーストや、絶
縁性樹脂テープ等を用いる。次に、金線１０７を用いて
ワイヤーボンディングすることにより、電極１０１と配
線１０３のボンディングエリア１０５との間を電気的に
接続する。次に、樹脂基板１０２の表側の面において封
止樹脂１０８を用いて封止することにより、樹脂基板１
０２に接合された半導体チップ１００、金線１０７、及
び配線１０３を保護する。次に、樹脂基板１０２の裏側
の面に設けられた開口部において、ハンダ１１０を用い
て、配線１０３の裏面へ金属ボール１０９を溶融接合す
る。ここで、金属ボール１０９としては、ハンダボー
ル、ハンダで被覆されたＣｕボール等を用いる。
法について、図５を参照して説明する。まず、樹脂基板
１０２において配線１０３と絶縁被膜１０４とが予め形
成された面に、接合材料１０６を用いて半導体チップ１
００を接合して載置する。ここで、樹脂基板１０２とし
て、ＴＡＢ（テープ・オートメーティッド・ボンディン
グ）パッケージ用のポリイミドテープ等を用いる。ま
た、絶縁被膜１０４は、液状ソルダーレジストを印刷す
ることにより、又は感光性ソルダーレジストを用いてフ
ォトリソグラフィー技術により形成する。また、接合材
料１０６として、絶縁性エポキシ樹脂のペーストや、絶
縁性樹脂テープ等を用いる。次に、金線１０７を用いて
ワイヤーボンディングすることにより、電極１０１と配
線１０３のボンディングエリア１０５との間を電気的に
接続する。次に、樹脂基板１０２の表側の面において封
止樹脂１０８を用いて封止することにより、樹脂基板１
０２に接合された半導体チップ１００、金線１０７、及
び配線１０３を保護する。次に、樹脂基板１０２の裏側
の面に設けられた開口部において、ハンダ１１０を用い
て、配線１０３の裏面へ金属ボール１０９を溶融接合す
る。ここで、金属ボール１０９としては、ハンダボー
ル、ハンダで被覆されたＣｕボール等を用いる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、配線１０３の裏面に金属ボー
ル１０９を溶融接合する工程が必要なので、製造工数が
増大する。また、半導体チップ１１０が載置される領域
の外側にボンディングエリア１０５を設けた樹脂基板１
０２が必要なので、材料コストが増加し、半導体装置の
面積が大きくなる。
来の半導体装置によれば、配線１０３の裏面に金属ボー
ル１０９を溶融接合する工程が必要なので、製造工数が
増大する。また、半導体チップ１１０が載置される領域
の外側にボンディングエリア１０５を設けた樹脂基板１
０２が必要なので、材料コストが増加し、半導体装置の
面積が大きくなる。
【０００６】本発明は、上記従来の問題を解決するため
に、金属ボール及び樹脂基板を用いないことによって小
型化と低価格化とを可能にし、かつ外部装置に対して確
実に接続できる半導体装置及びその製造方法を提供する
ことを目的とする。
に、金属ボール及び樹脂基板を用いないことによって小
型化と低価格化とを可能にし、かつ外部装置に対して確
実に接続できる半導体装置及びその製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明では、請求項１〜３に記載された半導体装置
に関する手段と、請求項４〜８に記載された半導体装置
の製造方法に関する手段とを講じている。
に、本発明では、請求項１〜３に記載された半導体装置
に関する手段と、請求項４〜８に記載された半導体装置
の製造方法に関する手段とを講じている。
【０００８】本発明の第１の半導体装置は、請求項１に
記載されているように、半導体チップを有する半導体装
置であって、半導体チップの主面上に形成された電極
と、主面上に形成され電極の上方部分には開口を、該開
口を除くいずれかの部分には突起をそれぞれ有する絶縁
層と、突起の上に形成された突起状電極と、絶縁層の上
にわたって形成され電極と突起状電極とを接続する金属
配線とを備えている。
記載されているように、半導体チップを有する半導体装
置であって、半導体チップの主面上に形成された電極
と、主面上に形成され電極の上方部分には開口を、該開
口を除くいずれかの部分には突起をそれぞれ有する絶縁
層と、突起の上に形成された突起状電極と、絶縁層の上
にわたって形成され電極と突起状電極とを接続する金属
配線とを備えている。
【０００９】これにより、突起状電極を介して外部装置
の接続用電極に直接接続可能な構造なので、金属ボール
がなくても半導体装置が外部装置に対して確実に接続さ
れる。すなわち、従来の半導体装置のごとく半導体チッ
プとは別に設けられた金線と配線を有する樹脂基板と金
属ボールとを用いることなく、半導体チップの主面に設
けられた絶縁層上にそれぞれ形成された金属配線と突起
状電極とを使用するので、材料コストが削減され小型化
された半導体装置が実現される。
の接続用電極に直接接続可能な構造なので、金属ボール
がなくても半導体装置が外部装置に対して確実に接続さ
れる。すなわち、従来の半導体装置のごとく半導体チッ
プとは別に設けられた金線と配線を有する樹脂基板と金
属ボールとを用いることなく、半導体チップの主面に設
けられた絶縁層上にそれぞれ形成された金属配線と突起
状電極とを使用するので、材料コストが削減され小型化
された半導体装置が実現される。
【００１０】請求項２に記載されているように、請求項
１の半導体装置において、突起状電極は金属配線と同じ
材料からなり、一体的に形成されている構成とすること
ができる。
１の半導体装置において、突起状電極は金属配線と同じ
材料からなり、一体的に形成されている構成とすること
ができる。
【００１１】これにより、絶縁層の上で突起状電極と金
属配線とが確実に接続される。
属配線とが確実に接続される。
【００１２】請求項３に記載されているように、請求項
１又は２の半導体装置において、絶縁層及び金属配線の
上に形成され突起状電極の上方部分に開口を有する絶縁
性物質からなる保護膜を更に備えた構成とすることがで
きる。
１又は２の半導体装置において、絶縁層及び金属配線の
上に形成され突起状電極の上方部分に開口を有する絶縁
性物質からなる保護膜を更に備えた構成とすることがで
きる。
【００１３】これにより、主面上で外部装置との信号の
授受に無関係な部分が保護膜によって保護されるので、
信頼性の高い半導体装置が得られる。
授受に無関係な部分が保護膜によって保護されるので、
信頼性の高い半導体装置が得られる。
【００１４】本発明の第１の半導体装置の製造方法は、
請求項４に記載されているように、半導体チップにおい
て電極が設けられた主面上の全面に絶縁膜を形成する第
１の工程と、絶縁膜における電極の上方部分に開口を形
成する第２の工程と、絶縁膜における開口を除くいずれ
かの部分に突起を形成する第３の工程と、絶縁膜の上
に、電極に接続され、突起上では突起状電極となり、絶
縁膜上の突起以外の領域では突起状電極と電極とをつな
ぐ金属配線となる配線パターンを形成する第４の工程と
を備えている。
請求項４に記載されているように、半導体チップにおい
て電極が設けられた主面上の全面に絶縁膜を形成する第
１の工程と、絶縁膜における電極の上方部分に開口を形
成する第２の工程と、絶縁膜における開口を除くいずれ
かの部分に突起を形成する第３の工程と、絶縁膜の上
に、電極に接続され、突起上では突起状電極となり、絶
縁膜上の突起以外の領域では突起状電極と電極とをつな
ぐ金属配線となる配線パターンを形成する第４の工程と
を備えている。
【００１５】これにより、金属配線と突起状電極とを同
時に形成するので、製造工数を削減して半導体装置を製
造することができる。
時に形成するので、製造工数を削減して半導体装置を製
造することができる。
【００１６】請求項５に記載されているように、請求項
４の半導体装置の製造方法において、第１の工程では、
絶縁膜としての感光性絶縁膜を形成し、第２の工程で
は、第１の露光用マスクを用いて感光性絶縁膜を露光す
ることにより第１の感光部を形成した後、該第１の感光
部を有する感光性絶縁膜を現像することにより開口を形
成し、第３の工程では、第２の露光用マスクを用いて感
光性絶縁膜を露光することにより第２の感光部を形成し
た後、該第２の感光部を有する感光性絶縁膜を現像する
ことにより突起を形成することとしている。
４の半導体装置の製造方法において、第１の工程では、
絶縁膜としての感光性絶縁膜を形成し、第２の工程で
は、第１の露光用マスクを用いて感光性絶縁膜を露光す
ることにより第１の感光部を形成した後、該第１の感光
部を有する感光性絶縁膜を現像することにより開口を形
成し、第３の工程では、第２の露光用マスクを用いて感
光性絶縁膜を露光することにより第２の感光部を形成し
た後、該第２の感光部を有する感光性絶縁膜を現像する
ことにより突起を形成することとしている。
【００１７】これにより、感光性絶縁膜を露光、現像し
て開口と突起とを順次形成した後、金属配線と突起状電
極とを同時に形成するので、開口において露出した電極
と突起上に形成された突起状電極とを寸法精度よく接続
できる。
て開口と突起とを順次形成した後、金属配線と突起状電
極とを同時に形成するので、開口において露出した電極
と突起上に形成された突起状電極とを寸法精度よく接続
できる。
【００１８】本発明の第２の半導体装置の製造方法は、
請求項６に記載されているように、半導体チップにおい
て電極が設けられた主面上の全面に絶縁膜を形成する第
１の工程と、絶縁膜における電極の上方部分に開口を形
成すると同時に該開口を除くいずれかの部分に突起を形
成する第２の工程と、絶縁膜の上に、電極に接続され、
突起上では突起状電極となり、絶縁膜上の突起以外の領
域では突起状電極と電極とをつなぐ金属配線となる配線
パターンを形成する第３の工程とを備えている。
請求項６に記載されているように、半導体チップにおい
て電極が設けられた主面上の全面に絶縁膜を形成する第
１の工程と、絶縁膜における電極の上方部分に開口を形
成すると同時に該開口を除くいずれかの部分に突起を形
成する第２の工程と、絶縁膜の上に、電極に接続され、
突起上では突起状電極となり、絶縁膜上の突起以外の領
域では突起状電極と電極とをつなぐ金属配線となる配線
パターンを形成する第３の工程とを備えている。
【００１９】これにより、金属配線と突起状電極とを同
時に形成し、かつ、電極の上方の絶縁膜を開口すると同
時に突起を形成するので、製造工数を更に削減して半導
体装置を製造することができる。
時に形成し、かつ、電極の上方の絶縁膜を開口すると同
時に突起を形成するので、製造工数を更に削減して半導
体装置を製造することができる。
【００２０】請求項７に記載されているように、請求項
６の半導体装置の製造方法において、第１の工程では、
絶縁膜としての感光性絶縁膜を形成し、第２の工程で
は、第１の露光用マスクを用いて感光性絶縁膜を露光す
ることにより第１の感光部を形成し、該第１の感光部を
有する感光性絶縁膜を露光することにより第２の感光部
を形成した後、第１の感光部及び第２の感光部を有する
感光性絶縁膜を現像することにより開口と突起とを同時
に形成することとしている。
６の半導体装置の製造方法において、第１の工程では、
絶縁膜としての感光性絶縁膜を形成し、第２の工程で
は、第１の露光用マスクを用いて感光性絶縁膜を露光す
ることにより第１の感光部を形成し、該第１の感光部を
有する感光性絶縁膜を露光することにより第２の感光部
を形成した後、第１の感光部及び第２の感光部を有する
感光性絶縁膜を現像することにより開口と突起とを同時
に形成することとしている。
【００２１】これにより、感光性絶縁膜を露光、現像し
て開口と突起とを同時に形成した後、金属配線と突起状
電極とを同時に形成するので、開口において露出した電
極と突起上に形成された突起状電極とを更に寸法精度よ
く接続し、製造工数を更に削減して半導体装置を製造す
ることができる。
て開口と突起とを同時に形成した後、金属配線と突起状
電極とを同時に形成するので、開口において露出した電
極と突起上に形成された突起状電極とを更に寸法精度よ
く接続し、製造工数を更に削減して半導体装置を製造す
ることができる。
【００２２】請求項８に記載されているように、請求項
４〜７のいずれか１つの半導体装置の製造方法におい
て、絶縁層及び金属配線の上に突起状電極の上方部分に
開口を有する絶縁性物質からなる保護膜を形成する工程
を更に備えたこととすることができる。
４〜７のいずれか１つの半導体装置の製造方法におい
て、絶縁層及び金属配線の上に突起状電極の上方部分に
開口を有する絶縁性物質からなる保護膜を形成する工程
を更に備えたこととすることができる。
【００２３】これにより、主面上で突起状電極以外の部
分を保護膜によって保護するので、信頼性の高い半導体
装置を製造できる。
分を保護膜によって保護するので、信頼性の高い半導体
装置を製造できる。
【００２４】
【発明の実施の形態】以下、本発明に係る半導体装置に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００２５】（第１の実施形態）図１（ａ）は、本発明
の第１の実施形態に係る半導体装置におけるソルダーレ
ジストと配線パターンとの一部をそれぞれ除去した状態
を示す斜視図であり、図１（ｂ）は図１（ａ）の I− I
線における断面図である。
の第１の実施形態に係る半導体装置におけるソルダーレ
ジストと配線パターンとの一部をそれぞれ除去した状態
を示す斜視図であり、図１（ｂ）は図１（ａ）の I− I
線における断面図である。
【００２６】図１において、１０はトランジスタ等の半
導体素子からなる半導体集積回路を内蔵する半導体チッ
プである。この半導体チップ１０の主面の中央部には、
電極１１が配置されている。半導体チップ１０の主面に
おける電極１１以外の部分には、パッシベーション膜１
２が設けられている。半導体チップ１０の主面上には、
電極１１を露出させ中央部以外の部分を覆うように、絶
縁層２０が設けられている。つまり、絶縁層２０は、半
導体チップ１０の中央部において開口部を有する。絶縁
層２０は、電極１１が配置された主面上の中央部に対し
て傾斜したくさび状の断面形状を有し、かつ、絶縁層２
０の平坦部の上に複数の突起２２を有する。電極１１に
はパッド３０が接続され、パッド３０から金属配線３１
が、絶縁層２０が有するくさび状の断面形状の斜面を経
て平坦部へと延びるように形成されている。それぞれの
突起２２の上には、半導体チップ１０と外部機器との間
で信号を入出力するための外部電極端子である突起状電
極３２が形成され、突起状電極３２とパッド３０とは金
属配線３１を介して接続されている。そして、パッド３
０と金属配線３１と突起状電極３２とは、配線パターン
４０を構成する。半導体チップ１０の主面上において、
突起状電極３２以外の部分にはソルダーレジスト５０が
形成されている。すなわち、ソルダーレジスト５０が開
口した部分に突起状電極３２が露出する構造になってい
る。
導体素子からなる半導体集積回路を内蔵する半導体チッ
プである。この半導体チップ１０の主面の中央部には、
電極１１が配置されている。半導体チップ１０の主面に
おける電極１１以外の部分には、パッシベーション膜１
２が設けられている。半導体チップ１０の主面上には、
電極１１を露出させ中央部以外の部分を覆うように、絶
縁層２０が設けられている。つまり、絶縁層２０は、半
導体チップ１０の中央部において開口部を有する。絶縁
層２０は、電極１１が配置された主面上の中央部に対し
て傾斜したくさび状の断面形状を有し、かつ、絶縁層２
０の平坦部の上に複数の突起２２を有する。電極１１に
はパッド３０が接続され、パッド３０から金属配線３１
が、絶縁層２０が有するくさび状の断面形状の斜面を経
て平坦部へと延びるように形成されている。それぞれの
突起２２の上には、半導体チップ１０と外部機器との間
で信号を入出力するための外部電極端子である突起状電
極３２が形成され、突起状電極３２とパッド３０とは金
属配線３１を介して接続されている。そして、パッド３
０と金属配線３１と突起状電極３２とは、配線パターン
４０を構成する。半導体チップ１０の主面上において、
突起状電極３２以外の部分にはソルダーレジスト５０が
形成されている。すなわち、ソルダーレジスト５０が開
口した部分に突起状電極３２が露出する構造になってい
る。
【００２７】以上説明したように、本実施形態に係る半
導体装置によれば、絶縁層２０が有する突起２２上に形
成され、かつ絶縁層２０上の金属配線３１を介してパッ
ド３０と接続された突起状電極３２が、外部装置の接続
端子に接続される。このことにより、従来半導体チップ
が載置された樹脂基板に接続された金属ボールに代え
て、突起状電極３２が外部装置の接続端子に直接接続さ
れる。したがって、樹脂基板と金属ボールとが不要にな
るので、半導体装置の材料コストが削減される。また、
突起状電極３２によって直接接続されるので、外部装置
に対して確実に接続できる半導体装置が得られる。
導体装置によれば、絶縁層２０が有する突起２２上に形
成され、かつ絶縁層２０上の金属配線３１を介してパッ
ド３０と接続された突起状電極３２が、外部装置の接続
端子に接続される。このことにより、従来半導体チップ
が載置された樹脂基板に接続された金属ボールに代え
て、突起状電極３２が外部装置の接続端子に直接接続さ
れる。したがって、樹脂基板と金属ボールとが不要にな
るので、半導体装置の材料コストが削減される。また、
突起状電極３２によって直接接続されるので、外部装置
に対して確実に接続できる半導体装置が得られる。
【００２８】更に、半導体チップ１０の電極１１と外部
電極端子である突起状電極３２との間の接続を、従来の
ワイヤーボンディングを用いた接続に代えて、半導体チ
ップ１０の主面の絶縁層２０上に形成された金属配線３
１を介して行う。したがって、従来のボンディングエリ
アの領域が不要になるので、小型の半導体装置が得られ
る。
電極端子である突起状電極３２との間の接続を、従来の
ワイヤーボンディングを用いた接続に代えて、半導体チ
ップ１０の主面の絶縁層２０上に形成された金属配線３
１を介して行う。したがって、従来のボンディングエリ
アの領域が不要になるので、小型の半導体装置が得られ
る。
【００２９】以下、本発明の第１の実施形態に係る半導
体装置の製造方法について、図２と図３とを参照しなが
ら説明する。図２（ａ）〜（ｅ），図３（ａ），（ｂ）
は、それぞれ図１の半導体装置の本実施形態に係る製造
工程を示す断面図である。
体装置の製造方法について、図２と図３とを参照しなが
ら説明する。図２（ａ）〜（ｅ），図３（ａ），（ｂ）
は、それぞれ図１の半導体装置の本実施形態に係る製造
工程を示す断面図である。
【００３０】まず、図２（ａ）に示すように、半導体チ
ップ１０の主面上に形成された電極１１とパッシベーシ
ョン膜１２との上に、感光性絶縁材料を塗布した後に乾
燥して、感光性樹脂膜２３Ａを形成する。感光性絶縁材
料としては、感光した部分が現像工程で除去されるいわ
ゆるポジ型の感光性樹脂、例えば、紫外線光に反応して
アルカリ現像液に溶解するナフトキノンジアジドを含有
したポリイミド樹脂を用いる。
ップ１０の主面上に形成された電極１１とパッシベーシ
ョン膜１２との上に、感光性絶縁材料を塗布した後に乾
燥して、感光性樹脂膜２３Ａを形成する。感光性絶縁材
料としては、感光した部分が現像工程で除去されるいわ
ゆるポジ型の感光性樹脂、例えば、紫外線光に反応して
アルカリ現像液に溶解するナフトキノンジアジドを含有
したポリイミド樹脂を用いる。
【００３１】次に、図２（ｂ）に示すように、第１の露
光用マスク６０を用いて紫外線光ＵＶによって電極１１
の表面に至るまで感光性樹脂膜２３Ａを露光することに
より、第１の感光部２４を形成する。この場合におい
て、例えば露光で平行光ではなく散乱光を使用して、第
１の感光部２４の断面形状を矩形ではなく半導体チップ
１０の主面側に対して感光側が大きい形状になるように
して形成する。
光用マスク６０を用いて紫外線光ＵＶによって電極１１
の表面に至るまで感光性樹脂膜２３Ａを露光することに
より、第１の感光部２４を形成する。この場合におい
て、例えば露光で平行光ではなく散乱光を使用して、第
１の感光部２４の断面形状を矩形ではなく半導体チップ
１０の主面側に対して感光側が大きい形状になるように
して形成する。
【００３２】次に、図２（ｃ）に示すように、感光性樹
脂膜２３Ａをアルカリ現像液を用いて現像することによ
り第１の感光部２４を除去して、開口部２１を有する感
光性樹脂膜２３Ｂを形成する。
脂膜２３Ａをアルカリ現像液を用いて現像することによ
り第１の感光部２４を除去して、開口部２１を有する感
光性樹脂膜２３Ｂを形成する。
【００３３】次に、図２（ｄ）に示すように、第２の露
光用マスク６１を用いて、露光時間を調節して所望の深
さまで、紫外線光ＵＶによって感光性樹脂膜２３Ｂを露
光することにより、第２の感光部２５を形成する。この
場合においても、例えば露光で平行光ではなく散乱光を
使用して、第２の感光部２５の断面形状を矩形ではなく
半導体チップ１０の主面側に対して感光側が大きい形状
になるようにして形成する。
光用マスク６１を用いて、露光時間を調節して所望の深
さまで、紫外線光ＵＶによって感光性樹脂膜２３Ｂを露
光することにより、第２の感光部２５を形成する。この
場合においても、例えば露光で平行光ではなく散乱光を
使用して、第２の感光部２５の断面形状を矩形ではなく
半導体チップ１０の主面側に対して感光側が大きい形状
になるようにして形成する。
【００３４】次に、図２（ｅ）に示すように、露光され
た感光性樹脂膜２３Ｂをアルカリ現像液を用いて現像す
ることにより第２の感光部２５を除去して、開口部２１
と突起２２とを有する絶縁層２０を形成する。
た感光性樹脂膜２３Ｂをアルカリ現像液を用いて現像す
ることにより第２の感光部２５を除去して、開口部２１
と突起２２とを有する絶縁層２０を形成する。
【００３５】次に、図３（ａ）に示すように、金属層を
形成した後にパターニングを行って、半導体チップ１０
の主面においてパッド３０と金属配線３１と突起状電極
３２とからなる所定の配線パターン４０を形成する。
形成した後にパターニングを行って、半導体チップ１０
の主面においてパッド３０と金属配線３１と突起状電極
３２とからなる所定の配線パターン４０を形成する。
【００３６】パターニングは、以下のようにして行う。
半導体チップ１０の主面の全面において、真空蒸着法、
スパッタリング法、ＣＶＤ法又は無電解メッキ法によっ
て下地金属層を０．０５μｍ程度の厚みに形成する。下
地金属層の材質としては、例えばＴｉとＣｕとを用い
る。このとき、Ｃｕのバリアメタルとして先にＴｉ層を
形成し、その後電解メッキのシード層としてＣｕ層を形
成する。その後に、形成された下地金属層の上に感光性
レジストを塗布して、露光によって所定のパターン部以
外のレジストを硬化させた後に、該パターン部のレジス
トを除去する。そして、電解メッキを用いて、前記パタ
ーン部に例えばＣｕからなる２０μｍ程度の膜厚を有す
る金属膜を形成した後に、レジストを溶融して除去す
る。その後に、下地金属層と金属膜とを溶かすことがで
きるエッチング液、例えば塩化第二鉄溶液とＥＤＴＡ溶
液とを用いて全面エッチングすることにより、下地金属
層を溶融除去し、かつ大きい膜厚を有する金属膜を残し
て所定の配線パターン４０を形成する。
半導体チップ１０の主面の全面において、真空蒸着法、
スパッタリング法、ＣＶＤ法又は無電解メッキ法によっ
て下地金属層を０．０５μｍ程度の厚みに形成する。下
地金属層の材質としては、例えばＴｉとＣｕとを用い
る。このとき、Ｃｕのバリアメタルとして先にＴｉ層を
形成し、その後電解メッキのシード層としてＣｕ層を形
成する。その後に、形成された下地金属層の上に感光性
レジストを塗布して、露光によって所定のパターン部以
外のレジストを硬化させた後に、該パターン部のレジス
トを除去する。そして、電解メッキを用いて、前記パタ
ーン部に例えばＣｕからなる２０μｍ程度の膜厚を有す
る金属膜を形成した後に、レジストを溶融して除去す
る。その後に、下地金属層と金属膜とを溶かすことがで
きるエッチング液、例えば塩化第二鉄溶液とＥＤＴＡ溶
液とを用いて全面エッチングすることにより、下地金属
層を溶融除去し、かつ大きい膜厚を有する金属膜を残し
て所定の配線パターン４０を形成する。
【００３７】上述のパターニングに代えて、半導体チッ
プ１０の主面の全面に金属層を堆積させ、その上に感光
性レジストを塗布し、フォトリソグラフィー技術を使用
して所定のパターン部の上にエッチングマスク用レジス
トを形成し、このレジストをマスクとして金属層をエッ
チングすることにより、配線パターン４０を形成しても
よい。
プ１０の主面の全面に金属層を堆積させ、その上に感光
性レジストを塗布し、フォトリソグラフィー技術を使用
して所定のパターン部の上にエッチングマスク用レジス
トを形成し、このレジストをマスクとして金属層をエッ
チングすることにより、配線パターン４０を形成しても
よい。
【００３８】次に、図３（ｂ）に示すように、配線パタ
ーン４０が形成された半導体チップ１０の主面の全面に
感光性材料を塗布し、フォトリソグラフィー技術を用い
てソルダーレジスト５０を形成する。このソルダーレジ
スト５０によって、配線パターン４０のうち突起状電極
３２以外の部分、つまりパッド３０と金属配線３１と
が、後工程において溶融したハンダから保護される。以
上の工程によって、本実施形態に係る半導体装置を得る
ことができる。
ーン４０が形成された半導体チップ１０の主面の全面に
感光性材料を塗布し、フォトリソグラフィー技術を用い
てソルダーレジスト５０を形成する。このソルダーレジ
スト５０によって、配線パターン４０のうち突起状電極
３２以外の部分、つまりパッド３０と金属配線３１と
が、後工程において溶融したハンダから保護される。以
上の工程によって、本実施形態に係る半導体装置を得る
ことができる。
【００３９】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、絶縁層２０を形成する一
連の工程において、電極１１を露出させるための開口部
２１と突起２２とを順次形成でき、更に、パッド３０と
金属配線３１とを形成すると同時に突起２２上に突起状
電極３２を形成できる。このことにより、金属ボールを
設ける工程を必要とせずに、金属ボールに代わる突起状
電極３２を形成するので、製造コストが削減され、かつ
外部装置に対して確実に接続される半導体装置を製造で
きる。
導体装置の製造方法によれば、絶縁層２０を形成する一
連の工程において、電極１１を露出させるための開口部
２１と突起２２とを順次形成でき、更に、パッド３０と
金属配線３１とを形成すると同時に突起２２上に突起状
電極３２を形成できる。このことにより、金属ボールを
設ける工程を必要とせずに、金属ボールに代わる突起状
電極３２を形成するので、製造コストが削減され、かつ
外部装置に対して確実に接続される半導体装置を製造で
きる。
【００４０】なお、図２（ｂ），（ｃ）にそれぞれ示さ
れた露光及び現像の工程とを、図２（ｄ），（ｅ）にそ
れぞれ示された露光及び現像の工程に先行して行った
が、これに限らず、図２（ｄ），（ｅ）の露光及び現像
の工程を先に行ってもよい。
れた露光及び現像の工程とを、図２（ｄ），（ｅ）にそ
れぞれ示された露光及び現像の工程に先行して行った
が、これに限らず、図２（ｄ），（ｅ）の露光及び現像
の工程を先に行ってもよい。
【００４１】（第２の実施形態）本発明の第２の実施形
態に係る半導体装置の製造方法について、図４と図３と
を参照しながら説明する。本実施形態に係る半導体装置
の構成は、第１の実施形態の場合と同一である。図４
（ａ）〜（ｄ）は、それぞれ図１の半導体装置の本実施
形態に係る製造工程を示す断面図である。第１の実施形
態の場合と同一の構成要素には、図２での符号と同一の
符号を付してその説明を適宜省略する。
態に係る半導体装置の製造方法について、図４と図３と
を参照しながら説明する。本実施形態に係る半導体装置
の構成は、第１の実施形態の場合と同一である。図４
（ａ）〜（ｄ）は、それぞれ図１の半導体装置の本実施
形態に係る製造工程を示す断面図である。第１の実施形
態の場合と同一の構成要素には、図２での符号と同一の
符号を付してその説明を適宜省略する。
【００４２】まず、図４（ａ），（ｂ）に示すように、
図２（ａ），（ｂ）に示された工程と同様に、感光性樹
脂膜２３Ａを形成した後に露光して第１の感光部２４を
形成する。
図２（ａ），（ｂ）に示された工程と同様に、感光性樹
脂膜２３Ａを形成した後に露光して第１の感光部２４を
形成する。
【００４３】次に、図４（ｃ）に示すように、第２の露
光用マスク６１を用いて、露光時間を調節して所望の深
さまで、紫外線光ＵＶによって感光性樹脂膜２３Ａを露
光することにより、第２の感光部２５を形成する。この
場合においても、例えば露光で平行光ではなく散乱光を
使用して、第２の感光部２５の断面形状を矩形ではなく
半導体チップ１０の主面側に対して感光側が大きい形状
になるようにして形成する。
光用マスク６１を用いて、露光時間を調節して所望の深
さまで、紫外線光ＵＶによって感光性樹脂膜２３Ａを露
光することにより、第２の感光部２５を形成する。この
場合においても、例えば露光で平行光ではなく散乱光を
使用して、第２の感光部２５の断面形状を矩形ではなく
半導体チップ１０の主面側に対して感光側が大きい形状
になるようにして形成する。
【００４４】次に、図４（ｄ）に示すように、露光され
た感光性樹脂膜２３Ａをアルカリ現像液を用いて現像す
ることにより第１の感光部２４と第２の感光部２５とを
同時に除去して、開口部２１と突起２２とを有する絶縁
層２０を形成する。
た感光性樹脂膜２３Ａをアルカリ現像液を用いて現像す
ることにより第１の感光部２４と第２の感光部２５とを
同時に除去して、開口部２１と突起２２とを有する絶縁
層２０を形成する。
【００４５】以下、図３（ａ），（ｂ）に示された工程
と同様にして、本実施形態に係る半導体装置を製造する
ことができる。なお、図４（ｂ）の露光の後に図４
（ｃ）の露光を行ったが、これに限らず、図４（ｃ）の
露光の後に図４（ｂ）の露光を行ってもよい。
と同様にして、本実施形態に係る半導体装置を製造する
ことができる。なお、図４（ｂ）の露光の後に図４
（ｃ）の露光を行ったが、これに限らず、図４（ｃ）の
露光の後に図４（ｂ）の露光を行ってもよい。
【００４６】以上説明したように、本実施形態によれ
ば、１回の現像によって開口部２１と突起２２とを有す
る絶縁層２０を形成して製造工数を更に低減できるの
で、製造コストをいっそう削減して半導体装置を製造で
きる。
ば、１回の現像によって開口部２１と突起２２とを有す
る絶縁層２０を形成して製造工数を更に低減できるの
で、製造コストをいっそう削減して半導体装置を製造で
きる。
【００４７】なお、以上説明した各実施形態において
は、感光性樹脂膜２３を形成するために液状の感光性絶
縁材料を用いたが、これに限らず、予めフィルム状に形
成され感光性を有する絶縁材料を用いても構わない。こ
の場合には、フィルム状の絶縁材料を半導体チップ１０
の上に貼り合わせた後に露光、現像することにより、半
導体チップ１０上の絶縁層２０において開口部２１と突
起２２とを形成すればよい。
は、感光性樹脂膜２３を形成するために液状の感光性絶
縁材料を用いたが、これに限らず、予めフィルム状に形
成され感光性を有する絶縁材料を用いても構わない。こ
の場合には、フィルム状の絶縁材料を半導体チップ１０
の上に貼り合わせた後に露光、現像することにより、半
導体チップ１０上の絶縁層２０において開口部２１と突
起２２とを形成すればよい。
【００４８】また、散乱光を用いてポジ型の感光性樹脂
膜を露光したが、これに代えて、平行光を用いてポジ型
の感光性樹脂膜を露光し、現像後の熱処理における温度
プロファイルを制御する等して、同様の絶縁層２０を形
成できる。
膜を露光したが、これに代えて、平行光を用いてポジ型
の感光性樹脂膜を露光し、現像後の熱処理における温度
プロファイルを制御する等して、同様の絶縁層２０を形
成できる。
【００４９】また、感光性樹脂膜を露光、現像して絶縁
層２０を形成したが、これに代えて半導体チップ１０の
主面上に感光性を有さない絶縁性材料を形成し、絶縁性
材料上にフォトレジスト膜を形成し、露光、現像してレ
ジストパターンを形成し、レジストパターンをエッチン
グレジストとしてエッチングを行ってもよい。このこと
により、同様の絶縁層２０を形成できる。
層２０を形成したが、これに代えて半導体チップ１０の
主面上に感光性を有さない絶縁性材料を形成し、絶縁性
材料上にフォトレジスト膜を形成し、露光、現像してレ
ジストパターンを形成し、レジストパターンをエッチン
グレジストとしてエッチングを行ってもよい。このこと
により、同様の絶縁層２０を形成できる。
【００５０】また、電極１１が主面の中央部に形成され
た半導体チップ１０について説明したが、これに限らず
電極１１が主面の周辺部に形成され、かつ、主面の中央
部に設けられた絶縁層２０上に突起状電極３２が形成さ
れた構成も可能である。
た半導体チップ１０について説明したが、これに限らず
電極１１が主面の周辺部に形成され、かつ、主面の中央
部に設けられた絶縁層２０上に突起状電極３２が形成さ
れた構成も可能である。
【００５１】
【発明の効果】請求項１〜３の発明によれば、半導体チ
ップの主面に設けられた絶縁層上に形成された金属配線
と突起状電極とにより、樹脂基板と金線と金属ボールと
を用いることなく半導体装置を構成できる。したがっ
て、小型化され、材料コストが削減され、かつ外部装置
と確実に接続される半導体装置が得られる。
ップの主面に設けられた絶縁層上に形成された金属配線
と突起状電極とにより、樹脂基板と金線と金属ボールと
を用いることなく半導体装置を構成できる。したがっ
て、小型化され、材料コストが削減され、かつ外部装置
と確実に接続される半導体装置が得られる。
【００５２】請求項４〜８の発明によれば、半導体装置
の製造方法として、半導体チップの主面上に絶縁膜を形
成し、絶縁膜に電極を露出した開口と突起とをそれぞれ
形成し、絶縁膜上に突起状電極と金属配線とを同時に形
成するので、製造工数を削減して半導体装置を製造でき
る。
の製造方法として、半導体チップの主面上に絶縁膜を形
成し、絶縁膜に電極を露出した開口と突起とをそれぞれ
形成し、絶縁膜上に突起状電極と金属配線とを同時に形
成するので、製造工数を削減して半導体装置を製造でき
る。
【図１】（ａ）は本発明の第１及び第２の実施形態に係
る半導体装置におけるソルダーレジストと配線パターン
との一部をそれぞれ除去した状態を示す斜視図であり、
（ｂ）は（ａ）の I− I線における断面図である。
る半導体装置におけるソルダーレジストと配線パターン
との一部をそれぞれ除去した状態を示す斜視図であり、
（ｂ）は（ａ）の I− I線における断面図である。
【図２】（ａ)〜（ｅ）はそれぞれ図１の半導体装置の
第１の実施形態に係る製造工程を示す断面図である。
第１の実施形態に係る製造工程を示す断面図である。
【図３】（ａ)〜（ｂ）はそれぞれ図１の半導体装置の
第１及び第２の実施形態に係る製造工程を示す断面図で
ある。
第１及び第２の実施形態に係る製造工程を示す断面図で
ある。
【図４】（ａ)〜（ｄ）はそれぞれ図１の半導体装置の
第２の実施形態に係る製造工程を示す断面図である。
第２の実施形態に係る製造工程を示す断面図である。
【図５】従来のＢＧＡ型半導体装置を示す断面図であ
る。
る。
１０ 半導体チップ １１ 電極 １２ パッシベーション膜 ２０ 絶縁層 ２１ 開口部 ２２ 突起 ２３Ａ，２３Ｂ 感光性樹脂膜（感光性絶縁膜） ２４ 第１の感光部 ２５ 第２の感光部 ３０ パッド ３１ 金属配線 ３２ 突起状電極 ４０ 配線パターン ５０ ソルダーレジスト（保護膜） ６０ 第１の露光用マスク ６１ 第２の露光用マスク ＵＶ 紫外線光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (8)
- 【請求項１】 半導体チップを有する半導体装置であっ
て、 前記半導体チップの主面上に形成された電極と、 前記主面上に形成され前記電極の上方部分には開口を、
該開口を除くいずれかの部分には突起をそれぞれ有する
絶縁層と、 前記突起の上に形成された突起状電極と、 前記絶縁層の上にわたって形成され前記電極と前記突起
状電極とを接続する金属配線とを備えたことを特徴とす
る半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記突起状電極は前記金属配線と同じ材料からなり、一
体的に形成されていることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２に記載の半導体装置にお
いて、 前記絶縁層及び金属配線の上に形成され前記突起状電極
の上方部分に開口を有する絶縁性物質からなる保護膜を
更に備えたことを特徴とする半導体装置。 - 【請求項４】 半導体チップにおいて電極が設けられた
主面上の全面に絶縁膜を形成する第１の工程と、 前記絶縁膜における前記電極の上方部分に開口を形成す
る第２の工程と、 前記絶縁膜における前記開口を除くいずれかの部分に突
起を形成する第３の工程と、 前記絶縁膜の上に、前記電極に接続され、前記突起上で
は突起状電極となり、前記絶縁膜上の突起以外の領域で
は前記突起状電極と前記電極とをつなぐ金属配線となる
配線パターンを形成する第４の工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記第１の工程では、前記絶縁膜としての感光性絶縁膜
を形成し、 前記第２の工程では、第１の露光用マスクを用いて前記
感光性絶縁膜を露光することにより第１の感光部を形成
した後、該第１の感光部を有する感光性絶縁膜を現像す
ることにより前記開口を形成し、 前記第３の工程では、第２の露光用マスクを用いて前記
感光性絶縁膜を露光することにより第２の感光部を形成
した後、該第２の感光部を有する感光性絶縁膜を現像す
ることにより前記突起を形成することを特徴とする半導
体装置の製造方法。 - 【請求項６】 半導体チップにおいて電極が設けられた
主面上の全面に絶縁膜を形成する第１の工程と、 前記絶縁膜における前記電極の上方部分に開口を形成す
ると同時に該開口を除くいずれかの部分に突起を形成す
る第２の工程と、 前記絶縁膜の上に、前記電極に接続され、前記突起上で
は突起状電極となり、前記絶縁膜上の突起以外の領域で
は前記突起状電極と前記電極とをつなぐ金属配線となる
配線パターンを形成する第３の工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項７】 請求項６記載の半導体装置の製造方法に
おいて、 前記第１の工程では、前記絶縁膜としての感光性絶縁膜
を形成し、 前記第２の工程では、第１の露光用マスクを用いて前記
感光性絶縁膜を露光することにより第１の感光部を形成
し、該第１の感光部を有する感光性絶縁膜を露光するこ
とにより第２の感光部を形成した後、前記第１の感光部
及び第２の感光部を有する感光性絶縁膜を現像すること
により前記開口と前記突起とを同時に形成することを特
徴とする半導体装置の製造方法。 - 【請求項８】 請求項４〜７のいずれか１つに記載の半
導体装置の製造方法において、 前記絶縁層及び金属配線の上に前記突起状電極の上方部
分に開口を有する絶縁性物質からなる保護膜を形成する
工程を更に備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034398A JP3526529B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034398A JP3526529B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088396A Division JP3877691B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251348A true JPH11251348A (ja) | 1999-09-17 |
| JP3526529B2 JP3526529B2 (ja) | 2004-05-17 |
Family
ID=12856284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034398A Expired - Fee Related JP3526529B2 (ja) | 1998-03-03 | 1998-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526529B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100873A (ja) * | 2009-11-06 | 2011-05-19 | Renesas Electronics Corp | 半導体装置の製造方法 |
| EP3096592A4 (en) * | 2014-01-14 | 2018-01-17 | Taiyo Ink Mfg. Co., Ltd. | Three-dimensional circuit board and solder resist composition used for same |
-
1998
- 1998-03-03 JP JP5034398A patent/JP3526529B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100873A (ja) * | 2009-11-06 | 2011-05-19 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN102082104A (zh) * | 2009-11-06 | 2011-06-01 | 瑞萨电子株式会社 | 用于制造半导体器件的方法 |
| EP3096592A4 (en) * | 2014-01-14 | 2018-01-17 | Taiyo Ink Mfg. Co., Ltd. | Three-dimensional circuit board and solder resist composition used for same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526529B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| US20230207444A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| JPH08330313A (ja) | 半導体装置およびその製造方法 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3301894B2 (ja) | 半導体装置の製造方法 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP3435403B2 (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US6784528B2 (en) | Semiconductor device with plating wiring connecting IC electrode pad to terminal | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JPH08306817A (ja) | 半導体装置とその製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP3482121B2 (ja) | 半導体装置 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040216 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |