JPH08330313A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08330313A JPH08330313A JP7259861A JP25986195A JPH08330313A JP H08330313 A JPH08330313 A JP H08330313A JP 7259861 A JP7259861 A JP 7259861A JP 25986195 A JP25986195 A JP 25986195A JP H08330313 A JPH08330313 A JP H08330313A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring pattern
- semiconductor device
- semiconductor chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成で製造が容易となり、安価にでき
る半導体装置を提供する。 【解決手段】 半導体チップ３２のパッシベーション膜
３４上に形成された第１の絶縁皮膜３８の表面に前記半
導体チップ３２の電極３６に接続して配線パターン４０
が形成され、該配線パターン４０上に配線パターン４０
の外部接続端子接合部を露出して第２の絶縁皮膜４２が
形成され、前記露出した外部接続端子接合部に外部接続
端子４６が形成されていることを特徴としている。
る半導体装置を提供する。 【解決手段】 半導体チップ３２のパッシベーション膜
３４上に形成された第１の絶縁皮膜３８の表面に前記半
導体チップ３２の電極３６に接続して配線パターン４０
が形成され、該配線パターン４０上に配線パターン４０
の外部接続端子接合部を露出して第２の絶縁皮膜４２が
形成され、前記露出した外部接続端子接合部に外部接続
端子４６が形成されていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明はチップサイズの半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】半導体チップが搭載された半導体装置は
その実装密度を高めるため小型化の要請が強い。この半
導体装置の小型化は半導体チップを封入するパッケージ
の小型化に他ならない。この要請を満たすため、近年は
ＣＳＰタイプ、すなわちチップ・サイズ・パッケージが
出現している。ＣＳＰタイプには種々のものがあるが、
図１１にその一例を示す。１０は半導体チップ、１２は
セラミック基板である。セラミック基板１２は半導体チ
ップ１０とほぼ同サイズに形成されている。セラミック
基板１０上には配線パターン１４が形成され、該配線パ
ターン１４はビア１６を介してセラミック基板１２下面
側に所要配置で形成されたランド（外部端子）１８に接
続されている。半導体チップ１０はAuバンプ２０とAgPd
ペースト２２を介して配線パターン１４に接続され、半
導体チップ１０とセラミック基板１２との間の隙間には
樹脂２４が封止される。
その実装密度を高めるため小型化の要請が強い。この半
導体装置の小型化は半導体チップを封入するパッケージ
の小型化に他ならない。この要請を満たすため、近年は
ＣＳＰタイプ、すなわちチップ・サイズ・パッケージが
出現している。ＣＳＰタイプには種々のものがあるが、
図１１にその一例を示す。１０は半導体チップ、１２は
セラミック基板である。セラミック基板１２は半導体チ
ップ１０とほぼ同サイズに形成されている。セラミック
基板１０上には配線パターン１４が形成され、該配線パ
ターン１４はビア１６を介してセラミック基板１２下面
側に所要配置で形成されたランド（外部端子）１８に接
続されている。半導体チップ１０はAuバンプ２０とAgPd
ペースト２２を介して配線パターン１４に接続され、半
導体チップ１０とセラミック基板１２との間の隙間には
樹脂２４が封止される。
【０００３】
【発明が解決しようとする課題】上記半導体装置によれ
ば小型化が達成されるが、セラミック基板１０を用いた
り、Auバンプ２０を用いたりしているので高価となる。
そこで、本発明は上記問題点を解決すべくなされたもの
であり、その目的とするところは、簡易な構成で製造が
容易となり、安価にできる半導体装置を提供するにあ
る。
ば小型化が達成されるが、セラミック基板１０を用いた
り、Auバンプ２０を用いたりしているので高価となる。
そこで、本発明は上記問題点を解決すべくなされたもの
であり、その目的とするところは、簡易な構成で製造が
容易となり、安価にできる半導体装置を提供するにあ
る。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッシベーショ
ン膜が形成された半導体チップ面上に、該半導体チップ
の電極を露出して第１の絶縁皮膜が形成され、該第１の
絶縁皮膜の表面に前記半導体チップの電極に接続して配
線パターンが形成され、該配線パターン上に配線パター
ンの外部接続端子接合部を露出して第２の絶縁皮膜が形
成され、前記露出した外部接続端子接合部に外部接続端
子が形成されていることを特徴とする。また、前記第１
の絶縁皮膜が感光性ポリイミド膜により形成されたもの
であることを特徴とする。また、前記第２の絶縁皮膜が
感光性ソルダーレジスト膜により形成されたものである
ことを特徴とする。また、前記外部接続端子がバンプで
あることを特徴とする。また、前記半導体チップを複数
備え、該複数の半導体チップ上に共通の前記第１の絶縁
皮膜が形成され、前記複数の半導体チップの所要の電極
同士が前記配線パターンにより接続され、前記配線パタ
ーン上に共通の前記第２の絶縁皮膜が形成されているこ
とを特徴とする。また、前記第２の絶縁皮膜に形成され
た透孔の底面に露出した外部接続端子接合部に、該透孔
の底面、内壁面および周縁部を被覆するランドが形成さ
れ、該ランドに前記外部接続端子が接続されていること
を特徴とする。また、半導体装置の製造方法において、
電極を露出してパッシベーション膜が形成された半導体
チップ面上に感光性レジストを塗布し、該感光性レジス
トに露光、現像を施し、前記電極を露出する透孔を形成
して第１の絶縁皮膜とした後、前記透孔を含む前記第１
の絶縁皮膜の表面にスパッタリング等により導体層を被
着形成し、該導体層にエッチングを施し前記透孔部分で
前記電極と電気的に導通する配線パターンを形成し、次
いで該配線パターンを含む前記第１の絶縁皮膜の表面に
感光性レジストを塗布し、該感光性レジストに露光、現
像を施し、前記配線パターン上で露出する透孔を形成し
て第２の絶縁皮膜とし、該第２の絶縁皮膜の透孔位置に
はんだボール等の外部接続端子を接続することを特徴と
する。また、前記第２の絶縁皮膜の表面に導体層を形成
し、該導体層にエッチングを施して該第２の絶縁皮膜に
形成した透孔部分において前記第１の絶縁皮膜の表面に
形成した配線パターンと電気的に導通する配線パターン
を形成した後、第２の絶縁皮膜の表面に感光性レジスト
を塗布してさらに上層の絶縁皮膜を形成することによ
り、配線パターンを多層形成することを特徴とする。ま
た、前記パッシベーション膜上に半導体チップの電極部
分を除いて、前記絶縁皮膜を形成する際等におけるフォ
トリソグラフィー工程で使用する紫外線から半導体チッ
プの回路を保護する紫外線遮蔽層を設けた後、所要の絶
縁皮膜の形成等の加工を施すことを特徴とする。
するため次の構成を備える。すなわち、パッシベーショ
ン膜が形成された半導体チップ面上に、該半導体チップ
の電極を露出して第１の絶縁皮膜が形成され、該第１の
絶縁皮膜の表面に前記半導体チップの電極に接続して配
線パターンが形成され、該配線パターン上に配線パター
ンの外部接続端子接合部を露出して第２の絶縁皮膜が形
成され、前記露出した外部接続端子接合部に外部接続端
子が形成されていることを特徴とする。また、前記第１
の絶縁皮膜が感光性ポリイミド膜により形成されたもの
であることを特徴とする。また、前記第２の絶縁皮膜が
感光性ソルダーレジスト膜により形成されたものである
ことを特徴とする。また、前記外部接続端子がバンプで
あることを特徴とする。また、前記半導体チップを複数
備え、該複数の半導体チップ上に共通の前記第１の絶縁
皮膜が形成され、前記複数の半導体チップの所要の電極
同士が前記配線パターンにより接続され、前記配線パタ
ーン上に共通の前記第２の絶縁皮膜が形成されているこ
とを特徴とする。また、前記第２の絶縁皮膜に形成され
た透孔の底面に露出した外部接続端子接合部に、該透孔
の底面、内壁面および周縁部を被覆するランドが形成さ
れ、該ランドに前記外部接続端子が接続されていること
を特徴とする。また、半導体装置の製造方法において、
電極を露出してパッシベーション膜が形成された半導体
チップ面上に感光性レジストを塗布し、該感光性レジス
トに露光、現像を施し、前記電極を露出する透孔を形成
して第１の絶縁皮膜とした後、前記透孔を含む前記第１
の絶縁皮膜の表面にスパッタリング等により導体層を被
着形成し、該導体層にエッチングを施し前記透孔部分で
前記電極と電気的に導通する配線パターンを形成し、次
いで該配線パターンを含む前記第１の絶縁皮膜の表面に
感光性レジストを塗布し、該感光性レジストに露光、現
像を施し、前記配線パターン上で露出する透孔を形成し
て第２の絶縁皮膜とし、該第２の絶縁皮膜の透孔位置に
はんだボール等の外部接続端子を接続することを特徴と
する。また、前記第２の絶縁皮膜の表面に導体層を形成
し、該導体層にエッチングを施して該第２の絶縁皮膜に
形成した透孔部分において前記第１の絶縁皮膜の表面に
形成した配線パターンと電気的に導通する配線パターン
を形成した後、第２の絶縁皮膜の表面に感光性レジスト
を塗布してさらに上層の絶縁皮膜を形成することによ
り、配線パターンを多層形成することを特徴とする。ま
た、前記パッシベーション膜上に半導体チップの電極部
分を除いて、前記絶縁皮膜を形成する際等におけるフォ
トリソグラフィー工程で使用する紫外線から半導体チッ
プの回路を保護する紫外線遮蔽層を設けた後、所要の絶
縁皮膜の形成等の加工を施すことを特徴とする。
【０００５】
【作用】本発明に係る半導体装置によれば、インターポ
ーザとなる第１および第２の絶縁皮膜は薄く形成できる
ので、薄い半導体装置に形成でき、コストの低減化も図
れる。第１、第２の絶縁皮膜は硬度がそれほど高くない
ので、半導体チップ表面を保護したり、半導体チップと
実装基板との間に生じる熱的または機械的応力を緩和す
る緩衝層としても機能するという効果を奏する。また複
数の半導体チップの所要の電極同士を電気的に接続する
ことで信号の遅延防止等の電気的特性の向上が図れ、ま
た第１および第２の絶縁皮膜を共通に形成することで製
造も容易となる効果を奏する。また、本発明に係る半導
体装置の製造方法によれば、チップサイズの半導体装置
を容易に得ることができ、紫外線遮蔽層を設けた場合に
はネガティブ型の半導体装置の製造にとくに有効であ
る。
ーザとなる第１および第２の絶縁皮膜は薄く形成できる
ので、薄い半導体装置に形成でき、コストの低減化も図
れる。第１、第２の絶縁皮膜は硬度がそれほど高くない
ので、半導体チップ表面を保護したり、半導体チップと
実装基板との間に生じる熱的または機械的応力を緩和す
る緩衝層としても機能するという効果を奏する。また複
数の半導体チップの所要の電極同士を電気的に接続する
ことで信号の遅延防止等の電気的特性の向上が図れ、ま
た第１および第２の絶縁皮膜を共通に形成することで製
造も容易となる効果を奏する。また、本発明に係る半導
体装置の製造方法によれば、チップサイズの半導体装置
を容易に得ることができ、紫外線遮蔽層を設けた場合に
はネガティブ型の半導体装置の製造にとくに有効であ
る。
【０００６】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は半導体装置
３０の断面図を示す。３２は半導体チップ、３４はSiO2
等からなるパッシベーション膜、３６は半導体チップ３
２に作り込まれた電極であるAlパッドである。Alパッド
３６の部位のパッシベーション膜３４は形成されず、Al
パッド３６は露出している。Alパッド３６は所要のパタ
ーンで半導体チップ３２上に多数形成されている。３８
は第１の絶縁皮膜であり、パッシベーション膜３４を覆
って形成されている。この第１の絶縁皮膜３８は感光性
ポリイミド等の感光性レジストを用いて形成できる。な
お、場合によっては、半導体チップ３２にパッシベーシ
ョン膜を設けずに、第１の絶縁皮膜３８にパッシベーシ
ョン膜の機能を兼ねさせても良い。
添付図面に基づいて詳細に説明する。図１は半導体装置
３０の断面図を示す。３２は半導体チップ、３４はSiO2
等からなるパッシベーション膜、３６は半導体チップ３
２に作り込まれた電極であるAlパッドである。Alパッド
３６の部位のパッシベーション膜３４は形成されず、Al
パッド３６は露出している。Alパッド３６は所要のパタ
ーンで半導体チップ３２上に多数形成されている。３８
は第１の絶縁皮膜であり、パッシベーション膜３４を覆
って形成されている。この第１の絶縁皮膜３８は感光性
ポリイミド等の感光性レジストを用いて形成できる。な
お、場合によっては、半導体チップ３２にパッシベーシ
ョン膜を設けずに、第１の絶縁皮膜３８にパッシベーシ
ョン膜の機能を兼ねさせても良い。
【０００７】４０は配線パターンであり、Alパッド３６
と電気的に接続されて、所要のパターンで第１の絶縁皮
膜３８上に形成されている。配線パターン４０は、スパ
ッタリングによりCuまたはAl皮膜を第１の絶縁皮膜３８
上およびAlパッド３６上に形成し、このCuまたはAl皮膜
をエッチングして所要パターンに形成される。また銅箔
等の金属箔を貼着し、エッチングしてパターンを形成し
てもよい。４２は第２の絶縁皮膜であり、第１の絶縁皮
膜３８および配線パターン４０を覆って形成されてい
る。第２の絶縁皮膜４２は保護膜であり、ポリイミド等
の種々の材質の感光性ソルダーレジストを用いることが
できる。
と電気的に接続されて、所要のパターンで第１の絶縁皮
膜３８上に形成されている。配線パターン４０は、スパ
ッタリングによりCuまたはAl皮膜を第１の絶縁皮膜３８
上およびAlパッド３６上に形成し、このCuまたはAl皮膜
をエッチングして所要パターンに形成される。また銅箔
等の金属箔を貼着し、エッチングしてパターンを形成し
てもよい。４２は第２の絶縁皮膜であり、第１の絶縁皮
膜３８および配線パターン４０を覆って形成されてい
る。第２の絶縁皮膜４２は保護膜であり、ポリイミド等
の種々の材質の感光性ソルダーレジストを用いることが
できる。
【０００８】第２の絶縁皮膜４２の各配線パターン４０
に対応する適宜部位には、例えば第２の絶縁皮膜４２上
にマトリックス状の配置となるように透孔４４が形成さ
れている（透孔４４により露出する配線パターン４０の
部分が外部接続端子接合部４０ａ）。４６は外部接続端
子であるバンプであり、各透孔４４を通じて各外部接続
端子接合部４０ａに電気的に接続して配置され、第２の
絶縁皮膜４２上に突出して外部接続端子に形成されてい
る。バンプ４６は図示のごとくボールバンプに形成する
こともできるが、平坦なランド状その他の形状に形成で
きる。また、バンプ状に形成するかわりにリードピンを
接合して外部接続端子とすることもできる。４８は保護
膜であり、半導体チップ３２、パッシベーション膜３
４、第１の絶縁皮膜３８の側壁を覆って形成され、各層
の境界からの湿気の進入等を防止する。保護膜４８は第
１の絶縁皮膜３８と同材質のものを用い、第１の絶縁皮
膜３８を形成するとき同時に形成するようにすると好適
である。なお、保護膜４８は必ずしも設けなくともよ
い。また保護膜に代えて金属等よりなる枠体を固着して
もよい。
に対応する適宜部位には、例えば第２の絶縁皮膜４２上
にマトリックス状の配置となるように透孔４４が形成さ
れている（透孔４４により露出する配線パターン４０の
部分が外部接続端子接合部４０ａ）。４６は外部接続端
子であるバンプであり、各透孔４４を通じて各外部接続
端子接合部４０ａに電気的に接続して配置され、第２の
絶縁皮膜４２上に突出して外部接続端子に形成されてい
る。バンプ４６は図示のごとくボールバンプに形成する
こともできるが、平坦なランド状その他の形状に形成で
きる。また、バンプ状に形成するかわりにリードピンを
接合して外部接続端子とすることもできる。４８は保護
膜であり、半導体チップ３２、パッシベーション膜３
４、第１の絶縁皮膜３８の側壁を覆って形成され、各層
の境界からの湿気の進入等を防止する。保護膜４８は第
１の絶縁皮膜３８と同材質のものを用い、第１の絶縁皮
膜３８を形成するとき同時に形成するようにすると好適
である。なお、保護膜４８は必ずしも設けなくともよ
い。また保護膜に代えて金属等よりなる枠体を固着して
もよい。
【０００９】本実施形態の半導体装置は上記のように形
成されているので、半導体チップ３２と同サイズの半導
体装置３０として形成できる。またインターポーザとな
る第１および第２の絶縁皮膜３８、４２は薄く形成でき
るので、薄い半導体装置３０に形成できる。第１、第２
の絶縁皮膜３８、４２は硬度がそれほど高くないので、
半導体チップ３２表面を保護したり、半導体チップと実
装基板との間に生じる応力を緩和する緩衝層としても機
能する。なお、半導体チップ３２の電極が形成された面
と反対側の面は露出させて放熱性を高めるようにすると
好適である。さらに放熱性を向上させるために、ヒート
シンクまたはヒートスプレッダーを固着してもよい。
成されているので、半導体チップ３２と同サイズの半導
体装置３０として形成できる。またインターポーザとな
る第１および第２の絶縁皮膜３８、４２は薄く形成でき
るので、薄い半導体装置３０に形成できる。第１、第２
の絶縁皮膜３８、４２は硬度がそれほど高くないので、
半導体チップ３２表面を保護したり、半導体チップと実
装基板との間に生じる応力を緩和する緩衝層としても機
能する。なお、半導体チップ３２の電極が形成された面
と反対側の面は露出させて放熱性を高めるようにすると
好適である。さらに放熱性を向上させるために、ヒート
シンクまたはヒートスプレッダーを固着してもよい。
【００１０】図２は上記半導体装置３０の製造工程の一
例を示す。まず半導体チップ３２が多数作り込まれたウ
ェハー（図示せず）表面上に第１の絶縁皮膜３８を形成
するための感光性レジスト（感光性ポリイミド）を塗布
する。次いで、感光性レジストの仮焼をすると共に、Al
パッド３６の部分の感光性レジストを取り除く為に、公
知のフォトリソグラフィー工程により、露光、現像を行
い、焼成して第１の絶縁皮膜３８を形成する。次に銅の
スパッタリングを行い、第１の絶縁皮膜３８上およびAl
パッド３６上に銅皮膜を形成する（銅皮膜は配線パター
ンを形成するための導体層として設けるもので、アルミ
ニウム皮膜等を形成してもよい）。銅皮膜上にさらに銅
めっきを施すことによって導通を良好にさせることがで
きる。なお銅皮膜は蒸着等その他の方法によって形成し
てもよい。
例を示す。まず半導体チップ３２が多数作り込まれたウ
ェハー（図示せず）表面上に第１の絶縁皮膜３８を形成
するための感光性レジスト（感光性ポリイミド）を塗布
する。次いで、感光性レジストの仮焼をすると共に、Al
パッド３６の部分の感光性レジストを取り除く為に、公
知のフォトリソグラフィー工程により、露光、現像を行
い、焼成して第１の絶縁皮膜３８を形成する。次に銅の
スパッタリングを行い、第１の絶縁皮膜３８上およびAl
パッド３６上に銅皮膜を形成する（銅皮膜は配線パター
ンを形成するための導体層として設けるもので、アルミ
ニウム皮膜等を形成してもよい）。銅皮膜上にさらに銅
めっきを施すことによって導通を良好にさせることがで
きる。なお銅皮膜は蒸着等その他の方法によって形成し
てもよい。
【００１１】銅皮膜上に感光性レジストを塗布し、露
光、現像、焼成してレジストパターンを形成し、このレ
ジストパターンをマスクとしてエッチングして配線パタ
ーン４０を形成する。その後レジストパターンは剥離す
る。次に第２の絶縁皮膜４２を形成すべく、第１の絶縁
皮膜３８上および配線パターン４０上に感光性レジスト
（感光性ソルダーレジスト）を塗布し、露光、現像して
透孔４４を形成する。この透孔４４内にはんだボール
（バンプ４６）を配置し、リフローしてはんだボールを
配線パターン４０上に固定する。なお、バンプはNiめっ
き、Auめっきを施して、Ni-Au バンプを形成することに
より設けてもよい。上記のように処理したウェハーをス
ライスして個片の半導体装置３０を形成する。必要に応
じて半導体装置３０の側壁にレジストを塗布し、乾燥さ
せて保護膜４８を形成する。上記のようにウェハー上に
同時に作り込むことにより、一時に多数の半導体装置３
０を形成することができ、コストの低減化が図れる。な
お、ウェハーをスライスして個片の半導体チップ３２に
形成した後、上記と同様の工程で半導体装置３０に完成
させてもよい。
光、現像、焼成してレジストパターンを形成し、このレ
ジストパターンをマスクとしてエッチングして配線パタ
ーン４０を形成する。その後レジストパターンは剥離す
る。次に第２の絶縁皮膜４２を形成すべく、第１の絶縁
皮膜３８上および配線パターン４０上に感光性レジスト
（感光性ソルダーレジスト）を塗布し、露光、現像して
透孔４４を形成する。この透孔４４内にはんだボール
（バンプ４６）を配置し、リフローしてはんだボールを
配線パターン４０上に固定する。なお、バンプはNiめっ
き、Auめっきを施して、Ni-Au バンプを形成することに
より設けてもよい。上記のように処理したウェハーをス
ライスして個片の半導体装置３０を形成する。必要に応
じて半導体装置３０の側壁にレジストを塗布し、乾燥さ
せて保護膜４８を形成する。上記のようにウェハー上に
同時に作り込むことにより、一時に多数の半導体装置３
０を形成することができ、コストの低減化が図れる。な
お、ウェハーをスライスして個片の半導体チップ３２に
形成した後、上記と同様の工程で半導体装置３０に完成
させてもよい。
【００１２】本実施形態では第１の絶縁皮膜３８および
第２の絶縁皮膜４２を形成するため感光性ポリイミド、
感光性ソルダーレジストを使用したがこれら第１の絶縁
皮膜３８、第２の絶縁皮膜４２としては種々の素材が使
用でき、ポリイミド系樹脂の他、エポキシ系樹脂、シリ
コーン系樹脂等を使用することができ、各絶縁皮膜で適
宜樹脂を選択して使用することができる。シリコーン樹
脂の場合はゴム状の弾性を有するので、特に半導体チッ
プと実装基板との間に生じる応力を緩和することができ
る。
第２の絶縁皮膜４２を形成するため感光性ポリイミド、
感光性ソルダーレジストを使用したがこれら第１の絶縁
皮膜３８、第２の絶縁皮膜４２としては種々の素材が使
用でき、ポリイミド系樹脂の他、エポキシ系樹脂、シリ
コーン系樹脂等を使用することができ、各絶縁皮膜で適
宜樹脂を選択して使用することができる。シリコーン樹
脂の場合はゴム状の弾性を有するので、特に半導体チッ
プと実装基板との間に生じる応力を緩和することができ
る。
【００１３】図３は半導体装置３０の第２の実施形態を
示す。本実施形態では、複数の半導体チップ３２をヒー
トスプレッダ等の共通の基板４７上に搭載し、該複数の
半導体チップ３２上に、前記と同様にして共通の第１の
絶縁皮膜３８を形成し、該絶縁皮膜３８上に各半導体チ
ップ３２に対応する各配線パターン４０と、隣接する半
導体チップ３２を電気的に接続するための電極３６同士
間を接続する配線パターン４５とを前記実施形態と同様
にして形成し、その上に前記と同様にして共通の第２の
絶縁皮膜４２を形成し、各配線パターン４０の外部接続
端子接合部４０ａにバンプ４６を形成するようにしたも
のである。すなわち複数の半導体チップ３２を用いた１
つの半導体装置３０に形成したものである。複数の半導
体チップ３２としては、例えばＭＰＵとキャッシュメモ
リ、複数のメモリ同士などを連接できる。
示す。本実施形態では、複数の半導体チップ３２をヒー
トスプレッダ等の共通の基板４７上に搭載し、該複数の
半導体チップ３２上に、前記と同様にして共通の第１の
絶縁皮膜３８を形成し、該絶縁皮膜３８上に各半導体チ
ップ３２に対応する各配線パターン４０と、隣接する半
導体チップ３２を電気的に接続するための電極３６同士
間を接続する配線パターン４５とを前記実施形態と同様
にして形成し、その上に前記と同様にして共通の第２の
絶縁皮膜４２を形成し、各配線パターン４０の外部接続
端子接合部４０ａにバンプ４６を形成するようにしたも
のである。すなわち複数の半導体チップ３２を用いた１
つの半導体装置３０に形成したものである。複数の半導
体チップ３２としては、例えばＭＰＵとキャッシュメモ
リ、複数のメモリ同士などを連接できる。
【００１４】本実施形態では、複数の半導体チップを共
通の基板上に形成し、接続パッド間を電気的に接続した
ので、配線を短くでき、信号の遅延防止等の電気的特性
に優れた半導体装置（マルチチップモジュール）を提供
し得る。また第１および第２の絶縁皮膜を共通にして形
成することで製造も容易となる。なお複数の半導体チッ
プ３２の側面を共通の枠体（図示せず）で保持すれば、
半導体チップを共通の基板４７上にのせる必要はない。
また複数の半導体チップを共通のウェハー上に形成する
ようにすることもできる。本実施形態の半導体装置３０
も上記と同様の工程で製造できる。
通の基板上に形成し、接続パッド間を電気的に接続した
ので、配線を短くでき、信号の遅延防止等の電気的特性
に優れた半導体装置（マルチチップモジュール）を提供
し得る。また第１および第２の絶縁皮膜を共通にして形
成することで製造も容易となる。なお複数の半導体チッ
プ３２の側面を共通の枠体（図示せず）で保持すれば、
半導体チップを共通の基板４７上にのせる必要はない。
また複数の半導体チップを共通のウェハー上に形成する
ようにすることもできる。本実施形態の半導体装置３０
も上記と同様の工程で製造できる。
【００１５】図４は上記の半導体装置の製造工程におい
て、透孔４４内にはんだボール（バンプ４６）を配置し
て配線パターン４０上に固定する際に、透孔４４の内面
および透孔４４の周縁にあらかじめランド５０を設けて
からはんだボールを固定した例を示す。ランド５０を形
成するには、透孔４４を有する第２の絶縁皮膜４２を形
成した後、絶縁皮膜４２の表面に銅等をスパッタリング
して金属層を形成し、フォトリソグラフィ工程により透
孔４４の内部と周縁部のみ金属層を残すようにエッチン
グすればよい。ランド５０は底面で配線パターン４０の
外部端子接合部４０ａに接続し透孔４４の内壁面および
周縁部を被覆していることにより、透孔４４にランド５
０を設けない場合に比較してはんだボール（バンプ４
６）は透孔４４の内面全体と接合し確実に取り付けられ
る。また、はんだボールと配線パターン４０との電気的
導通が確実になる。なお、金属層をエッチングしてラン
ド５０を形成した後、ランド５０の表面に保護めっきと
してニッケルめっき、金めっきを施すとさらに確実にバ
ンプ４６を接合することができる。
て、透孔４４内にはんだボール（バンプ４６）を配置し
て配線パターン４０上に固定する際に、透孔４４の内面
および透孔４４の周縁にあらかじめランド５０を設けて
からはんだボールを固定した例を示す。ランド５０を形
成するには、透孔４４を有する第２の絶縁皮膜４２を形
成した後、絶縁皮膜４２の表面に銅等をスパッタリング
して金属層を形成し、フォトリソグラフィ工程により透
孔４４の内部と周縁部のみ金属層を残すようにエッチン
グすればよい。ランド５０は底面で配線パターン４０の
外部端子接合部４０ａに接続し透孔４４の内壁面および
周縁部を被覆していることにより、透孔４４にランド５
０を設けない場合に比較してはんだボール（バンプ４
６）は透孔４４の内面全体と接合し確実に取り付けられ
る。また、はんだボールと配線パターン４０との電気的
導通が確実になる。なお、金属層をエッチングしてラン
ド５０を形成した後、ランド５０の表面に保護めっきと
してニッケルめっき、金めっきを施すとさらに確実にバ
ンプ４６を接合することができる。
【００１６】図５は配線パターン４０を多層形成した半
導体装置の例を示す。この実施形態の半導体装置は第１
の絶縁皮膜３８と第２の絶縁皮膜４２に加えて、第３の
絶縁皮膜５２と第４の絶縁皮膜５４を有する。第２の絶
縁皮膜４２の表面には第１の絶縁皮膜３８の表面に設け
た配線パターン４０と電気的に導通する配線パターン４
０ｂが設けられ、第３の絶縁皮膜５２の表面には配線パ
ターン４０ｂと電気的に導通する配線パターン４０ｃが
設けられている。第４の絶縁皮膜５４には配線パターン
４０ｃに電気的に導通してランド５０が取り付けられ、
ランド５０にバンプ４６が接合されている。
導体装置の例を示す。この実施形態の半導体装置は第１
の絶縁皮膜３８と第２の絶縁皮膜４２に加えて、第３の
絶縁皮膜５２と第４の絶縁皮膜５４を有する。第２の絶
縁皮膜４２の表面には第１の絶縁皮膜３８の表面に設け
た配線パターン４０と電気的に導通する配線パターン４
０ｂが設けられ、第３の絶縁皮膜５２の表面には配線パ
ターン４０ｂと電気的に導通する配線パターン４０ｃが
設けられている。第４の絶縁皮膜５４には配線パターン
４０ｃに電気的に導通してランド５０が取り付けられ、
ランド５０にバンプ４６が接合されている。
【００１７】各層間の配線パターン４０を電気的に接続
する方法としては、前述した実施形態で第１の絶縁皮膜
３８と第２の絶縁皮膜４２を形成して配線パターン４０
とランド５０とを接続する方法がそのまま適用できる。
すなわち、絶縁皮膜を形成するためポリイミド系あるい
はエポキシ系等の感光性レジストを塗布し、露光、現像
することにより層間で配線パターン４０を接続する部位
に透孔を形成した後、絶縁皮膜の表面に銅等の導体金属
をスパッタリングあるいは蒸着により形成し、形成され
た導体層をエッチングすることにより下層の配線パター
ン４０と電気的に接続しつつ配線パターンを形成する。
次層についても、同様に当該絶縁皮膜上に感光性レジス
トを塗布し、表面を平坦にし、露光、現像して透孔を形
成し、絶縁皮膜上に導体層を形成し、エッチングして当
該層上に配線パターンを形成する。
する方法としては、前述した実施形態で第１の絶縁皮膜
３８と第２の絶縁皮膜４２を形成して配線パターン４０
とランド５０とを接続する方法がそのまま適用できる。
すなわち、絶縁皮膜を形成するためポリイミド系あるい
はエポキシ系等の感光性レジストを塗布し、露光、現像
することにより層間で配線パターン４０を接続する部位
に透孔を形成した後、絶縁皮膜の表面に銅等の導体金属
をスパッタリングあるいは蒸着により形成し、形成され
た導体層をエッチングすることにより下層の配線パター
ン４０と電気的に接続しつつ配線パターンを形成する。
次層についても、同様に当該絶縁皮膜上に感光性レジス
トを塗布し、表面を平坦にし、露光、現像して透孔を形
成し、絶縁皮膜上に導体層を形成し、エッチングして当
該層上に配線パターンを形成する。
【００１８】このように、絶縁皮膜を介して電気的導通
をとりながら配線パターン４０を多層に形成することが
できる。図５に示す実施形態では最外層である第４の絶
縁皮膜５４にランド５０を形成してはんだボール（バン
プ４６）を接合している。このように配線パターン４０
を多層形成することにより、配線パターン４０を形成す
る自由度が大きくなる。図６は配線パターン４０を多層
形成した場合の応用例として、コンデンサ５６あるいは
抵抗５８といった回路用素子を組み込んだ例を示す。配
線パターン４０を多層形成した場合はこのように回路用
素子を組み込むことが容易になり、より多用途の半導体
装置として提供することが可能になる。コンデンサや抵
抗は、スパッタリング等の薄膜工程によりつくり込むこ
とができる。
をとりながら配線パターン４０を多層に形成することが
できる。図５に示す実施形態では最外層である第４の絶
縁皮膜５４にランド５０を形成してはんだボール（バン
プ４６）を接合している。このように配線パターン４０
を多層形成することにより、配線パターン４０を形成す
る自由度が大きくなる。図６は配線パターン４０を多層
形成した場合の応用例として、コンデンサ５６あるいは
抵抗５８といった回路用素子を組み込んだ例を示す。配
線パターン４０を多層形成した場合はこのように回路用
素子を組み込むことが容易になり、より多用途の半導体
装置として提供することが可能になる。コンデンサや抵
抗は、スパッタリング等の薄膜工程によりつくり込むこ
とができる。
【００１９】上述した各半導体装置の製造工程において
は絶縁皮膜を形成するために感光性レジストを使用し、
フォトリソグラフィー工程により絶縁皮膜に透孔４４を
形成したり絶縁皮膜の表面に配線パターンを形成したり
する。このフォトリソグラフィー工程では露光に紫外線
が使用されることから、実際の半導体装置の製造工程に
おいては紫外線の露光によって半導体素子に形成された
回路が損傷されないようにする必要がある。なお、この
紫外線による露光が半導体チップに悪影響を与えるのは
ネガティブ型の感光性レジストを使用する場合である。
ネガティブ型の感光性レジストでは露光した部位が現像
時に溶解しない部位となるから、露光する際には後工程
で溶解除去する部位をマスクし、最終的に残す部位を露
光する。たとえば、図７に示すようにパッシベーション
膜３４上に第１の絶縁皮膜３８を形成する場合は、感光
性レジストを塗布した後、Alパッド３６をマスクしてこ
れ以外の範囲を露光する。このため、マスクしたAlパッ
ド３６以外の範囲に紫外線が照射され、感光性レジスト
とパッシベーション膜３４を通して半導体チップ３２の
表面まで紫外線が透過し、これによって半導体チップ３
２が損傷される場合がある。
は絶縁皮膜を形成するために感光性レジストを使用し、
フォトリソグラフィー工程により絶縁皮膜に透孔４４を
形成したり絶縁皮膜の表面に配線パターンを形成したり
する。このフォトリソグラフィー工程では露光に紫外線
が使用されることから、実際の半導体装置の製造工程に
おいては紫外線の露光によって半導体素子に形成された
回路が損傷されないようにする必要がある。なお、この
紫外線による露光が半導体チップに悪影響を与えるのは
ネガティブ型の感光性レジストを使用する場合である。
ネガティブ型の感光性レジストでは露光した部位が現像
時に溶解しない部位となるから、露光する際には後工程
で溶解除去する部位をマスクし、最終的に残す部位を露
光する。たとえば、図７に示すようにパッシベーション
膜３４上に第１の絶縁皮膜３８を形成する場合は、感光
性レジストを塗布した後、Alパッド３６をマスクしてこ
れ以外の範囲を露光する。このため、マスクしたAlパッ
ド３６以外の範囲に紫外線が照射され、感光性レジスト
とパッシベーション膜３４を通して半導体チップ３２の
表面まで紫外線が透過し、これによって半導体チップ３
２が損傷される場合がある。
【００２０】なお、ポジティブ型の感光性レジストは露
光した部位が溶解除去される。したがって、上記の第１
の絶縁皮膜３８でAlパッド３６の部分に透孔を形成する
例では、感光性レジストを塗布した後、Alパッド３６以
外の範囲をマスクしてAlパッド３６部分にのみ紫外線を
照射する。Alパッド３６の部分には回路が形成されてい
ないから、この紫外線照射によって半導体チップ３２の
回路が損傷される心配はない。なお、第１の絶縁皮膜３
８や第２の絶縁皮膜４２の表面に配線パターン４０を形
成するためのフォトリソグラフィー工程においても、ポ
ジティブ型の感光性レジストを使用する場合は、かなら
ず配線パターン４０を形成するための銅層等の金属層が
下地にある部分に紫外線照射を行うから、半導体チップ
３２の回路が損傷される心配はない。
光した部位が溶解除去される。したがって、上記の第１
の絶縁皮膜３８でAlパッド３６の部分に透孔を形成する
例では、感光性レジストを塗布した後、Alパッド３６以
外の範囲をマスクしてAlパッド３６部分にのみ紫外線を
照射する。Alパッド３６の部分には回路が形成されてい
ないから、この紫外線照射によって半導体チップ３２の
回路が損傷される心配はない。なお、第１の絶縁皮膜３
８や第２の絶縁皮膜４２の表面に配線パターン４０を形
成するためのフォトリソグラフィー工程においても、ポ
ジティブ型の感光性レジストを使用する場合は、かなら
ず配線パターン４０を形成するための銅層等の金属層が
下地にある部分に紫外線照射を行うから、半導体チップ
３２の回路が損傷される心配はない。
【００２１】上記のネガティブ型の感光性レジストを使
用するフォトリソグラフィー工程で半導体チップ３２が
損傷を受けることを防止する方法としては、図８に示す
ようにパッシベーション膜３４の表面にフォトリソグラ
フィー工程で使用する紫外線を遮蔽する紫外線遮蔽層６
０を設ける方法が有効である。紫外線遮蔽層６０は半導
体チップ３２に形成された回路を紫外線から保護するも
ので、図８に示すようにAlパッド３６を除く範囲につい
て第１の絶縁皮膜３８を形成する前に設ける。紫外線遮
蔽層６０はＣｒ金属層、Ｃｕ金属層、あるいはＣｒ金属
層−Ｎｉ金属層−Ｃｕ金属層等の複数の金属層によって
形成する。Ｃｒ金属層を用いる場合は０．１μｍ程度の
厚さで十分紫外線遮蔽の機能がある。紫外線遮蔽層６０
を形成する場合は、まず半導体チップ３２のパッシベー
ション膜３４上にスパッタリングあるいは蒸着等によっ
てＣｒ金属層等を形成し、その表面にAlパッド３６部分
のみ露出させたエレジストパターンを形成し、レジスト
パターンをマスクとしてＣｒ金属層等をエッチングする
ことによって形成する。
用するフォトリソグラフィー工程で半導体チップ３２が
損傷を受けることを防止する方法としては、図８に示す
ようにパッシベーション膜３４の表面にフォトリソグラ
フィー工程で使用する紫外線を遮蔽する紫外線遮蔽層６
０を設ける方法が有効である。紫外線遮蔽層６０は半導
体チップ３２に形成された回路を紫外線から保護するも
ので、図８に示すようにAlパッド３６を除く範囲につい
て第１の絶縁皮膜３８を形成する前に設ける。紫外線遮
蔽層６０はＣｒ金属層、Ｃｕ金属層、あるいはＣｒ金属
層−Ｎｉ金属層−Ｃｕ金属層等の複数の金属層によって
形成する。Ｃｒ金属層を用いる場合は０．１μｍ程度の
厚さで十分紫外線遮蔽の機能がある。紫外線遮蔽層６０
を形成する場合は、まず半導体チップ３２のパッシベー
ション膜３４上にスパッタリングあるいは蒸着等によっ
てＣｒ金属層等を形成し、その表面にAlパッド３６部分
のみ露出させたエレジストパターンを形成し、レジスト
パターンをマスクとしてＣｒ金属層等をエッチングする
ことによって形成する。
【００２２】上記の紫外線遮蔽層６０を設けておけば、
ネガティブ型の感光性レジストを使用して絶縁皮膜を形
成する場合であってもフォトリソグラフィー工程で半導
体チップ３２が紫外線によって損傷を受ける心配がな
く、任意のパターンで紫外線照射することができる。図
９は、第１の絶縁皮膜３８を形成するためネガティブ型
の感光性レジストを塗布して露光している状態を示す。
感光性レジストの下層に設けた紫外線遮蔽層６０によっ
て紫外線が遮蔽され半導体チップ３２の回路を保護して
露光することができる。第１の絶縁皮膜３８の表面に配
線パターン４０を設けた後、さらに第２の絶縁皮膜４２
を形成する場合の露光についても同様である。図１０は
図４に示す半導体装置の形成例で紫外線遮蔽層６０を設
けて得られた半導体装置を示している。図４に示す実施
形態とはパッシベーション膜３４上に紫外線遮蔽層６０
を設けた点のみ相違している。配線パターン４０を多層
形成する半導体装置の場合も同様に紫外線遮蔽層６０を
設けて形成することができる。なお、紫外線遮蔽層６０
を設けた場合でももちろん、ネガティブ型の感光性レジ
ストに限らずポジティブ型の感光性レジストを使用して
かまわない。
ネガティブ型の感光性レジストを使用して絶縁皮膜を形
成する場合であってもフォトリソグラフィー工程で半導
体チップ３２が紫外線によって損傷を受ける心配がな
く、任意のパターンで紫外線照射することができる。図
９は、第１の絶縁皮膜３８を形成するためネガティブ型
の感光性レジストを塗布して露光している状態を示す。
感光性レジストの下層に設けた紫外線遮蔽層６０によっ
て紫外線が遮蔽され半導体チップ３２の回路を保護して
露光することができる。第１の絶縁皮膜３８の表面に配
線パターン４０を設けた後、さらに第２の絶縁皮膜４２
を形成する場合の露光についても同様である。図１０は
図４に示す半導体装置の形成例で紫外線遮蔽層６０を設
けて得られた半導体装置を示している。図４に示す実施
形態とはパッシベーション膜３４上に紫外線遮蔽層６０
を設けた点のみ相違している。配線パターン４０を多層
形成する半導体装置の場合も同様に紫外線遮蔽層６０を
設けて形成することができる。なお、紫外線遮蔽層６０
を設けた場合でももちろん、ネガティブ型の感光性レジ
ストに限らずポジティブ型の感光性レジストを使用して
かまわない。
【００２３】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、インターポーザとなる第１および第２の絶
縁皮膜は薄く形成できるので、薄い半導体装置に形成で
き、コストの低減化も図れる。第１、第２の絶縁皮膜は
硬度がそれほど高くないので、半導体チップ表面を保護
したり、半導体チップと実装基板との間に生じる応力を
緩和する緩衝層としても機能する。また複数の半導体チ
ップの所要の電極を電気的に接続することで信号の遅延
防止等の電気的特性の向上が図れ、また第１および第２
の絶縁皮膜を共通に形成することで製造も容易となる効
果を奏する。また、本発明に係る半導体装置の製造方法
によれば、チップサイズの半導体装置を容易にかつ確実
に得ることができ、配線パターンを多層形成することに
よって配線パターンを形成する自由度を増大させること
ができ、紫外線遮蔽層を設けたものではとくにネガティ
ブ型の感光性レジストを使用して製造する場合に好適で
ある等の著効を奏する。
したように、インターポーザとなる第１および第２の絶
縁皮膜は薄く形成できるので、薄い半導体装置に形成で
き、コストの低減化も図れる。第１、第２の絶縁皮膜は
硬度がそれほど高くないので、半導体チップ表面を保護
したり、半導体チップと実装基板との間に生じる応力を
緩和する緩衝層としても機能する。また複数の半導体チ
ップの所要の電極を電気的に接続することで信号の遅延
防止等の電気的特性の向上が図れ、また第１および第２
の絶縁皮膜を共通に形成することで製造も容易となる効
果を奏する。また、本発明に係る半導体装置の製造方法
によれば、チップサイズの半導体装置を容易にかつ確実
に得ることができ、配線パターンを多層形成することに
よって配線パターンを形成する自由度を増大させること
ができ、紫外線遮蔽層を設けたものではとくにネガティ
ブ型の感光性レジストを使用して製造する場合に好適で
ある等の著効を奏する。
【図１】半導体装置の第１の実施形態を示した断面図で
ある。
ある。
【図２】半導体装置の製造工程図である。
【図３】半導体装置の第２の実施形態を示した断面図で
ある。
ある。
【図４】バンプ接合部にランドを形成した半導体装置の
実施形態を示した断面図である。
実施形態を示した断面図である。
【図５】配線パターンを多層形成した半導体装置の実施
形態を示した断面図である。
形態を示した断面図である。
【図６】回路用素子を組み込んだ半導体装置の実施形態
を示した断面図である。
を示した断面図である。
【図７】感光性レジストを露光する様子を示した断面図
である。
である。
【図８】パッシベーション膜上に紫外線遮蔽層を設けた
断面図である。
断面図である。
【図９】第１の絶縁皮膜を形成する際の露光の様子を示
した断面図である。
した断面図である。
【図１０】紫外線遮蔽層を設けた半導体装置の実施形態
を示した断面図である。
を示した断面図である。
【図１１】従来の半導体装置の一例を示す断面図であ
る。
る。
３０ 半導体装置 ３２ 半導体チップ ３４ パッシベーション膜 ３６ Alパッド ３８ 第１の絶縁皮膜 ４０、４０ｂ、４０ｃ 配線パターン ４０ａ 外部接続端子接合部 ４２ 第２の絶縁皮膜 ４４ 透孔 ４８ 保護膜 ５０ ランド ５２ 第３の絶縁皮膜 ５４ 第４の絶縁皮膜 ５６ コンデンサー ５８ 抵抗 ６０ 紫外線遮蔽層
Claims (9)
- 【請求項１】 パッシベーション膜が形成された半導体
チップ面上に、該半導体チップの電極を露出して第１の
絶縁皮膜が形成され、該第１の絶縁皮膜の表面に前記半
導体チップの電極に接続して配線パターンが形成され、
該配線パターン上に配線パターンの外部接続端子接合部
を露出して第２の絶縁皮膜が形成され、前記露出した外
部接続端子接合部に外部接続端子が形成されていること
を特徴とする半導体装置。 - 【請求項２】 前記第１の絶縁皮膜が感光性ポリイミド
膜により形成されたものであることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記第２の絶縁皮膜が感光性ソルダーレ
ジスト膜により形成されたものであることを特徴とする
請求項１または２記載の半導体装置。 - 【請求項４】 前記外部接続端子がバンプであることを
特徴とする請求項１、２または３記載の半導体装置。 - 【請求項５】 前記半導体チップを複数備え、該複数の
半導体チップ上に共通の前記第１の絶縁皮膜が形成さ
れ、前記複数の半導体チップの所要の電極同士が前記配
線パターンにより接続され、前記配線パターン上に共通
の前記第２の絶縁皮膜が形成されていることを特徴とす
る請求項１、２、３または４記載の半導体装置。 - 【請求項６】 前記第２の絶縁皮膜に形成された透孔の
底面に露出した外部接続端子接合部に、該透孔の底面、
内壁面および周縁部を被覆するランドが形成され、該ラ
ンドに前記外部接続端子が接続されていることを特徴と
する請求項１、２、３、４または５記載の半導体装置。 - 【請求項７】 電極を露出してパッシベーション膜が形
成された半導体チップ面上に感光性レジストを塗布し、 該感光性レジストに露光、現像を施し、前記電極を露出
する透孔を形成して第１の絶縁皮膜とした後、 前記透孔を含む前記第１の絶縁皮膜の表面にスパッタリ
ング等により導体層を被着形成し、該導体層にエッチン
グを施し前記透孔部分で前記電極と電気的に導通する配
線パターンを形成し、 次いで、該配線パターンを含む前記第１の絶縁皮膜の表
面に感光性レジストを塗布し、該感光性レジストに露
光、現像を施し、前記配線パターン上で露出する透孔を
形成して第２の絶縁皮膜とし、 該第２の絶縁皮膜の透孔位置にはんだボール等の外部接
続端子を接続することを特徴とする半導体装置の製造方
法。 - 【請求項８】 前記第２の絶縁皮膜の表面に導体層を形
成し、該導体層にエッチングを施して該第２の絶縁皮膜
に形成した透孔部分において前記第１の絶縁皮膜の表面
に形成した配線パターンと電気的に導通する配線パター
ンを形成した後、 第２の絶縁皮膜の表面に感光性レジストを塗布してさら
に上層の絶縁皮膜を形成することにより、配線パターン
を多層形成することを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項９】 前記パッシベーション膜上に半導体チッ
プの電極部分を除いて、前記絶縁皮膜を形成する際等に
おけるフォトリソグラフィー工程で使用する紫外線から
半導体チップの回路を保護する紫外線遮蔽層を設けた
後、所要の絶縁皮膜の形成等の加工を施すことを特徴と
する請求項７または８記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25986195A JP3356921B2 (ja) | 1995-03-24 | 1995-10-06 | 半導体装置およびその製造方法 |
| EP03009870A EP1335422B1 (en) | 1995-03-24 | 1996-03-21 | Process for making a chip sized semiconductor device |
| DE69635397T DE69635397T2 (de) | 1995-03-24 | 1996-03-21 | Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren |
| EP96301936A EP0734059B1 (en) | 1995-03-24 | 1996-03-21 | Chip sized semiconductor device and a process for making it |
| KR1019960007924A KR100216642B1 (ko) | 1995-03-24 | 1996-03-22 | 반도체장치 및 그 제조방법 |
| US08/620,290 US5834844A (en) | 1995-03-24 | 1996-03-22 | Semiconductor device having an element with circuit pattern thereon |
| US09/040,370 US5960308A (en) | 1995-03-24 | 1998-03-18 | Process for making a chip sized semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-65607 | 1995-03-24 | ||
| JP6560795 | 1995-03-24 | ||
| JP25986195A JP3356921B2 (ja) | 1995-03-24 | 1995-10-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330313A true JPH08330313A (ja) | 1996-12-13 |
| JP3356921B2 JP3356921B2 (ja) | 2002-12-16 |
Family
ID=26406746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25986195A Expired - Fee Related JP3356921B2 (ja) | 1995-03-24 | 1995-10-06 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3356921B2 (ja) |
| KR (1) | KR100216642B1 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
| WO2000044043A1 (fr) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| WO2000055910A1 (en) * | 1999-03-15 | 2000-09-21 | Hitachi, Ltd. | Semiconductor device and semiconductor module |
| KR100298285B1 (ko) * | 1997-10-14 | 2001-09-06 | 가네꼬 히사시 | 보호구조를갖는반도체디바이스및그제조방법 |
| JP2001308092A (ja) * | 2000-04-18 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| JP2002314028A (ja) * | 2001-04-17 | 2002-10-25 | Iep Technologies:Kk | 半導体装置並びにその製造方法および実装構造 |
| US6696317B1 (en) | 1999-11-04 | 2004-02-24 | Nec Electronics Corporation | Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin |
| US6812573B2 (en) | 1997-06-06 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| KR100526061B1 (ko) * | 1999-03-10 | 2005-11-08 | 삼성전자주식회사 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
| US6962865B2 (en) | 2000-06-02 | 2005-11-08 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7186575B2 (en) | 2004-02-26 | 2007-03-06 | Shinko Electric Industries Co., Ltd | Manufacturing method of semiconductor device |
| KR100722729B1 (ko) * | 2000-01-12 | 2007-05-29 | 도요 고한 가부시키가이샤 | 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 |
| US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| JP2007251222A (ja) * | 2007-07-09 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| JP2008294159A (ja) * | 2007-05-23 | 2008-12-04 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US9704769B2 (en) | 2014-02-27 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308095A (ja) | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-10-06 JP JP25986195A patent/JP3356921B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-22 KR KR1019960007924A patent/KR100216642B1/ko not_active IP Right Cessation
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7307351B2 (en) | 1997-01-17 | 2007-12-11 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| KR100537243B1 (ko) * | 1997-06-06 | 2005-12-19 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US6812573B2 (en) | 1997-06-06 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR100298285B1 (ko) * | 1997-10-14 | 2001-09-06 | 가네꼬 히사시 | 보호구조를갖는반도체디바이스및그제조방법 |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| WO1999065075A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif semi-conducteur et procede correspondant |
| AU738124B2 (en) * | 1998-06-12 | 2001-09-06 | Hitachi Limited | Semiconductor device and manufacturing method of same |
| CN100419978C (zh) * | 1998-06-12 | 2008-09-17 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
| US6656828B1 (en) | 1999-01-22 | 2003-12-02 | Hitachi, Ltd. | Method of forming bump electrodes |
| WO2000044043A1 (fr) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| KR100526061B1 (ko) * | 1999-03-10 | 2005-11-08 | 삼성전자주식회사 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
| WO2000055910A1 (en) * | 1999-03-15 | 2000-09-21 | Hitachi, Ltd. | Semiconductor device and semiconductor module |
| US6927489B1 (en) | 1999-03-15 | 2005-08-09 | Renesas Technology Corp. | Semiconductor device provided with rewiring layer |
| US6696317B1 (en) | 1999-11-04 | 2004-02-24 | Nec Electronics Corporation | Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin |
| US6767761B2 (en) | 1999-11-04 | 2004-07-27 | Nec Electronics Corporation | Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin |
| KR100722729B1 (ko) * | 2000-01-12 | 2007-05-29 | 도요 고한 가부시키가이샤 | 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 |
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US8186045B2 (en) | 2000-02-25 | 2012-05-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| JP2001308092A (ja) * | 2000-04-18 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 |
| US6962865B2 (en) | 2000-06-02 | 2005-11-08 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument |
| US7102219B2 (en) | 2000-06-02 | 2006-09-05 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument |
| US7544973B2 (en) | 2000-07-11 | 2009-06-09 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7879633B2 (en) | 2000-07-11 | 2011-02-01 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US9245838B2 (en) | 2000-09-25 | 2016-01-26 | Ibiden Co., Ltd. | Semiconductor element |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US8959756B2 (en) | 2000-09-25 | 2015-02-24 | Ibiden Co., Ltd. | Method of manufacturing a printed circuit board having an embedded electronic component |
| US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| JP2002314028A (ja) * | 2001-04-17 | 2002-10-25 | Iep Technologies:Kk | 半導体装置並びにその製造方法および実装構造 |
| KR100885352B1 (ko) * | 2001-04-17 | 2009-02-26 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7186575B2 (en) | 2004-02-26 | 2007-03-06 | Shinko Electric Industries Co., Ltd | Manufacturing method of semiconductor device |
| US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US8191247B2 (en) | 2005-06-21 | 2012-06-05 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| JP2008294159A (ja) * | 2007-05-23 | 2008-12-04 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| JP2007251222A (ja) * | 2007-07-09 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4607152B2 (ja) * | 2007-07-09 | 2011-01-05 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US9704769B2 (en) | 2014-02-27 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP) |
| US10446459B2 (en) | 2014-02-27 | 2019-10-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP) |
| US11257729B2 (en) | 2014-02-27 | 2022-02-22 | Jcet Semiconductor (Shaoxing) Co., Ltd. | Semiconductor device and method of forming encapsulated wafer level chip scale package (eWLCSP) |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216642B1 (ko) | 1999-09-01 |
| JP3356921B2 (ja) | 2002-12-16 |
| KR960036009A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834844A (en) | Semiconductor device having an element with circuit pattern thereon | |
| JPH08330313A (ja) | 半導体装置およびその製造方法 | |
| EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
| KR100411811B1 (ko) | 반도체패키지 | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| US7560810B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| JP2000208512A (ja) | 半導体装置 | |
| JP2009021620A (ja) | 電子部品の実装方法 | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| KR19980018685A (ko) | 반도체 장치 및 리드 프레임 제작 방법 | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| JP2004104103A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100204163B1 (ko) | 반도체장치의 제조방법 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP7001445B2 (ja) | 半導体装置およびその製造方法 | |
| KR20220030005A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| US11398420B2 (en) | Semiconductor package having core member and redistribution substrate | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JPH11224885A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |