JP2007251222A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007251222A JP2007251222A JP2007179446A JP2007179446A JP2007251222A JP 2007251222 A JP2007251222 A JP 2007251222A JP 2007179446 A JP2007179446 A JP 2007179446A JP 2007179446 A JP2007179446 A JP 2007179446A JP 2007251222 A JP2007251222 A JP 2007251222A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor device
- electrode
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】2層目配線12に、1層目配線7と2層目配線12との間に介在する第2絶縁層10に形成されたビアホール15の部分の位置で、1層目配線7に接続する陥没部20を形成し、柱状電極14が、この陥没部7の底面部から植立するように構成し、第2絶縁層10と2層目配線12を覆うようにフィラ材を含まない最上絶縁層16を設ける。
【選択図】図1
Description
各層の前記配線間、及び最下層の前記配線と前記半導体基板間に介在して層間を絶縁する絶縁層と、前記絶縁層に形成されたビアホールの部分に位置して下層の前記配線又は前記電極パッドに接続する陥没部を有する前記各層の配線と、最上層の前記配線の前記陥没部に植立し、先端部に前記外部電極が形成された柱状電極と、前記最上層の配線の上部に形成され、前記柱状電極の先端部を露出するように形成された封止樹脂層と、前記封止樹脂層と前記最上層の配線間に、表面が略平面状に形成されたフィラ材を含まない最上絶縁層とを有することを特徴とする。
各層の前記配線間、及び最下層の前記配線と前記半導体基板間に介在して層間を絶縁する絶縁層と、前記絶縁層に形成されたビアホールの部分に位置して下層の前記配線又は前記電極パッドに接続する陥没部を有する前記各層の配線と、最上層の前記配線の前記陥没部に植立し、先端部に前記外部電極が形成された柱状電極と、前記最上層の配線の上部に形成され、前記柱状電極の先端部を露出するように形成された封止樹脂層と、前記各層の配線を形成するための電極として、前記各層の配線下に形成されたシード層とを有することを特徴とする。
各層の前記配線間、及び最下層の前記配線と前記半導体基板間に介在して層間を絶縁する絶縁層と、前記絶縁層に形成されたビアホールの部分に位置して下層の前記配線又は前記電極パッドに接続する陥没部を有する前記各層の配線と、最上層の前記配線の前記陥没部に植立し、先端部に前記外部電極が形成された柱状電極と、前記最上層の配線の上部に形成され、前記柱状電極の先端部を露出するように形成された封止樹脂層とを有し、
複数の前記柱状電極の内、前記外部電極が突出する前記半導体装置の熱応力の中立点からの距離を、それぞれL1及びL2とした任意の一対の柱状電極の高さをH1及びH2としたとき、 L1<L2のとき、H1≦H2 が成り立つように前記柱状電極の高さを形成したことを特徴とする。
図1は、本発明の半導体装置による、実施の形態1のCSP構造の内部構成を示す部分断面図である。
図2は、本発明の半導体装置による、実施の形態2のCSP構造の内部構成を示す部分断面図である。
本実施の形態3の半導体装置は、例えば図1に示す実施の形態1の半導体装置1おいて、2層目配線12のためのシード層11を、配線主材料と同じ、例えば銅で構成するものである。
図3は、本発明の半導体装置による、実施の形態3の構成を示す図で、同図(a)は、そのCSP構造の内部構成を模式的に示す部分断面図であり、同図(b)は、同図(a)の矢印A方向から半導体装置を見た際の概略的な平面図である。
L1<L2のとき、H1≦H2
となるように、即ち、半導体装置41の中心部から外周に位置する柱状電極45のほうが、より高い柱状電極45が配置されるように形成されている。
Claims (9)
- 複数の電極パッドが形成された半導体基板と、前記電極パッドと外部回路基板に接続される外部電極とを電気的に接続する配線であって、複数の層に形成された前記配線とを有する半導体装置において、
各層の前記配線間、及び最下層の前記配線と前記半導体基板間に介在して層間を絶縁する絶縁層と、
前記絶縁層に形成されたビアホールの部分に位置して下層の前記配線又は前記電極パッドに接続する陥没部を有する前記各層の配線と、
最上層の前記配線の前記陥没部に植立し、先端部に前記外部電極が形成された柱状電極と、
前記最上層の配線の上部に形成され、前記柱状電極の先端部を露出するように形成された封止樹脂層と、
前記各層の配線を形成するための電極として、前記各層の配線下に形成されたシード層と
を有することを特徴とする半導体装置。 - 前記シード層において、前記配線の陥没部の部分に開口を形成したことを特徴とする請求項1に記載の半導体装置。
- 前記最下層の配線下に形成されたシード層を除く各シード層が、配線と同じ材料で形成されたことを特徴とする請求項1に記載の半導体装置。
- 複数の電極パッドが形成された半導体基板と、前記電極パッドと外部回路基板に接続される外部電極とを電気的に接続する配線であって、複数の層に形成された前記配線とを有する半導体装置において、
各層の前記配線間、及び最下層の前記配線と前記半導体基板間に介在して層間を絶縁する絶縁層と、
前記絶縁層に形成されたビアホールの部分に位置して下層の前記配線又は前記電極パッドに接続する陥没部を有する前記各層の配線と、
最上層の前記配線の前記陥没部に植立し、先端部に前記外部電極が形成された柱状電極と、
前記最上層の配線の上部に形成され、前記柱状電極の先端部を露出するように形成された封止樹脂層と
を有し、
複数の前記柱状電極の内、前記外部電極が突出する前記半導体装置の熱応力の中立点からの距離を、それぞれL1及びL2とした任意の一対の柱状電極の高さをH1及びH2としたとき、
L1<L2のとき、H1≦H2
が成り立つように前記柱状電極の高さを形成したことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に備えられた表面保護膜と、
前記表面保護膜上に備えられた第1の絶縁層と、
前記第1の絶縁層上に備えられた第2の絶縁層と、
前記第1の絶縁層と前記第2の絶縁層の間に備えられた第1の配線と、
前記第2の絶縁層及び前記第1の配線上に備えられ、前記第1の配線に接続する陥没部を有する第2の配線と
を有することを特徴とする半導体装置。 - 前記第2の配線の前記陥没部上に備えられた柱状電極を有することを特徴とする請求項5に記載の半導体装置。
- 前記第1及び第2の配線を形成するための電極として、前記第1及び第2の各配線下に形成されたシード層を有することを特徴とする請求項5に記載の半導体装置。
- 前記シード層において、前記第2の配線の陥没部の部分に開口を形成したことを特徴とする請求項7記載の半導体装置。
- 前記第1の配線下に形成されたシード層を除くシード層が、前記第1及び第2の各配線と同じ材料で形成されたことを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179446A JP4607152B2 (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179446A JP4607152B2 (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269331A Division JP3998675B2 (ja) | 2004-09-16 | 2004-09-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007251222A true JP2007251222A (ja) | 2007-09-27 |
JP4607152B2 JP4607152B2 (ja) | 2011-01-05 |
Family
ID=38595104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007179446A Expired - Fee Related JP4607152B2 (ja) | 2007-07-09 | 2007-07-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4607152B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330313A (ja) * | 1995-03-24 | 1996-12-13 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2001185444A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 薄膜電子部品 |
JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
-
2007
- 2007-07-09 JP JP2007179446A patent/JP4607152B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330313A (ja) * | 1995-03-24 | 1996-12-13 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
JP2001185444A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 薄膜電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP4607152B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3611561B2 (ja) | 半導体装置 | |
US9859201B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing wiring substrate | |
US7663250B2 (en) | Wafer level package and manufacturing method thereof | |
JP4534927B2 (ja) | 半導体装置 | |
US11430725B2 (en) | Wiring board and method of manufacturing the same | |
JP4528035B2 (ja) | 半導体装置 | |
JP2017112209A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4420908B2 (ja) | 電子素子搭載構造 | |
JP6600573B2 (ja) | 配線基板及び半導体パッケージ | |
JP2012186366A (ja) | 半導体装置及びその製造方法 | |
JP4645398B2 (ja) | 半導体装置およびその製造方法 | |
US10068823B2 (en) | Semiconductor device | |
JP3998675B2 (ja) | 半導体装置 | |
JP4607152B2 (ja) | 半導体装置 | |
JP4747508B2 (ja) | 半導体装置 | |
JP5587702B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20240145329A1 (en) | Semiconductor package | |
JP5789872B2 (ja) | 多層配線基板 | |
JP4232576B2 (ja) | 半導体装置 | |
JP2024092922A (ja) | 回路基板とその製造方法及びこれを含む電子部品パッケージ | |
JP5191688B2 (ja) | 半導体装置の製造方法 | |
JP2008034655A (ja) | 半導体装置 | |
JP2011119460A (ja) | 半導体装置およびその製造方法 | |
JP2007081431A (ja) | 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
JP2008244037A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4607152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |