JP2001521288A - チップスケールパッケージ及びその形成方法 - Google Patents

チップスケールパッケージ及びその形成方法

Info

Publication number
JP2001521288A
JP2001521288A JP2000517447A JP2000517447A JP2001521288A JP 2001521288 A JP2001521288 A JP 2001521288A JP 2000517447 A JP2000517447 A JP 2000517447A JP 2000517447 A JP2000517447 A JP 2000517447A JP 2001521288 A JP2001521288 A JP 2001521288A
Authority
JP
Japan
Prior art keywords
solder bump
solder
semiconductor wafer
integrated circuit
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000517447A
Other languages
English (en)
Other versions
JP4580550B2 (ja
JP2001521288A5 (ja
Inventor
エレニアス，ピーター
ホラック，ハリー
Original Assignee
フリップ・チップ・テクノロジーズ・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フリップ・チップ・テクノロジーズ・エルエルシー filed Critical フリップ・チップ・テクノロジーズ・エルエルシー
Publication of JP2001521288A publication Critical patent/JP2001521288A/ja
Publication of JP2001521288A5 publication Critical patent/JP2001521288A5/ja
Application granted granted Critical
Publication of JP4580550B2 publication Critical patent/JP4580550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2200/00—Indexing scheme relating to G06F1/04 - G06F1/32
    • G06F2200/16—Indexing scheme relating to G06F1/16 - G06F1/18
    • G06F2200/161—Indexing scheme relating to constructional details of the monitor
    • G06F2200/1612—Flat panel monitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】 フリップチップ集積回路（１０）用に設計されたチップスケールパッケージ（８）は、半田隆起パッド（２６）、並びに、該半田隆起パッドを下層の集積回路（１０）の導電性結合パッド（１８）に電気的に接続する金属再分配トレース（３０）を同時に形成するため半導体ウェハ（１４）の最上表面に再分配金属層を備える。パターン形成された不動態化層（３２）が、再分配金属層（３０）に適用される。下層充填材料を必要とすることなくチップスケールパッケージ（８）を回路基板又は他の基板に取り付けるため、比較的大きな延性半田ボール（２８）が半田隆起パッド（２６）に配置されている。半導体ウェハの裏側（１６）は、操作中の機械的強度を確保するためコーティング（３４）で保護することができる。ウェハ加工処理レベルでこのようなチップスケールパッケージを形成するための方法も開示される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、集積回路のフリップチップを回路基板等にはんだバンプを介して実
装する技術、具体的には、チップスケールパッケージ及び、集積回路をその下側
の回路基板等に直接接続する、チップスケールパッケージ関連方法に関する。
【０００２】
【背景技術】
フリップチップとは、パターン処理された基板に取り付けるための接点山支持 はんだバンプを備えるパッケージ化されていない集積回路チップを指す、と当業
者には通常解されている。斯かるフリップチップは半導体ウェハに印刻された集
積回路チップで形成される。処理に際しては、半導体ウェハの上面側である活性
面に不純物が化学的拡散及び／又は注入によって導入され、トランジスタ等の電
子部品が個々に形成される。又、印刻形成された集積回路チップの上面側である
活性面に金属層がパターン配置され、半導体ウェハ上に形成された種々のデバイ
スの電極が電子的に接続される。フリップチップは、印刻形成された集積回路チ
ップの上面側である活性面を反転、即ち、裏返すと、下側に位置するパターン処
理された基板に溶接される。はんだバンプを「リフロー」温度まで加熱するとは
んだが溶融し、溶接部の「リフロー」によってフリップチップがパターン処理さ
れた支持基盤に電気的且つ機械的に接合される。フリップチップを支持基盤に接
合するはんだバンプの使用例は、ケイソン等に付与された米国特許第５，２６１
，５９３号、ブラントンに付与された米国特許第５，２２０，２００号、ヒグド
ン等に付与された米国特許第５，５４７，７４０号及びデガーニ等に付与された
米国特許第５，５６４，６１７号に開示されている。
【０００３】 パッケージ化されていない集積回路は、本質的に裸状態の半導体チップである
ため、組立時に取り扱いを誤ると損傷しやすい。このため、電子機器製造業者の
多くは、パッケージ化されていないフリップチップを回路基板に直接取り付ける
ことを嫌い、パッケージ化された装置を好む。そこで、集積回路部品製造業者の
多くは「チップスケールパッケージ」と称される「パッケージ化」された集積回
路を採用して、裸チップでは取り扱いが難しいという顧客の懸念を払拭している
。「チップスケールパッケージ」は、通常、集積回路チップ自体より大きさが１
．２倍以下のパッケージを指す。斯かるチップスケールパッケージは集積回路を
機械的に必要最低限度に保護して、その取り扱いを容易にする。これにより、顧
客は、裸チップを取り扱っていないという点で安心感を享受できる。チップスケ
ールパッケージは主に集積回路の活性面を幾分大きな基板に接合する。一方、基
板上に設けられた電気接点はチップスケールパッケージを回路基板に接続するた
めに用いられる。
【０００４】 フリップチップアセンブリの支持基盤とその集積回路とは、互いの熱膨張率が
しばしば異なる。異なる熱膨張率に起因して熱応力が発生すると、フリップチッ
プ集積回路を支持基盤に接合するはんだバンプが破損する可能性がある。破損す
れば回路は使い物にならなくなる。チップスケールパッケージの業界では、チッ
プと基板との間で熱膨張率が異なるのを抑止するために、はんだバンプの周囲並
びに集積回路と支持基盤との間に余盛不足物質を用いることが知られている。斯
かる余盛不足物質を使用すると溶接部の寿命を引き延ばすことができるが、処理
費用が高くなることが多い。これは、標準的な表面実装技術を用いた製造方法に
反することになる。
【０００５】 標準的なフリップチップ溶接部は一般的に非常に小さい（例えば、直径が１０
０ミクロンで高さが７０〜８５ミクロン）。そこで、標準的な表面実装処理に適
合させるには、溶接部を、主に、６３Ｓｎ／Ｐｂはんだ合金とする。例えば、は
んだバンプをスズ６３パーセント、鉛３７パーセントとする。公知技術の一例と
して、６３Ｓｎ／Ｐｂはんだ合金を、基板のはんだ接点山に盛り付け、鉛の含有
率が高いはんだバンプを蒸発させる、即ち、集積回路のフリップチップ溶接山に
鍍金する。但し、はんだ山の寸法は一般に７ミリ（０．００７インチ）である。
小型の溶接部やフリップチップ溶接部の寿命を考慮すると、はんだバンプの応力
を極力抑えるには、余盛不足物質の使用が欠かせないことになる。
【０００６】 多くの公知のチップ・スケール・パッケージ法は、集積回路の接着パッドを支
持基板に結合するようにはんだバンプを使用する。これらの接着パッドは、代表
的には集積回路チップの外周に配置される。複雑な集積回路は、集積回路と外側
の世界との間の必要な電力、入力、出力をつくるために、百を超える別個の接着
パッドを必要とする。その結果、このような接着パッドは、代表的には互いに密
接して配置され、このような接着パッドに横たわるはんだバンプのサイズおよび
高さに物理的制約を与える。Ｈｉｇｄｏｎ等に特許された米国特許第５，５４７
，７４０号は、はんだバンプ接触パッドのうちのいくつかが、集積回路の外周か
ら離れて一体に再配分され、はんだバンプのサイズが変えられないことを開示し
ている。
【０００７】 さらに、集積回路のチップ・スケール・パッケイギングを形成する公知の技術
の大部分は、個々のチップ・レベルで実施されなければならない。すなわち、集
積回路がとられる半導体ウェハは、まず刻み目を付けられ、チップ・スケール・
パッケイギング方法が実行される前に、個々のチップに切断されなければならな
い。これらのチップ・レベル・パッケージング技術ハ、ウェハ・スケール処理技
術の経費上の利点を得られない。さらに、メモリ・チップのような特定の集積回
路市場は、形態因子（すなわち、圧縮された集積回路の物理的サイズ）およびパ
ッケージングの費用によって大きく動かされる。しかも、多くの公知のチップ・
スケール・パッケージ技術は、著しい追加の費用を要し、圧縮された集積回路の
寸法を増加させる。
【０００８】 チップ・スケール・パッケージを形成するために用いられた公知のウェハ・レ
ベル処理技術のうちの１つは、三菱ＰＭＥＢ（Ｐｌａｓｔｉｃ Ｍｏｌｄｅｄ，
Ｅｘｔｅｎｄｅｄ Ｂｕｍｐ）技術である。三菱からのＰＭＥＢパッケージは
、集積回路の接着パッドから離れてはんだバンプ・パッドを動かすように再配分
技術を利用し、また、ウェハ・レベルで最初にはんだ隆起を行う。しかし、これ
らの工程に続いて、三菱ＰＭＥＢ技術は、半導体ウェハからの成分を型に入れ、
それらを包囲し、共晶「延長バンプ」をパッケージの表面に置く。得られたチッ
プ・スケール・パッケージ構造は、湿気の侵入に敏感であり、低リード・カウン
トにおいて比較的に高い。さらに、三菱ＰＭＥＢパッケージは、６３Ｓｎ／Ｐｂ
延長はんだバンプ（プラスチック・カプセルが高いはんだ再流温度を阻止する）
を用いる。これは、延長はんだバンプの疲労寿命を制限する。
【０００９】 チップ・スケール・パッケージを形成するために用いられる別の公知のウェハ
・レベル技術は、Ｓａｎｄｉａ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ技術である。
この技術は、集積回路上のはんだバンプ位置の配置を再配分するが、多金属層を
必要とする。その理由は、メッキ方法がはんだ堆積に用いられているからである
。再配分配線は、パターン化されかつ不動態化された堆積金属の第１層によって
与えられる。金属の第２層は、はんだバンプ・パッドを形成するようにウェハ上
にスパッタされ、そして、標準の電子メッキ方法が標準サイズはんだバンプを形
成するために用いられる。
【００１０】 したがって、本発明の目的は、改良されたチップ・スケール・パッケージおよ
びそれを形成する方法、ならびに標準表面装着技術製造技術からなり、熱係数微
分によって誘導された疲労からのはんだバンプを保護するために集積回路と支持
基板との間に材料を追加する必要を避けるフリップ・チップ集積回路のための改
良されたチップ・スケール・パッケージおよびそれを形成する方法を提供するこ
とにある。
【００１１】 本発明の別の目的は、改良されたチップ・スケール・パッケージおよび個々の
集積回路チップ・レベルに反して、ウェハ処理レベルで実施されるチップ・スケ
ール・パッケージを形成する方法を提供することにある。
【００１２】 本発明のさらに別の目的は、集積回路用の改良されたチップ・スケール・パッ
ケージおよび装備に比較的に安価で、小さい形態因子を生じ、すなわち、得られ
たチップ・スケール・パッケージが最初の集積回路のサイズよりも大きくないチ
ップ・スケール・パッケージを形成する方法を提供することにある。
【００１３】 本発明のさらに別の目的は、直接に表面に装着され、しかも裸のフリップ・チ
ップ集積回路チップよりも良好に保護されかつ取り扱いが容易であるウェハ・・
スケール・チップ・スケール・パッケージを提供することにある。
【００１４】 本発明のさらに別の目的は、はんだバンプをかいして支持基板に直接に表面装
着され、疲労に対するはんだバンプの感受性が低減されるウェハ・スケール・チ
ップ・スケール・パッケージを提供することにある。
【００１５】 本発明のさらに別の目的は、はんだバンプを容易にするように集積回路に付着
された金属層の数を最小にし、かつ、メッキ以外の方法によってはんだバンプの
形成を許すウェハ・スケール・チップ・スケール・パッケージを提供することに
ある。
【００１６】 本発明のこれらの及びその他の目的は、本発明の説明が進むにつれて当業者に
とってより明らかとなるであろう。
【００１７】 発明の開示 簡単に説明すると、好ましい実施形態によれば、本発明は、前面とこれと正反
対の後面とを有する半導体チップ上に形成された集積回路を含んでいるチップス
ケールパッケージに関する。この集積回路チップの前面上の外周の近くには、こ
の集積回路内に形成されたデバイスへの電気的連絡をさせるための一群の導電性
接合パッドが形成されている。半導体チップの前面には、集積回路チップの導電
性接合パッドに電気的に結合されているが集積回路チップの外周から横方向に外
れて配置されている多数のはんだバンプパッドを形成している導電性パターンが
形成された層が形成される。不動態化保護層が半導体チップの前面に亘って前記
パターンが形成された金属層の上に広がっており、この不動態化保護層内に形成
された穴がはんだバンプパッドを露出させる。保護コーティングが、機械的な保
護のために半導体チップの後面を覆って広がることができる。各々ほぼ球形であ
り且つ直径が少なくとも９ミル（．００９インチ）の大きさの延性はんだボール
がこのようなはんだパッドの各々の上に形成されて、得られた構造が回路基板又
はその他の構造に直接面装着できようになされている。
【００１８】 本発明の好ましい実施形態においては、上記の延性はんだボールは、少なくと
も重量比８０％の鉛（Ｐｂ）によって形成される。はんだボールはより高いリフ
ロー温度を有するけれども、機械的疲労は受け難い。インジウム（Ｉｎ）合金を
含むその他のはんだボールの塑性を使用してもよい。
【００１９】 はんだボールの各々は、半導体チップの前面において、各はんだバンプパッド
が電気的に接合される対応する導電性接合パッドよりも中心により近い位置に配
置されるのが好ましい。このような配置によって、はんだボールが半導体チップ
の周縁を越えて広がる虞れがなく且つはんだボールが相互に当接する虞れがなく
、はんだボールの直径をより大きいものとすることができる。パターンが形成さ
れた金属層は、はんだバンプパッドをこれらの対応する導電性接合パッドに電気
的に接合するための複数の再分布軌道を提供する。このパターンが形成された金
属層は、理想的には、はんだバンプパッドだけでなく再分布軌道の両方ともを同
時に提供する単一の金属層によって形成される。上記の不動態化保護層は、ポリ
マーであるのが好ましく、合成ベンゾシクロブテンであるのが好ましい。
【００２０】 本発明のもう一つ別の特徴は、各々が各集積回路に電気的に連絡させるために
半導体ウェハの前面の外周の近くに形成された一連の導電性接合パッドを含んで
いる複数の同様の集積回路を含む半導体ウェハを含むはんだバンプ化された半導
体ウェハに関する。このような集積回路の各々の上には、一連のはんだバンプパ
ッドを提供し且つこのような集積回路の各々の導電性接合パッドを対応する一連
のはんだバンプパッドに電気的に接合させるために、半導体ウェハの前面に亘っ
てパターンが形成された金属層が形成される。半導体ウェハの前面は、半導体ウ
ェハの前面に亘って広がる不動態化保護層によって保護され、同不動態化保護層
内のはんだバンプパッドの各々の上に穴が形成される。半導体ウェハの後面は、
その上に形成された保護コーティングによって保護することができる。各々ほぼ
球形であり且つ直径が少なくとも９ミル（．００９インチ）の大きさの延性はん
だボールが、集積回路の各々の上の各はんだバンプパッドに固定される。このよ
うにして得られた半導体ウェハは、次いで、線を刻み付けられるか賽の目に切ら
れて、チップスケールの集積回路パッケージの形態の複数の集積回路が提供され
る。
【００２１】 本発明はまた、フリップチップが一体化された回路用のチップスケールパッケ
ージ（ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）を形成する方法に関する。その
ような方法によると、半導体ウェハーは多数の同じ一体化された回路を収容して
おり、かかる一体化された回路の各々は半導体ウェハーの前面に形成された一連
の電導性接着パッドを備え、この電導性接着パッドは相互に電気的結合をなすべ
く各一体化された回路の周縁に配置されている。防護コーティングを半導体ウェ
ハーの後面に塗布する事ができる。金属層が半導体ウェハーの前面に設けられて
おり、かかる金属層の幾つかの部分は各一体化された回路上にパターン化された
金属層を残すために選択的に除去される。各パターン化された金属層には、その
ような各一体化された回路の前面に一連のはんだバンプパッドが備わっており、
各はんだバンプパッドはパターン化された金属層により、はんだバンプパッドの
対応する一つに電気的結合されている。不動態化層が次に半導体ウェハーの前面
を覆いかつ各パターン化された金属層の上に付与されて、各はんだバンプパッド
の上に付与された不動態化層の開口部を残したまま、各一体化された回路の前面
を封止する。延性はんだボールが次に各はんだバンプパッドに付与され、延性は
んだボールは略球状の形状を有し少なくとも９ミル（０．００９インチ）の直径
を有する。その結果得られた半導体ウェハーは次にチップスケールパッケージ状
に多数の一体回路を与えるべく賽の目状に切断される。
【００２２】 本方法に使用される不動態化層はポリマー層が望ましく、ベンゾシクロブタン
（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）製品がそのような不動態化層として特に
有益であることが見出された。
【００２３】 本発明の方法を実施する場合、はんだボールが高度に延性であるようにされ、
少なくとも８０パーセント重量比の鉛（Ｐｂ）からなる、はんだバール化合物を
選定する事が望ましい。その換りとして、インジウム合金からなるはんだボール
化合物もまた使用可能である。本方法の好ましい実施形態では、延性はんだボー
ルは、各はんだバンプパッド上に予め形成されたはんだボールを機械的に配置す
ることにより、各はんだバンプパッド上に設けられる。延性はんだボールを付与
する前に、はんだフラックスがはんだバンプパッドに塗布されることが望ましい
。半導体ウェハーは次にはんだボールの溶融温度まで加熱され、その後延性はん
だボールが付与されて、はんだボールを下層のはんだバンプパッドに永久的に固
定する。
【００２４】 はんだボールの比較的大きい寸法を鑑みて、本方法は、一体化された回路の対
応する電導性接着パッドの最初の配置と比較すると、一体化された回路の周縁か
ら離れて各一体化された回路の中心に接近して配置された点まではんだパッドを
再配分することを意図している。このようなはんだバンプパッドの再配分は、各
はんだバンプパッドを対応する電導性接着パッドに電気的結合するように、付与
された金属層の部分を選択的に除去する工程で一連の再配分トレースをすること
により達成される。この方法を実施する場合、はんだバンプパッドと上述の再配
分トレースの双方を形成するように、付与された同一の金属層がパターン化され
ることが望ましい。本願発明を実施するための最良の態様 図１及び図２は、全体が参照符号８によって示され、本願発明にしたがって構
成されたフリップチップ集積回路用のチップ・スケール・パッケージを図示して
いる。図１において、集積回路１０が、通常の態様で、半導体チップ上に形成さ
れており、トランジスター及び他の電気素子（図示せず）されたネットワークを
含んでいる。図２を参照すると、集積回路１０は、半導体ウェハ１４の表面１２
に形成されている。半導体ウェハ１４は、また、その反対側に裏面１６を有して
いる。化学的な不純物が、集積回路１０の処理の間に、その表面１２を介して半
導体ウェハ１４内に、拡散され、移植され、又は導入されており、これによって
、集積回路１０内に種々のトランジスターや他の電気素子を形成している。その
ような電気素子は、半導体ウェハ１４の表面１２に形成された、１つ又はそれ以
上の金属被覆層（図示せず）によって、互いに相互に接続されている。
【００２５】 集積回路１０は、一連の入力端子、出力端子、電力端子とを有している。入力
端子、出力端子、電力端子は、集積回路１０を実際に使用するために、外の世界
に電気的に接続されなければならない。このため、ほとんどの集積回路には、図
１及び図２の参照符号１８及び２０によって示されているような一連の導電性の
接着用パッドが設けられている。一連の導電性の接着用パッドは、集積回路１０
と電気的に相互接続できるように、半導体ウェハ１４の表面に形成されている。
図１に示されているように、これらの導電性の接着用パッド１８及び２０は、典
型的に、集積回路１０を含む半導体チップの外側周辺部２１近くに形成され且つ
配置されている。集積回路１０は、また、図２に示されているように、典型的に
、集積回路１０の相互接続用の上側メタル層を保護するために、半導体ウェハ１
４の表面に塗布されたウェハパシベーション層２２を有している。 図２に示されているように、開口部が、典型的に、導電性の接着用パッド１８／
２０にアクセスすることができるように、導電性の接着用パッド１８／２０上で
ウェハパシベーション層２２に設けられている。上述した構造及び工程は、通常
の集積回路の典型であり、そのような集積回路は、最後に、パッケージにワイヤ
ーボンディングされるか、あるいは、はんだバンプされる。
【００２６】 上述したように、本願発明は、延性のはんだボールを用いて、チップ・スケー
ル・パッケージ８と外部電気回路とを相互接続する。はんだバンプを用意するた
めに、オプションとして、第１のパシベーション層２４を、ウェハパシベーショ
ン層２２の真上で半導体ウェハ１４の表面に亘って塗布してもよい。第１のパシ
ベーション層２４は、絶縁体であり、ウェハ表面に保護膜を被せ、また、ウェハ
表面を平坦にする。第１のパシベーション層２４は、既存のウェハパシベーショ
ン層２２の特性に応じて、ある場合には削除してもよい。本願発明の好適な実施
例において、第１のパシベーション層２４は、商品名「Ｃｙｃｌｏｔｅｎｅ」の
下で、ミシガン州のミッドランドに所在するＤｏｗ Ｃｈｅｍｉｃａｌ社から市
場で入手可能なベンゾイルシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）
で形成される。しかしながら、他の組成物を用いて、ポリイミド、ポリオレフィ
ン、及び他の有機パシベーションや無機パシベーションを含む第１のパシベーシ
ョン層２４を形成してもよい。第１のパシベーション層２４は、ほぼ４−５μm の厚さの層を形成できるように、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎ
ｇ）によって、半導体ウェハ１４上に塗布することが好ましい。通常の写真印刷
技術を用いて、導電性の接着用パッド１８／２０の各々上で、また、はんだバン
プパッドが最後に形成される位置で、第１のパシベーション層２４内にパターン
化された開口部を形成することができる。あるいは、そのような開口部は、導電
性の接着用パッド１８／２０上の各々の領域に限定することもできる。この場合
、はんだバンプパッドは、最後に、第１のパシベーション層２４上に位置する。
【００２７】 上述したように、チップ・スケール・パッケージ８は、過去に用いられたもの
よりもいくらか大きな寸法の延性のはんだボールを利用している。そのようなは
んだボールを収容するために、対応する導電性の接着用パッドに対して、はんだ
バンプパッドを再配置したり、あるいは、再分配したりすることが要求される。
図１及び図２に示されているように、延性のはんだボール２８が取り付けられる
はんだバンプパッド２６は、導電性の接着用パッド１８から横方向に変位させら
れている。さらに図１及び図２に示されているように、はんだバンプパッド２６
と導電性の接着用パッド１８は、再分配トレース３０によって、電気的に相互接
続されている。
【００２８】 リディストリビューショントレース３０とはんだバンプパッド２６が、ウェハ
パッシベーション層２２上と第１パッシベーション層２４上に形成されるパター
ン化金属層として、半導体ウェハ１４の表面上方に設けられる。このパターン化
金属層は、最初に、半導体ウェハ１４の表面を、いわゆるアンダーバンプ冶金（
Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）（またはＵＢＭ）層でブランケ
ッティングすることにより行われることが好ましい。このＵＢＭ層は、アルミニ
ウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）及び銅（Ｃｕ）からなる３金属層
構造物であることが好ましいが、または、チタニウム（Ｔｉ）、ニッケルバナジ
ウム（ＮｉＶ）及び銅（Ｃｕ）からなる３金属層構造物若しくは他の適当な金属
構造物であってもよい。ＵＢＭ層は、公知の金属スパッタリング技術によって、
半導体ウェハ１４上に設けることができる。そのように設けられたＵＢＭ層の厚
みは、約２ミクロンであることが好ましい。ＵＢＭ層は、いくつかの目的を達成
する。第一に、ＵＢＭ層はその下にある面に密着する。第２に、ＵＢＭ層は、溶
融状態のはんだが、半導体ウェハ１４表面中に侵入することを防止する、はんだ
拡散防止壁として作用する。ＵＢＭ層は、また、はんだ付け性の観点から、「濡
れやすい（ｗｅｔｔａｂｌｅ）」層として作用する。最後に、ＵＢＭ層は、延性
はんだボール２８と伝導性ボンドパッド１８との間の電気接触抵抗を最小限に抑
えるように作用する。そのようなＵＢＭ層を設けた後、該ＵＢＭ層は、公知のフ
ォトリソグラフィ技術によってエッチングされて、所望のパターン化金属層を構
成し、それによって、伝導性ボンドパッド１８に、はんだバンプパッド２６と、
リディストリビューショントレース３０と、電気接触子３２とを設ける。
【００２９】 当業者であれば、上記のＵＢＭ層によって、典型的な伝導性ボンドパッドの、
図１に示すアレイリディストリビューションパターンのような新しいパターンへ
のリディストリビューションが可能になることを理解するであろう。はんだパン
プパッドを再配置するための上記のリディストリビューションプロセスにおいて
は、リディストリビューショントレース３０と、はんだボール２８へのＵＢＭイ
ンターフェース２６との両方に対して同じ冶金学が用いられている。リディスト
リビューションされたはんだバンプパッド２６は、装置表面の、実質的にどこに
でも配置することができる。例えば、はんだバンプパッド２６は、各はんだバン
プパッド２６が電気的に結合される対応の伝導性ボンドパッド１８よりも、集積
回路１０の中心に、より近いポイントに配置される。
【００３０】 ＵＢＭ層が上記の方法で設けられ、パターン化された後、図２に示すように、
そのパターン化された金属層上に第２パッシベーション層３２が設けられる。こ
の第２パッシベーション層もまた、上記のベンゾシクロブテンにより形成される
ことが好ましいが、ポリイミド、ポリオレフィンや、他の有機または無機パッシ
ベーションを用いてもよい。第２パッシベーション層３２は、好ましくは、スピ
ンコーティングによって、半導体ウェハ１４上に設けられることにより、約４ミ
クロンの厚みを有する層を形成する。従来のフォトリソグラフィ技術を用いて、
第２パッシベーション層３２中の、各はんだバンプパッド２６の箇所に、パター
ン化された開口を形成する。
【００３１】 一度、第２パシベーションレイヤ３２が作られると、図２に示すはんだボール
２８のような柔軟なはんだボールが、露出したはんだパッド２２の各々に形成さ
れる。柔軟なはんだボールの各々はほぼ球形であり、少なくとも９ミル（０．０
２２８６ｃｍ）（０．００９インチ）、即ち少なくとも２２９ミクロンの直径を
有する。従来のはんだバンピングは６３Ｓｎ／Ｐｂはんだまたは９５Ｐｂ／Ｓｎ
からはんだバンプを形成するが、０．０１７７８ｃｍ（０．００７インチ）直径
より小さいサイズのものは工程制限を受ける。対照的にはんだボール２８はより
柔軟な組成物を形成する。はんだボール２８の好ましい組成物は少なくとも鉛（
Ｐｂ）を８０重量％含み、残りが亜鉛で構成されている。またはんだボール２８
はインジウム（Ｉｎ）合金または柔軟性を増すために少なくとも８０重量％の鉛
を含む鉛合金で形成することもできる。より大きな直径で柔軟性が大きいはんだ
ボールはチップスケールパッケージ８と最終的に取り付けられる基板との間の熱
膨張率の違いによる疲労負荷に対する強い抵抗を有するはんだボールを作ること
ができ、これによりどんな余盛不足を追加する必要もなくなる。本発明の好まし
い実施例では、はんだボール２８を予め形成し、機械的にこれをはんだパッド２
６に置く。そのような機械的配置前に、はんだフラックスをはんだバンプパッド
に付与し、はんだボール２８とはんだバンプパッド２６間に最終的に形成される
接合を向上させる。はんだボールを各はんだバンプパッドに機械的に配置するこ
とは、はんだボールが置かれる機械的なマスクによってなされる。しかし柔軟な
はんだボールはメッキ、はんだペースト、蒸着、ボールバンピング及びはんだジ
ェッティングを含む他のあらゆる方法によって形成することができる。はんだボ
ールをはんだバンプパッドに形成したら、半導体ウェハチップスケールパッケー
ジ８をはんだボール２８の環流温度（reflow tempereture）まで加熱し、これに
よりはんだボール２８のはんだバンプパッド２６への固定を形成する。
【００３２】 図２に関し、半導体ウェハ１４の後ろ側即ち後面は参照符号１６で示す。本発
明の好ましい実施の形態では、有機保護コーティング３４が半導体ウェハ１４の
後面１６にコートされている。この保護コーティング３４は、周知のスピンコー
トウェハプロセス装置を使用して半導体ウェハ１４の後面１４にコートし、この
後硬化させることができる。有機保護コーティング３４はエポキシや、取扱中に
チップの後面に機械的保護を提供するその他の適切な有機保護コーティングが好
ましい。保護コーティング３４はウェハダイシングプロセスの一部として通常は
ダイシングされるが、切り口(kerf)を提供するために保護コーティング３４を写
真画像とすることもできる。いずれの場合にも、保護コーティング３４の最終寸
法はチップの最終寸法と同じであり、これにより最小形態要素のチップスケール
パッケージ装置を提供する。保護コーティング３４をチップスケールパッケージ
の形態で異なるステージに適用しながら、第１のパシベーション層２４を半導体
ウェハ１４の前面に付与する前に、保護コーティング３４を付与することが好ま
しい。
【００３３】 図３は、電子走査顕微鏡によって得られる柔軟なはんだボール２８をその環流
温度まで加熱したはんだバンプ構造の断面図を示す。はんだボール２８を環流中
に幾分平らにしたとき、柔軟なはんだボール２８の高さは９．５ミル（０．０２
４１３ｃｍ）（０．００９５インチ）である。これにより、標準のはんだバンプ
プロセスと比較すると高さと延性が増加し、余盛不足作業の必要性を回避できる
し、チップスケールパッケージとそれを取り付ける基板との間の熱膨張率の違い
によって生じるストレスに起因するクラックに抵抗できる。
【００３４】 上述した如く、本発明はまた上記集積回路のフリップチップパッケージを形成
する方法に関する。そのような方法を実施する際に、半導体ウェハ１４は複数の
疑似集積回路１０を含んで提供される。各集積回路１０は、前面１２上に形成さ
れた一連の導電性ボンドパッド１８、２０を含み、該ボンドパッドの少なくとも
幾つかは半導体ウェハの外側周辺の直前に位置して、該半導体ウェハに対して電
気的に相互接続される。保護コーティング３４が半導体ウェハの後面１６上に付
加される。金属層２６，３０，３２が半導体ウェハの前面１２上に付加され、そ
のような金属層の所定部分がその後選択的に除去されて、パターン化された金属
層を提供し、これにより各集積回路１０の前面１２上に一連のはんだバンプパッ
ド２６を提供する。パターン化された金属層３０は、各集積回路１０の導電性ボ
ンドパッド１８、２０をそれらの関連するはんだバンプパッド２２に電気的に連
結する。典型的には、導電性ボンドパッド１８、２０の大部分は、集積回路１０
の外側周辺部に近接して配置され、金属層をパターン化するステップは好ましく
は、複数のはんだバンプパッド２６を、該各はんだバンプパッドが電気的に連結
された対応する導電性ボンドパッド１８よりも、集積回路１０の中心の方へより
近く配置するステップを含む。かくして、付加された金属層の所定部分を選択的
に除去するステップは好ましくは一連の再分配トレース３０を形成するステップ
を含み、該再分配トレース３０は各はんだバンプパッド２６を対応する導電性ボ
ンドパッド１８へ電気的に連結するものである。理想的には、各はんだバンプパ
ッド２６及び再分配トレース３０は単一のパターン化された金属層として形成さ
れる。
【００３５】 不動態化層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）２４がそのとき半導体ウ
ェハ１４の前面１２、２２上及び各パターン化された金属層２６，３０，３２上
に付加される。この不動態化層２４はポリマー層であり、好ましくはポリマー・
ベンゾシクロブテン（ｐｏｌｙｍｅｒ Ｂｅｎｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）
からなる。そのとき各はんだバンプパッド２６の各々上の付加された不動態化層
２４内に開口部が形成される。
【００３６】 延性のはんだボール２８が各はんだバンプパッド２６上に形成され、各延性の
はんだボールは略球形状をしておりかつその直径が約０．００９インチ（０．２
３ｍｍ）又はそれ以上である。この工程の好ましい具体例では、延性のはんだボ
ールは重量で少なくとも８０パーセントの鉛（Ｐｂ）を含み、所望の程度の延性
（ｄｕｃｔｉｌｉｔｙ）を提供する．代替例としては、そのような延性はんだボ
ールはインジウム（Ｉｎ）合金からなってもよい。好ましくは、そのような延性
はんだボールは、各はんだバンプパッド上に予備的形成されたはんだボールを機
械的に置くことにより、各はんだバンプパッド上に形成される。延性はんだボー
ル２８は特徴あるリフロー（ｒｅｆｌｏｗ）温度を有し、その温度で溶融状態に
なる。好ましい工程は、延性はんだボール２８を付加する以前にはんだバンプパ
ッド２６にはんだフラックスを付加し、その後、延性はんだボールを付加してそ
のような延性はんだボールをそれらの各はんだバンプパッドへ恒久的に固着させ
た後に、半導体ウェハ１４をはんだボールのリフロー温度まで加熱することを含
む。
【００３７】 本発明を実施するに使用される全ての処理ステップは、ウェハのレベル、即ち
半導体ウェハが区画状に切り分けられて（ｄｉｃｅｄ）個々の集積回路／チップ
のスケールのパッケージを形成する前に、行われる。この段階において、半導体
ウェハ１４はそのとき従来の刻引／破断（ｓｃｒｉｂｉｎｇ／ｂｒｅａｋｉｎｇ
）方法により区画状に切り分けられて、回路ボード又は他のパターン化基板に取
付けられる得る多くのチップスケールがパッケージされた集積回路を提供する。 当業者は、記述したフリップチップ集積回路の改良されたチップ・スケール・
パッケージ及びそのようなチップ・スケール・パッケージを提供する方法を理解
するであろう。ここに記載のフリップチップ・スケールのパッケージ方法は、個
々の集積回路がけがきされ半導体ウェハから切断される前に遂行可能であり、そ
れ故、低コストのウェハレベルの処理である。露出チップの操作は、処理のどの
段階においても必要でなく、それは、三菱の上述のＰＭＢＥパッケージに対する
重要な利点である。大きな延性はんだボールは、フリップチップ集積回路とそれ
がはんだ付けされる基板との間の熱膨張の異なる係数により引き起こされる疲労
の可能性を著しく減少し、それにより不完全充填の作業を含めることの必要性、
及びそのための費用を無くする。ウェハの背面の被覆処理は、集積回路を取扱い
し易くしそして追加の機械的保護を提供する。対照的にサンディア（Sandia）の
ミニＢＧＡ処理は、集積回路に追加のパッケージを提供しない。
【００３８】 加えて、はんだバンプ・パッド及びそのようなはんだバンプを再配置する再配
分トレースの両者を形成するための同一パターンの金属層を使用する能力は、処
理工程の数を最少にし、製造コストを減少する。対照的に、前記サンディアによ
るミニＢＧＡはんだバンプ技術は、板金工程がはんだバンプを適用するために使
用されることを必要とし、それ故、はんだバンプ・パッド位置の再配置を遂行す
るために、２つの金属化された層を使用することが必要とされる。更に、ミニＢ
ＧＡはんだバンプ技術を使用して用意されるはんだバンプの寸法形状は、それら
の個々のはんだパッドの上のはんだボールを機械的に配置することにより得るこ
とができるほどの大きさではない。
【００３９】 本発明は、発明の好ましい実施例について記述されたが、それらの記述は、た
だ事例の目的であり、発明の範囲を限定するものとして解釈されるべきではない
。例えば、本発明の好ましい実施例は、高鉛含有量を有する高延性はんだボール
を使用するが、慣用の共晶すず・鉛（６３Ｓｎ／Ｐｂ）のはんだボールを使用す
ることも可能である。本発明に従って作られるはんだボールのより大きな直径は
、そのようなはんだボールの疲労に対する抵抗を増加し、たとえそのようなはん
だボールが慣用の共晶すず・鉛で作られるとしても、不完全充填の必要を避ける
ために充分であろう。種々の修正及び変更が記述された実施例に対して、添付の
請求の範囲に定義される本発明の真の精神及び範囲から離れることなく、当業者
によりなすことができる。
【図面の簡単な説明】
【図１】 本発明の好ましい実施形態により構成された、チップスケールパッケージ化さ
れた一体型回路の上面図である。
【図２】 図１に図示されたチップスケールパッケージ化された一体型回路を形成するた
めに使用される半導体ウェハー部分の断面図である。
【図３】 半導体ウェハーの加熱に続いて延性はんだボールを下層のはんだ接着パッドに
永久的に固定した状態の延性はんだボールの断面図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 HH08 HH11 HH18 MM08 PP15 QQ73 QQ75 RR21 RR22 SS21 VV07 WW01 WW04 XX34

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】チップスケール（８）パッケージにして、 ａ.前面（１２）及び反対側の後面（１６）とを有する半導体チップ（ダイ） 上に形成された集積回路（１０）であって、該半導体チップは、該集積回路と電
    気的な相互配線を形成するために、その前面に複数の導電結合パッド（１８，２
    ０）を含む、集積回路と、 ｂ.前記半導体チップの前面（１２）上に形成されたパターン化された金属層 （３０）であって、該パターン化された金属層は、前記半導体チップ上に複数の
    はんだバンプパッド（２６）を提供し、また該パターン化された金属層は、前記
    導電結合パッドを前記複数のはんだバンプパッドに電気的に結合する、金属層と
    、 ｃ.複数の延性はんだボール（２８）であって、該延性はんだボールの各々は 対応するはんだバンプパッドの一つに固定され、また該延性はんだボールの各々
    は略球形の形状を有し、少なくとも９ミル（０．００９インチ）の直径を有する
    、延性はんだボールとの組み合わせからなる、延性はんだボールとを具備する、
    チップスケールパッケージ。
  2. 【請求項２】請求項１に記載のチップスケールパッケージにおいて、前記複
    数のはんだボールの各々は、少なくとも重量比８０％の鉛からなる、チップスケ
    ールパッケージ。
  3. 【請求項３】請求項１に記載のチップスケールパッケージにおいて、前記複
    数のはんだボールの各々は、インジウム（Ｉｎ）合金からなる、チップスケール
    パッケージ。
  4. 【請求項４】請求項１に記載のチップスケールパッケージにおいて、前記複 数のはんだボールの各々は、共晶スズ/鉛（６３Ｓｂ/Ｐｂ）からなる、チッ
    プスケールパッケージ。
  5. 【請求項５】請求項１に記載のチップスケールパッケージにおいて、前記集 積回路は、中心部と外縁（２１）とを有し、また前記集積回路は、その外縁（ ２１）に隣接して少なくとも１つの周辺導電結合パッド（１８）を有し、前記 集積回路の少なくとも１つのはんだバンプパッド（２６）は、それが電気的に 結合される、対応する周辺導電結合パッドよりも前記集積回路の中心部に接近 して前記半導体チップ上に配置される、チップスケールパッケージ。
  6. 【請求項６】請求項１に記載のチップスケールパッケージにおいて、前記半
    導体チップの前面及び前記パターン化された金属層（３０）上を被覆して延びる
    、パッシベーション層（３２）を備え、該パッシベーション層は、前記はんだバ
    ンプパッド上に位置する開口を有する、チップスケールパッケージ。
  7. 【請求項７】請求項６に記載のチップスケールパッケージにおいて、前記パ
    ッシベーション層は、ポリマー層からなる、チップスケールパッケージ。
  8. 【請求項８】請求項６に記載のチップスケールパッケージにおいて、前記パ
    ッシベーション層は、ベンゾシクロブテンからなる、チップスケールパッケージ
    。
  9. 【請求項９】請求項１に記載のチップスケールパッケージにおいて、前記パ
    ターン化された金属層は、前記複数のはんだバンプパッド（２６）を前記複数の
    導電結合パッド（１８，２０）に電気的に結合するための、複数の再分布トレー
    スを提供し、また前記パターン化された金属層は、該複数の再分布トレースをと
    共に前記複数のはんだバンプパッドの双方を提供する、単一金属層からなる、チ
    ップスケールパッケージ。
  10. 【請求項１０】請求項１に記載のチップスケールパッケージにおいて、前記
    半導体チップの後面上に形成された保護被覆（３４）を備える、チップスケール
    パッケージ。
  11. 【請求項１１】はんだバンプ半導体ウェハ構造にして、 ａ.複数の集積回路（１０）等を含む、前面（１２）及び後面（１６）を有す る半導体ウェハであって、該集積回路の各々は、集積回路を電気的に相互接続す
    るために、前記半導体チップの前面に形成された、複数の導電結合パッド（１８
    ，２０）を含み、また該集積回路の各々は、各集積回路の外縁（２１）に接近し
    て形成された、集積回路自身の複数の導電結合パッドを有する、半導体ウェハを
    具備し、 ｂ.前記集積回路の各々は、前記半導体チップ上に形成された、パターン化さ れた金属層を含み、各パターン化された金属層は、前記各集積回路の前面上に複
    数のはんだバンプパッド（２６）を提供し、また該パターン化された金属層の各
    々は、前記集積回路の導電結合パッドを前記各集積回路の複数のはんだバンプパ
    ッドに電気的に結合し、 前記はんだバンプ半導体ウェハ構造は、さらに ｃ.前記半導体ウェハの前面及び前記パターン化された各金属層上を被覆する ように延びる、不動態化層（３２）であって、前記各はんだバンプパッド上に開
    口を有する、不動態化層と、 ｄ.複数の延性はんだボール（２８）であって、各延性はんだボールは、前記 複数の集積回路の各々の上の対応するはんだバンプパッドに固定され、各延性は
    んだボールは、略球形の形状で、少なくとも９ミル（０．００９インチ）の直径
    を有する、延性はんだボールとを具備する、はんだバンプ半導体ウェハ構造。
  12. 【請求項１２】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記複数のはんだボール（２８）の各々は、少なくとも重量比８０％の鉛（Ｐ
    ｂ）からなる、はんだバンプ半導体ウェハ構造。
  13. 【請求項１３】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記複数のはんだボール（２８）の各々は、インジウム（Ｉｎ）合金からなる
    、はんだバンプ半導体ウェハ構造。
  14. 【請求項１４】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記複数のはんだボール（２８）の各々は、共晶スズ/鉛（６３Ｓｂ/Ｐｂ）か
    らなる、はんだバンプ半導体ウェハ構造。
  15. 【請求項１５】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記各集積回路は中心部を有し、前記各集積回路のはんだバンプパッド（２６
    ）は、前記はんだバンプパッドに電気的に結合される、対応する導電結合パッド
    （１８，２０）よりも前記集積回路の中心に接近した、前記半導体ウェハの前面
    上に配置される、はんだバンプ半導体ウェハ構造。
  16. 【請求項１６】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記不動態化層は、ポリマー層である、はんだバンプ半導体ウェハ構造。
  17. 【請求項１７】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記不動態化層は、ベンゾシクロブテンからなる、はんだバンプ半導体ウェハ
    構造。
  18. 【請求項１８】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記パターン化された金属層の各々は、前記各集積回路の複数のはんだバンプ
    パッド（２６）を、対応する、前記各集積回路の複数の導電結合パッド（１８，
    ２０）に電気的に結合する、複数の再分布トレース（３０）を提供し、また前記
    パターン化された金属層の各々は、該複数の再分布トレースと共に前記複数のは
    んだバンプパッドの双方を提供する、単一金属層から形成される、はんだバンプ
    半導体ウェハ構造。
  19. 【請求項１９】請求項１１に記載のはんだバンプ半導体ウェハ構造において
    、前記半導体ウェハの後面上に形成された保護被覆（３４）を含む、はんだ半導
    体ウェハ構造。
  20. 【請求項２０】 集積回路（１０）用のフリップチップパッケージ（８）を
    形成する方法であって、 ａ．複数の集積回路（１０）を含む半導体ウェハ（１４）であって、上記半導
    体ウェハ（１４）は前面（１２）及び反対側の裏面（１６）を有し、各上記集積
    回路（１０）は上記半導体ウェハ（１４）の前面（１２）上に形成され且つ各集
    積回路を電気的に相互連結する複数の導電性ボンドパッド（１８／２０）を含む
    、かような半導体ウェハ（１４）を準備するステップと、 ｂ．上記半導体ウェハの前面全体に金属層を塗布するステップと、 ｃ．各上記集積回路の全体に塗布された金属層の部分を選択的に除去して、そ
    れぞれ集積回路の前面上に複数の半田バンプパッド（２６）を付与し且つ各集積
    回路の導電性ボンドパッド（１８／２０）を各集積回路の半田バンプパッド（２
    ６）に電気的に結合させるパターン化された金属層（３０）を各上記集積回路上
    に付与するステップと、 ｄ．上記半導体ウェハの前面全体及び各上記パターン化された金属層の上に、
    不動態層（３２）を塗布するステップと、 ｅ．各上記半田バンプパッドの上に塗布された不動態層に開口を形成するステ
    ップと、 ｆ．各上記半田バンプパッドに、ほぼ球形で少なくとも９ミル（０．００９イ
    ンチ（０．０２２９ｃｍ））の直径を有する延性半田ボール（２８）を塗布する
    ステップと、 ｇ．上記半導体ウェハをさいの目に切って、チップスケールパッケージ形態で
    の複数の集積回路を与えるステップと、 を備えることを特徴とする方法。
  21. 【請求項２１】 請求項２０の方法であって、前記ステップ（ｆ）において
    塗布された延性半田ボール（２８）は、少なくとも８０重量％の鉛（Ｐｂ）を含
    有する、ことを特徴とする方法。
  22. 【請求項２２】 請求項２０の方法であって、前記ステップ（ｆ）において
    塗布された延性半田ボール（２８）は、インジウム（Ｉｎ）合金を含有する、こ
    とを特徴とする方法。
  23. 【請求項２３】 請求項２０の方法であって、前記ステップ（ｆ）において
    塗布された延性半田ボール（２８）は、共晶スズ／鉛（６３Ｓｂ／Ｐｂ）を含有
    する、ことを特徴とする方法。
  24. 【請求項２４】 請求項２０の方法であって、 各前記集積回路（１０）は中央部及び外周部（２１）を有していて、上記外周
    部に近接して形成された少なくとも１個の外周導電性ボンドパッド（１８）を有
    し、 前記ステップ（ｃ）は、各前記集積回路の少なくとも１個の半田バンプパッド
    （２６）を、上記半田バンプパッドが電気的に結合する対応する上記外周導電性
    ボンドパッド（１８）よりも各上記集積回路の中央部に近い位置にて、前記半導
    体ウェハ（１４）の前面上に配設するステップを含む、 ことを特徴とする方法。
  25. 【請求項２５】 請求項２０の方法であって、前記ステップ（ｄ）において
    塗布された不動態層（３２）は、ポリマー層であることを特徴とする方法。
  26. 【請求項２６】 請求項２０の方法であって、前記ステップ（ｄ）において
    塗布された不動態層（３２）は、ベンゾシクロブテンであることを特徴とする方
    法。
  27. 【請求項２７】 請求項２０の方法であって、前記各集積回路の全体に塗布
    された金属層の部分を選択的に除去するステップは、各集積回路の複数の半田バ
    ンプパッド（２６）を各集積回路の対応する複数の導電性ボンドパッド（１８／
    ２０）に電気的に結合させる複数の再分配トレース（３０）を付与するステップ
    を含み、 前記ステップ（ｂ）及び（ｃ）は、前記半田バンプパッド及び上記再分配トレ
    ースの両者を単一のパターン化された金属層として形成する、 ことを特徴とする方法。
  28. 【請求項２８】 請求項２０の方法であって、 前記延性半田ボール（２８）は、延性半田ボールが溶融するようになる特定の
    リフロー温度を有し、 さらに、上記延性半田ボールを塗布する前に、半田バンプパッドに半田融剤を
    塗布し、その後、上記延性半田ボールを塗布して半導体ウェハを上記延性半田ボ
    ールの特定のリフロー温度まで加熱して、上記延性半田ボールを半田バンプパッ
    ド（２６）に永久的に固着させる、 ことを特徴とする方法。
  29. 【請求項２９】 請求項２０の方法であって、前記延性半田ボール（２８）
    を各半田バンプパッド（２６）に塗布するステップは、各上記半田バンプパッド
    に予め形成された半田ボールを機械的に配置するステップを含む、ことを特徴と
    する方法。
  30. 【請求項３０】 請求項２０の方法であって、さらに、前記半導体ウェハの
    裏面全体に、保護コーティング（３４）を塗布するステップを含む、ことを特徴
    とする方法。
JP2000517447A 1997-10-20 1998-10-19 チップスケールパッケージ、はんだバンプ半導体ウェハ構造及び集積回路用のフリップチップパッケージの形成方法 Expired - Fee Related JP4580550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/954,426 1997-10-20
US08/954,426 US6441487B2 (en) 1997-10-20 1997-10-20 Chip scale package using large ductile solder balls
PCT/US1998/022071 WO1999021226A1 (en) 1997-10-20 1998-10-19 Chip scale package using large ductile solder balls

Publications (3)

Publication Number Publication Date
JP2001521288A true JP2001521288A (ja) 2001-11-06
JP2001521288A5 JP2001521288A5 (ja) 2009-03-26
JP4580550B2 JP4580550B2 (ja) 2010-11-17

Family

ID=25495408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000517447A Expired - Fee Related JP4580550B2 (ja) 1997-10-20 1998-10-19 チップスケールパッケージ、はんだバンプ半導体ウェハ構造及び集積回路用のフリップチップパッケージの形成方法

Country Status (6)

Country Link
US (3) US6441487B2 (ja)
EP (2) EP2053655A3 (ja)
JP (1) JP4580550B2 (ja)
KR (1) KR100541827B1 (ja)
DE (1) DE69840636D1 (ja)
WO (1) WO1999021226A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841875B2 (en) 2002-11-18 2005-01-11 Oki Electric Industry Co., Ltd. Semiconductor device
JP2007251222A (ja) * 2007-07-09 2007-09-27 Oki Electric Ind Co Ltd 半導体装置
TWI512927B (zh) * 2013-07-12 2015-12-11 Taiwan Semiconductor Mfg Co Ltd 具有晶圓級封裝之自對準結構的半導體裝置與其製造方法
KR101623628B1 (ko) 2013-03-15 2016-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 상호연결 구조물 및 그 형성 방법
US9553000B2 (en) 2011-06-28 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
WO2018062408A1 (ja) 2016-09-30 2018-04-05 富士フイルム株式会社 積層体および半導体素子の製造方法
KR101903903B1 (ko) * 2014-11-26 2018-10-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감소된 두께를 갖는 디바이스 패키지 및 그 형성 방법
WO2018221457A1 (ja) 2017-05-31 2018-12-06 富士フイルム株式会社 感光性樹脂組成物、ポリマー前駆体、硬化膜、積層体、硬化膜の製造方法および半導体デバイス
WO2020066416A1 (ja) 2018-09-28 2020-04-02 富士フイルム株式会社 感光性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、および半導体デバイス
WO2020116238A1 (ja) 2018-12-05 2020-06-11 富士フイルム株式会社 パターン形成方法、感光性樹脂組成物、硬化膜、積層体、及び、デバイス
WO2020116336A1 (ja) 2018-12-05 2020-06-11 富士フイルム株式会社 感光性樹脂組成物、パターン形成方法、硬化膜、積層体、及び、デバイス
WO2020189358A1 (ja) 2019-03-15 2020-09-24 富士フイルム株式会社 硬化性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、半導体デバイス、及び、ポリマー前駆体
WO2021100768A1 (ja) 2019-11-21 2021-05-27 富士フイルム株式会社 パターン形成方法、光硬化性樹脂組成物、積層体の製造方法、及び、電子デバイスの製造方法
WO2022202647A1 (ja) 2021-03-22 2022-09-29 富士フイルム株式会社 ネガ型感光性樹脂組成物、硬化物、積層体、硬化物の製造方法、及び、半導体デバイス
WO2023032545A1 (ja) 2021-08-31 2023-03-09 富士フイルム株式会社 硬化物の製造方法、積層体の製造方法、及び、半導体デバイスの製造方法、並びに、処理液

Families Citing this family (233)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3914651B2 (ja) * 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP3846550B2 (ja) * 1999-03-16 2006-11-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6756253B1 (en) * 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
KR100430203B1 (ko) * 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
JP3485513B2 (ja) * 2000-01-19 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
CN1311547C (zh) * 2000-03-23 2007-04-18 精工爱普生株式会社 半导体器件及其制造方法、电路基板和电子装置
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US6429531B1 (en) * 2000-04-18 2002-08-06 Motorola, Inc. Method and apparatus for manufacturing an interconnect structure
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6403460B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
US7148566B2 (en) * 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6593649B1 (en) * 2001-05-17 2003-07-15 Megic Corporation Methods of IC rerouting option for multiple package system applications
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6541303B2 (en) * 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
US6548759B1 (en) 2001-06-28 2003-04-15 Amkor Technology, Inc. Pre-drilled image sensor package
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
KR100447968B1 (ko) * 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US6650015B2 (en) * 2002-02-05 2003-11-18 Siliconware Precision Industries Co., Ltd. Cavity-down ball grid array package with semiconductor chip solder ball
US20030160335A1 (en) * 2002-02-27 2003-08-28 Ho-Ming Tong Flip chip interconnection structure and fabrication process thereof
TW525281B (en) * 2002-03-06 2003-03-21 Advanced Semiconductor Eng Wafer level chip scale package
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6673649B1 (en) 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
US6952053B2 (en) * 2002-10-31 2005-10-04 Broadcom Corporation Metal bond pad for integrated circuits allowing improved probing ability of small pads
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
JP2004304152A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
TWI253155B (en) * 2003-05-28 2006-04-11 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package and fabrication method thereof
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
CN1316607C (zh) * 2003-06-10 2007-05-16 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
US7358608B2 (en) * 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
TWI223882B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Bumping process
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US7118833B2 (en) * 2003-09-26 2006-10-10 Flipchip International, Llc Forming partial-depth features in polymer film
US7126164B2 (en) * 2003-09-26 2006-10-24 Flipchip International Llc Wafer-level moat structures
US20050087883A1 (en) * 2003-10-22 2005-04-28 Advanpack Solutions Pte. Ltd. Flip chip package using no-flow underfill and method of fabrication
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
TWI224377B (en) * 2003-11-14 2004-11-21 Ind Tech Res Inst Wafer level chip scale packaging structure and method of fabrication the same
US8039935B2 (en) * 2004-01-29 2011-10-18 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US20050206012A1 (en) * 2004-03-16 2005-09-22 Farnworth Warren M Stress and force management techniques for a semiconductor die
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
ATE541312T1 (de) 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
CN100446229C (zh) * 2004-06-10 2008-12-24 三洋电机株式会社 半导体装置及其制造方法
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US20070018322A1 (en) * 2004-06-23 2007-01-25 Amkor Technology, Inc. Wafer level package and its manufacturing method
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
EP1815515A4 (en) * 2004-10-29 2009-03-11 Flipchip Internat L L C SEMICONDUCTOR COMPONENT SEALING WITH BULB HAVING A POLYMER LAYER
TWI242867B (en) * 2004-11-03 2005-11-01 Advanced Semiconductor Eng The fabrication method of the wafer and the structure thereof
KR100596797B1 (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7159459B2 (en) * 2005-01-06 2007-01-09 Freescale Semiconductor, Inc. Multiple microelectromechanical (MEM) devices formed on a single substrate and sealed at different pressures and method therefor
US7282433B2 (en) 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices
DE102005013500A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7446422B1 (en) * 2005-04-26 2008-11-04 Amkor Technology, Inc. Wafer level chip scale package and manufacturing method for the same
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US20060275608A1 (en) * 2005-06-07 2006-12-07 General Electric Company B-stageable film, electronic device, and associated process
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP4328970B2 (ja) * 2005-08-02 2009-09-09 セイコーエプソン株式会社 半導体装置
KR100620812B1 (ko) * 2005-08-08 2006-09-07 삼성전자주식회사 웨이퍼 레벨 재배선으로 형성된 터미네이션 회로선을 갖는반도체 소자
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US20070176292A1 (en) * 2006-01-27 2007-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US20070224779A1 (en) * 2006-03-23 2007-09-27 Park Soo G Method for fabricating a BGA device and BGA device
US20080036100A1 (en) * 2006-05-17 2008-02-14 Tessera, Inc. Solder elements with columnar structures and methods of making the same
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP2008205422A (ja) * 2006-07-03 2008-09-04 Nec Electronics Corp 半導体装置
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US20080054461A1 (en) * 2006-08-30 2008-03-06 Dennis Lang Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US8143722B2 (en) 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US7855452B2 (en) * 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
KR100876885B1 (ko) 2007-06-21 2008-12-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101459087B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 再分布金属线及再分布凸点的制作方法
CN101459088B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 再分布金属层及再分布凸点的制作方法
US7955953B2 (en) 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
US20090324906A1 (en) * 2008-06-26 2009-12-31 Marcoux Phil P Semiconductor with top-side wrap-around flange contact
US8058163B2 (en) * 2008-08-07 2011-11-15 Flipchip International, Llc Enhanced reliability for semiconductor devices using dielectric encasement
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
WO2010068488A1 (en) * 2008-11-25 2010-06-17 Lord Corporation Methods for protecting a die surface with photocurable materials
US8368214B2 (en) * 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
CN102449748B (zh) * 2009-05-13 2015-06-17 宾夕法尼亚大学理事会 与碳纳米结构的光蚀刻划定的接触
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
CN102484078B (zh) * 2009-09-01 2015-06-24 先进封装技术私人有限公司 封装结构
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US20110121438A1 (en) 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8269348B2 (en) * 2010-02-22 2012-09-18 Texas Instruments Incorporated IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI555100B (zh) 2010-07-26 2016-10-21 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI423355B (zh) 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI426587B (zh) 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8776335B2 (en) 2010-11-17 2014-07-15 General Electric Company Methods of fabricating ultrasonic transducer assemblies
TWI541964B (zh) * 2010-11-23 2016-07-11 矽品精密工業股份有限公司 半導體基板之製法
GB2485830A (en) 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
US9601434B2 (en) 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
US9024438B2 (en) 2011-07-28 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligning conductive bump structure and method of making the same
US8987605B2 (en) * 2011-09-28 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of connectors without UBM
US9627290B2 (en) * 2011-12-07 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure design for stress reduction
KR101300574B1 (ko) * 2011-12-09 2013-08-27 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조 방법
KR101964045B1 (ko) 2012-04-12 2019-04-01 삼성전자주식회사 반도체 메모리 모듈 및 그 제조 방법
US20130299966A1 (en) * 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US9224678B2 (en) 2013-03-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for connecting packages onto printed circuit boards
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
KR102426664B1 (ko) * 2015-10-08 2022-07-28 삼성전자주식회사 범프 패드들을 가지는 집적 회로 및 그것을 포함하는 반도체 패키지
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR102628861B1 (ko) 2016-09-13 2024-01-25 삼성전자주식회사 반도체 패키지 및 재배선 패턴 형성 방법
US10986726B2 (en) 2017-05-15 2021-04-20 Lg Innotek Co., Ltd. Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same
IT201800005106A1 (it) 2018-05-07 2019-11-07 Dispositivo, procedimento e sistema elettro-ottico corrispondenti
CN111211105A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 重布线层结构及其制造方法
US11063010B2 (en) 2019-02-01 2021-07-13 Winbond Electronics Corp. Redistribution layer (RDL) structure and method of manufacturing the same
US11862983B1 (en) 2019-03-28 2024-01-02 Roger W. Graham Earth energy systems and devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295639A (ja) * 1985-06-25 1986-12-26 Fujitsu Ltd 集積回路接続方法
JPH0645740A (ja) * 1992-04-22 1994-02-18 Nec Corp 半田接続方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH0897217A (ja) * 1994-09-21 1996-04-12 Sharp Corp 半導体装置及びその製造方法
JPH08250498A (ja) * 1995-03-09 1996-09-27 Sony Corp 半導体装置とその製造方法
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08340002A (ja) * 1995-04-10 1996-12-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH09172036A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体パッケージ装置の製造方法
JPH09232464A (ja) * 1995-12-19 1997-09-05 Sumitomo Metal Ind Ltd Ｂｇａ接続構造及びその形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3173078D1 (en) 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
US5024372A (en) 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5220200A (en) 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
JP2570498B2 (ja) 1991-05-23 1997-01-08 モトローラ・インコーポレイテッド 集積回路チップ・キャリア
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5261593A (en) 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US6077725A (en) 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5381848A (en) * 1993-09-15 1995-01-17 Lsi Logic Corporation Casting of raised bump contacts on a substrate
US5442852A (en) 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
SG49779A1 (en) 1993-11-26 1998-06-15 Delco Electronics Corp Method of forming solder bumps on an integrated circuit flip chip
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5541460A (en) * 1994-02-25 1996-07-30 Seagate Technology, Inc. Passive magnetic bearings for a spindle motor
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5701032A (en) 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5541450A (en) 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5608262A (en) 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5547740A (en) 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5736456A (en) 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295639A (ja) * 1985-06-25 1986-12-26 Fujitsu Ltd 集積回路接続方法
JPH0645740A (ja) * 1992-04-22 1994-02-18 Nec Corp 半田接続方法
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH0897217A (ja) * 1994-09-21 1996-04-12 Sharp Corp 半導体装置及びその製造方法
JPH08250498A (ja) * 1995-03-09 1996-09-27 Sony Corp 半導体装置とその製造方法
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08340002A (ja) * 1995-04-10 1996-12-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH09172036A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体パッケージ装置の製造方法
JPH09232464A (ja) * 1995-12-19 1997-09-05 Sumitomo Metal Ind Ltd Ｂｇａ接続構造及びその形成方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841875B2 (en) 2002-11-18 2005-01-11 Oki Electric Industry Co., Ltd. Semiconductor device
JP2007251222A (ja) * 2007-07-09 2007-09-27 Oki Electric Ind Co Ltd 半導体装置
JP4607152B2 (ja) * 2007-07-09 2011-01-05 Ｏｋｉセミコンダクタ株式会社 半導体装置
US9553000B2 (en) 2011-06-28 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US10700025B2 (en) 2013-03-15 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US11133274B2 (en) 2013-03-15 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR101623628B1 (ko) 2013-03-15 2016-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 상호연결 구조물 및 그 형성 방법
TWI512927B (zh) * 2013-07-12 2015-12-11 Taiwan Semiconductor Mfg Co Ltd 具有晶圓級封裝之自對準結構的半導體裝置與其製造方法
US9318456B2 (en) 2013-07-12 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
US10867960B2 (en) 2014-11-26 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device package including molding compound having non-planar top surface around a die and method of forming same
US10468377B2 (en) 2014-11-26 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Device package including molding compound having non-planar top surface around a die
KR101903903B1 (ko) * 2014-11-26 2018-10-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감소된 두께를 갖는 디바이스 패키지 및 그 형성 방법
WO2018062408A1 (ja) 2016-09-30 2018-04-05 富士フイルム株式会社 積層体および半導体素子の製造方法
WO2018221457A1 (ja) 2017-05-31 2018-12-06 富士フイルム株式会社 感光性樹脂組成物、ポリマー前駆体、硬化膜、積層体、硬化膜の製造方法および半導体デバイス
WO2020066416A1 (ja) 2018-09-28 2020-04-02 富士フイルム株式会社 感光性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、および半導体デバイス
WO2020116238A1 (ja) 2018-12-05 2020-06-11 富士フイルム株式会社 パターン形成方法、感光性樹脂組成物、硬化膜、積層体、及び、デバイス
WO2020116336A1 (ja) 2018-12-05 2020-06-11 富士フイルム株式会社 感光性樹脂組成物、パターン形成方法、硬化膜、積層体、及び、デバイス
WO2020189358A1 (ja) 2019-03-15 2020-09-24 富士フイルム株式会社 硬化性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、半導体デバイス、及び、ポリマー前駆体
WO2021100768A1 (ja) 2019-11-21 2021-05-27 富士フイルム株式会社 パターン形成方法、光硬化性樹脂組成物、積層体の製造方法、及び、電子デバイスの製造方法
WO2022202647A1 (ja) 2021-03-22 2022-09-29 富士フイルム株式会社 ネガ型感光性樹脂組成物、硬化物、積層体、硬化物の製造方法、及び、半導体デバイス
WO2023032545A1 (ja) 2021-08-31 2023-03-09 富士フイルム株式会社 硬化物の製造方法、積層体の製造方法、及び、半導体デバイスの製造方法、並びに、処理液

Also Published As

Publication number Publication date
US6287893B1 (en) 2001-09-11
US20010031548A1 (en) 2001-10-18
US20010011764A1 (en) 2001-08-09
EP1036414A4 (en) 2001-11-14
US6441487B2 (en) 2002-08-27
EP2053655A2 (en) 2009-04-29
KR100541827B1 (ko) 2006-01-10
KR20010031276A (ko) 2001-04-16
WO1999021226A1 (en) 1999-04-29
JP4580550B2 (ja) 2010-11-17
EP2053655A3 (en) 2009-09-09
DE69840636D1 (de) 2009-04-16
EP1036414A1 (en) 2000-09-20
EP1036414B1 (en) 2009-03-04
US6750135B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP4580550B2 (ja) チップスケールパッケージ、はんだバンプ半導体ウェハ構造及び集積回路用のフリップチップパッケージの形成方法
US6787903B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
KR100576156B1 (ko) 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US7125745B2 (en) Multi-chip package substrate for flip-chip and wire bonding
US9943930B2 (en) Composition of a solder, and method of manufacturing a solder connection
US4661375A (en) Method for increasing the height of solder bumps
US20060286791A1 (en) Semiconductor wafer package and manufacturing method thereof
US6348399B1 (en) Method of making chip scale package
US20040238955A1 (en) Semiconductor device and method of fabricating the same
US20100297842A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
JP2001521288A5 (ja)
TWI261330B (en) Contact structure on chip and package thereof
US20050017376A1 (en) IC chip with improved pillar bumps
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
US7341949B2 (en) Process for forming lead-free bump on electronic component
US20060087039A1 (en) Ubm structure for improving reliability and performance
US8461695B2 (en) Grain refinement by precipitate formation in Pb-free alloys of tin
US20020056909A1 (en) Semiconductor chip package and method of fabricating the same
DE FI FR GB HERSTELUNGSMETHODE FÜR EINE CSP-PACKUNG MIT GROSSEN DUKTIELEN LÖTKUGELN METHODE POUR LA FABRICATION D’UN BOITIER DE CIRCUIT INTEGRE A L’ECHELLE D’UNE PUCE UTILISANT DE GRANDS GLOBULES DE SOUDURE DUCTILES
KR20060074090A (ko) 플립 칩 패키지의 범프 형성방법
Valentin FLIP-CHIP TECHNOLOGY–A STEP BEYOND IN SEMICONDUCTOR INDUSTRY

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090105

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees