CN101459087B - 再分布金属线及再分布凸点的制作方法 - Google Patents

再分布金属线及再分布凸点的制作方法 Download PDF

Info

Publication number
CN101459087B
CN101459087B CN2007100944709A CN200710094470A CN101459087B CN 101459087 B CN101459087 B CN 101459087B CN 2007100944709 A CN2007100944709 A CN 2007100944709A CN 200710094470 A CN200710094470 A CN 200710094470A CN 101459087 B CN101459087 B CN 101459087B
Authority
CN
China
Prior art keywords
redistribution
metal wire
opening
redistribution metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100944709A
Other languages
English (en)
Other versions
CN101459087A (zh
Inventor
李润领
潘英
梅娜
靳永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100944709A priority Critical patent/CN101459087B/zh
Publication of CN101459087A publication Critical patent/CN101459087A/zh
Application granted granted Critical
Publication of CN101459087B publication Critical patent/CN101459087B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种再分布金属线的制作方法，包括：提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；在第一绝缘层上及第二开口内形成金属层；在金属层上形成光刻胶层，定义再分布金属线图形；在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间；去除光刻胶层后，刻蚀再分布金属线以外的金属层。本发明还提供一种再分布凸点的制作方法。本发明不但解决了再分布金属线表面的粗糙问题，而且使晶片在工艺线上的等待时间不会过短，达到生产工艺允许的范围。

Description

再分布金属线及再分布凸点的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种再分布金属线及再分布凸点的制作方法。
背景技术
晶片级封装(Wafer Level Chip Scale Package，WLCSP)是一种可以使芯片面向下贴装到印刷电路板上的CSP封装技术，晶片的焊点通过独立的锡球焊接到印刷电路板的焊盘上，不需要任何填充材料。这种技术的第一个优点是集成电路到印刷电路板之间的电感很小，第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。
在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求，凸点的尺寸不仅越做越小，而且分布也越来越密集。申请号为03140656的中国专利申请文件提供了一种微细间距倒装焊凸点电镀制备技术，能够满足焊球边间距50μm以上，焊球直径在50μm至300μm的要求，但是，在晶片级封装中，连接点的分布更加密集，因此，需要对用于形成凸点的连接点进行再分布，避免过多的凸点互相接触导致凸点之间短路。所谓的凸点再分布就是将晶片上做好的需要形成连接点的开口重新进行分布，转移至晶片的其它位置，并形成凸点，以实现凸点的合理分布。
在对凸点再分布的过程中，由于再分布金属线的质量直接影响再分布凸点的电性能及可靠性，因此一定要保证再分布金属线的完整。
现有在再分布凸点工艺中，对于再分布金属线的制作参考图1至图4，如图1所示，晶片10在进入凸点制作工艺之前，晶片10上已经完成钝化层11和焊盘12的形成工艺，其中，钝化层11形成有开口，焊盘12位于钝化层11的开口处，凸点就形成在焊盘12之上。为了将连接点进行再分布，需要将连接点下的焊盘以及钝化层的开口进行再分布，将进行再分布的焊盘和钝化层以及钝化层开口称为再分布结构。
参考附图2所示，在焊盘12以及钝化层11上形成第一绝缘层13，所述第一绝缘层13的材料为苯并环丁烯树脂(Benzocyclobutene，BCB)，之后，在所述第一绝缘层13上形成第二开口16，第二开口16的位置与焊盘12的位置相对应。
参考附图3所示，用溅镀法在第一绝缘层13上以及第二开口16内形成金属层18，所述金属层18的材料为铜铬合金或铜钛合金；用旋涂法在金属层18上形成光刻胶层19，经过曝光显影工艺，形成再分布金属线图形；用电镀法在金属层18上的再分布金属线图形内形成再分布金属线14，所述再分布金属线14为铜，再分布金属线14延伸至再分布凸点的位置，其中电镀再分布金属线14所用的电流密度为4.5ASD(安培/平方分米)～5.0ASD。
参考附图4所示，湿法刻蚀法去除光刻胶层19，其中为了使后续刻蚀金属层18过程中，保证再分布金属线14表面不因湿法刻蚀溶液腐蚀而变粗糙，在电镀完再分布金属线14后，去除光刻胶层19前，晶片10在线上等待时间不超过2小时；用铜刻蚀溶液刻蚀再分布金属线14以外的金属层18至露出第一绝缘层13，在去除光刻胶层19后，刻蚀金属层18之前，晶片10在线上等待时间不超过2小时，目的是为了控制刻蚀完后再分布金属线表面的粗糙程度。
现有技术虽然以缩短晶片在线上的等待时间来改善再分布金属线表面由湿法刻蚀溶液腐蚀造成的粗糙问题，但是由于每一批次有25片晶片组成，一片晶片在工艺线上等待时间为1.5小时～2小时，过短，为生产工艺不允许。
发明内容
本发明解决的问题是提供一种再分布金属线及再分布凸点的制作方法，延长晶片在工艺线上的等待时间。
为解决上述问题，本发明提供一种再分布金属线的制作方法，包括：提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；在第一绝缘层上及第二开口内形成金属层；在金属层上形成光刻胶层，定义再分布金属线图形；在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间；去除光刻胶层后，刻蚀再分布金属线以外的金属层。
可选的，所述电流密度为1.0ASD～4.0ASD。
可选的，所述最大等待时间为4小时～16小时。
可选的，定义再分布金属线还包括步骤：将光掩模版上的待曝光再分布金属线经过曝光工艺转移至光刻胶层上；经过显影工艺，在光刻胶层上形成露出金属层的再分布金属线图形。
本发明提供一种再分布凸点的制作方法，包括：提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；在第一绝缘层上及第二开口内形成金属层；在金属层上形成光刻胶层，定义再分布金属线图形；在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间；去除光刻胶层后，刻蚀再分布金属线以外的金属层；在再分布金属层表面形成第二绝缘层，所述第二绝缘层上形成与第二开口错开分布的第三开口，曝露出再分布金属层；在第三开口内形成覆盖再分布金属层的凸点下金属层，并在凸点下金属层上形成再分布凸点。
可选的，所述电流密度为1.0ADS～4.0ADS。
可选的，所述最大等待时间为4小时～16小时。
可选的，定义再分布金属线还包括步骤：将光掩模版上的待曝光再分布金属线经过曝光工艺转移至光刻胶层上；经过显影工艺，在光刻胶层上形成露出金属层的再分布金属线图形。
与现有技术相比，上述方案具有以下优点：在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间。不但使湿法刻蚀后再分布金属线表面变得光滑精细，而且使晶片在工艺线上的等待时间不会过短，达到生产工艺允许的范围。
附图说明
图1至图4是现有技术制作再分布金属线的示意图；
图5是本发明制作再分布金属线的具体实施方式流程图；
图6至图9是本发明制作再分布金属线的实施例示意图；
图10是本发明制作再分布凸点的具体实施方式流程图；
图11至图16是本发明制作再分布凸点的实施例示意图。
具体实施方式
本发明在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度优化至保证后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间。不但使湿法刻蚀后再分布金属线表面变得光滑精细，而且使晶片在工艺线上的等待时间不会过短，达到生产工艺允许的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明制作再分布金属线的具体实施方式流程图。如图5所示，执行步骤S101，提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；执行步骤S102，在第一绝缘层上及第二开口内形成金属层；执行步骤S103，在金属层上形成光刻胶层，定义再分布金属线图形；执行步骤S104，在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间；执行步骤S105，去除光刻胶层后，刻蚀再分布金属线以外的金属层。
图6至图9是本发明制作再分布金属线的实施例示意图。如图6所示，提供晶片100，所述晶片100表面具有钝化层102，钝化层102上具有第一开口104，所述第一开口104贯穿钝化层102至露出焊盘106。所述晶片100已经形成有若干半导体器件以及所需的布线结构，材料可以是硅、硅锗或者绝缘体上硅等各种半导体材料。钝化层102位于晶片100的表面，用于保护晶片100在封装过程中不被损坏。钝化层102的材料例如氧化硅、氮化硅、氮氧化硅等绝缘材料以及苯并环丁烯树脂或者聚酰亚胺(polyimide)等各种有机高分子绝缘材料。焊盘106位于钝化层102的第一开口104处，连接点就形成在焊盘106之上，所述焊盘106的材料可以是铝或铜等。为了将连接点进行再分布，需要将连接点下的焊盘106以及钝化层102的第一开口104进行再分布，将进行再分布的焊盘106和钝化层102以及钝化层上第一开口104称为再分布结构。
参考附图7所示，在焊盘106以及钝化层102上形成第一绝缘层108，所述第一绝缘层108的材料为苯并环丁烯树脂，之后，在所述第一绝缘层108上形成第二开口110，第二开口110的位置与焊盘106的位置相对应。形成第一绝缘层108的工艺采用本领域技术人员公知的技术，可以采用旋转涂层工艺，在常压、室温下、持续时间为25s～100s、转速为500rpm～800rpm。所述第一绝缘层108的厚度在4μm至8μm，但不仅限于所述的厚度。由于作为第一绝缘层108的材料苯并环丁烯具有可显影性及光敏性好的特性，因此可以充当光刻胶的作用。对第一绝缘层108进行曝光，显影定义出作为再分布金属层沟槽的第二开口110采用本领域技术人员公知的技术，首先通过再分布连线的掩膜图形对于第一绝缘层108进行曝光，曝光的光源可采用离子束或高压汞灯等，然后使用显影剂洗去再分布金属层沟槽位置的苯并环丁烯，就能在第一绝缘层108上形成第二开口110。
参考附图8所示，用溅镀法在第一绝缘层108上以及第二开口110内形成厚度为0.25μm～0.45μm的金属层112，所述金属层112的材料为铜铬合金或铜钛合金等；用旋涂法在金属层112上形成光刻胶层113，经过曝光显影工艺，形成再分布金属线图形；将带有各膜层的晶片100放入电镀设备114内，用电镀法在金属层112上的再分布金属线图形内形成厚度为2.5μm～6.5μm的再分布金属线116，所述再分布金属线116的材料为铜，再分布金属线116延伸至再分布凸点的位置。
所述电镀法将晶片100置于电镀设备114的包含铜离子的电镀液中，一般为硫酸铜等，然后将晶片100接阴极，将电镀液接阳极，并在阴极和阳极间通电，利用电场的作用就能在第一绝缘层108的第二开口110位置上形成所需的铜层了。其中电镀设备114的电流密度设为1.0ASD(安培/平方分米)～4.0ASD。
本实施例中，电镀设备114的电流密度具体例如1.0ASD、1.2ASD、1.4ASD、1.6ASD、1.8ASD、2.0ASD、2.2ASD、2.4ASD、2.6ASD、2.8ASD、3.0ASD、3.2ASD、3.4ASD、3.6ASD、3.8ASD或4.0ASD等。
本实施例中，金属层112的厚度具体例如0.25μm、0.26μm、0.28μm、0.3μm、0.32μm、0.34μm、0.36μm、0.38μm、0.4μm、0.42μm、0.44μm或0.45μm等，优选0.3μm。
本实施例中，再分布金属线116的厚度具体例如2.5μm、3.0μm、3.5μm、4.0μm、4.5μm、5.0μm、5.5μm、6.0μm或6.5μm等，优选3.5μm。
参考附图9所示，将晶片100从电镀设备114中取出，在进行下一工艺步骤之前在生产线上最大等待时间为4小时～16小时；然后，将晶片100放入液体化学品槽内，用湿法刻蚀法去除光刻胶层113；将晶片100从液体化学品槽内取出，在进行下一工艺步骤之前在生产线上最大等待时间为8小时～16小时；将晶片100放入刻蚀槽内，用铜刻蚀溶液刻蚀法刻蚀再分布金属线116以外的金属层112至露出第一绝缘层108。
本实施例中，晶片100在生产线上等待时间具体例如4小时、5小时、6小时、7小时、8小时、9小时、10小时、11小时、12小时、13小时、14小时、15小时或16小时等，优选8小时。其中，等待时间根据电流密度来决定，电流密度越大，等待时间越短。如果在电流密度设为1.0ASD(安培/平方分米)～4.0ASD时，晶片100在生产线上等待时间大于最大等待时间4小时～16小时，那么再分布金属线116表面也会变得粗糙。
本实施例，在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度优化至1.0ASD～4.0ASD，不但解决了再分布金属线116表面由湿法刻蚀溶液造成的粗糙问题，而且使晶片在工艺线上的等待时间不会过短，达到生产工艺允许的范围。
图10是本发明制作再分布凸点的具体实施方式流程图。如图10所示，执行步骤S201，提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；执行步骤S202，在第一绝缘层上及第二开口内形成金属层；执行步骤S203，在金属层上形成光刻胶层，定义再分布金属线图形；执行步骤S204，在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间；执行步骤S205，去除光刻胶层后，刻蚀再分布金属线以外的金属层；执行步骤S206，在再分布金属层表面形成第二绝缘层，所述第二绝缘层上形成与第二开口错开分布的第三开口，曝露出再分布金属层；执行步骤S207，在第三开口内形成覆盖再分布金属层的凸点下金属层，并在凸点下金属层上形成再分布凸点。
图11至图16是本发明制作再分布凸点的实施例示意图。如图11所示，提供晶片200，所述晶片200表面具有钝化层202，钝化层202上具有第一开口204，所述第一开口204贯穿钝化层202至露出焊盘206。所述晶片200已经形成有若干半导体器件以及所需的布线结构，材料可以是硅、硅锗或者绝缘体上硅等各种半导体材料。钝化层202位于晶片200的表面，用于保护晶片200在封装过程中不被损坏。钝化层202的材料例如氧化硅、氮化硅、氮氧化硅等绝缘材料以及苯并环丁烯树脂或者聚酰亚胺(polyimide)等各种有机高分子绝缘材料。焊盘206位于钝化层202的第一开口204处，连接点就形成在焊盘206之上，所述焊盘206的材料可以是铝或铜等。为了将连接点进行再分布，需要将连接点下的焊盘206以及钝化层202的第一开口204进行再分布，将进行再分布的焊盘206和钝化层202以及钝化层上第一开口204称为再分布结构。
参考附图12所示，在焊盘206以及钝化层202上形成第一绝缘层208，所述第一绝缘层208的材料为苯并环丁烯树脂，之后，在所述第一绝缘层208上形成第二开口210，第二开口210的位置与焊盘206的位置相对应。形成第一绝缘层208的工艺采用本领域技术人员公知的技术，可以采用旋转涂层工艺，在常压、室温下、持续时间为25s～100s、转速为500rpm～800rpm。所述第一绝缘层208的厚度在4μm至8μm，但不仅限于所述的厚度。由于作为第一绝缘层208的材料苯并环丁烯具有可显影性及光敏性好的特性，因此可以充当光刻胶的作用。对第一绝缘层208进行曝光，显影定义出作为再分布金属层沟槽的第二开口210技术采用本领域技术人员公知的技术，首先通过再分布连线的掩膜图形对于第一绝缘层208进行曝光，曝光的光源可采用离子束或高压汞灯等，然后使用显影剂洗去再分布金属层沟槽位置的苯并环丁烯，就能在第一绝缘层208上形成第二开口210。
参考附图13所示，用溅镀法在第一绝缘层208上以及第二开口210内形成厚度为0.25μm～0.45μm的金属层212，所述金属层212的材料为铜铬合金或铜钛合金等；用旋涂法在金属层212上形成光刻胶层213，经过曝光显影工艺，形成再分布金属线图形；将带有各膜层的晶片200放入电镀设备214内，用电镀法在金属层212上的再分布金属线图形内形成厚度为2.5μm～6.5μm的再分布金属线216，所述再分布金属线216的材料为铜，再分布金属线216延伸至再分布凸点的位置。
所述电镀法将晶片200置于电镀设备214的包含铜离子的电镀液中，一般为硫酸铜等，然后将晶片200接阴极，将电镀液接阳极，并在阴极和阳极间通电，利用电场的作用就能在第一绝缘层208的第二开口210位置上形成所需的铜层了。其中电镀设备214的电流密度设为1.0ASD(安培/平方分米)～4.0ASD。
本实施例中，电镀设备214的电流密度具体例如1.0ASD、1.2ASD、1.4ASD、1.6ASD、1.8ASD、2.0ASD、2.2ASD、2.4ASD、2.6ASD、2.8ASD、3.0ASD、3.2ASD、3.4ASD、3.6ASD、3.8ASD或4.0ASD等。
参考附图14所示，将晶片200从电镀设备214中取出，在进行下一工艺步骤之前在生产线上最大等待时间为4小时～16小时；然后，将晶片200放入液体化学品槽内，用湿法刻蚀法去除光刻胶层213；将晶片200从液体化学品槽内取出，在进行下一工艺步骤之前在生产线上最大等待时间为4小时～16小时；将晶片200放入刻蚀槽内，用铜刻蚀溶液刻蚀法刻蚀再分布金属线216以外的金属层212至露出第一绝缘层208。
本实施例中，晶片200在生产线上等待时间具体例如4小时、5小时、6小时、7小时、8小时、9小时、10小时、11小时、12小时、13小时、14小时、15小时或16小时等，优选8小时。其中，等待时间根据电流密度来决定，电流密度越大，等待时间越短。如果在电流密度设为1.0ASD(安培/平方分米)～4.0ASD时，晶片200在生产线上等待时间大于最大等待时间4小时～16小时，那么再分布金属线216表面也会变得粗糙。
如图15所示，在第二绝缘层218的第三开口219位置形成凸点下金属层220。形成凸点下金属层220的方法可采用在晶片200上通过溅射或者蒸发工艺形成凸点下金属层220，凸点下金属层220可以是钛、钛-钨合金、铜、镍等。接着，在凸点下金属层220上电镀焊料层222，焊料层222通常采用铅锡合金或锡银合金。
如图16所示，在形成焊料层222之后，就需要进行回流工艺以形成焊料凸点。回流形成焊料凸点的工艺为在焊料层222上涂布助焊剂，然后在回流炉内保温回流，形成凸点222a，回流的温度在215℃～260℃。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (4)

1.一种再分布金属线的制作方法，其特征在于，包括：
提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；
在第一绝缘层上及第二开口内形成金属层；
在金属层上形成光刻胶层，定义再分布金属线图形；
在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度为1.0ASD～4.0ASD，保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间，最大等待时间为4小时～16小时；
去除光刻胶层后，刻蚀再分布金属线以外的金属层。
2.根据权利要求1所述再分布金属线的制作方法，其特征在于，定义再分布金属线还包括步骤：将光掩模版上的待曝光再分布金属线经过曝光工艺转移至光刻胶层上；
经过显影工艺，在光刻胶层上形成露出金属层的再分布金属线图形。
3.一种再分布凸点的制作方法，其特征在于，包括：
提供表面具有钝化层的晶片，钝化层具有第一开口，焊盘位于第一开口内，所述钝化层及焊盘上形成有带露出焊盘的第二开口的第一绝缘层；
在第一绝缘层上及第二开口内形成金属层；
在金属层上形成光刻胶层，定义再分布金属线图形；
在再分布金属线图形内电镀再分布金属线，其中，电镀时的电流密度为1.0ADS～4.0ADS，保证在后续刻蚀金属层时再分布金属线表面精细且各工艺步骤之间有足够的等待时间，最大等待时间为4小时～16小时；
去除光刻胶层后，刻蚀再分布金属线以外的金属层；
在再分布金属层表面形成第二绝缘层，所述第二绝缘层上形成与第二开口错开分布的第三开口，曝露出再分布金属层；
在第三开口内形成覆盖再分布金属层的凸点下金属层，并在凸点下金属层上形成再分布凸点。
4.根据权利要求3所述再分布凸点的制作方法，其特征在于，定义再分布金属线还包括步骤：将光掩模版上的待曝光再分布金属线经过曝光工艺转移至光刻胶层上；
经过显影工艺，在光刻胶层上形成露出金属层的再分布金属线图形。
CN2007100944709A 2007-12-13 2007-12-13 再分布金属线及再分布凸点的制作方法 Expired - Fee Related CN101459087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100944709A CN101459087B (zh) 2007-12-13 2007-12-13 再分布金属线及再分布凸点的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100944709A CN101459087B (zh) 2007-12-13 2007-12-13 再分布金属线及再分布凸点的制作方法

Publications (2)

Publication Number Publication Date
CN101459087A CN101459087A (zh) 2009-06-17
CN101459087B true CN101459087B (zh) 2011-03-23

Family

ID=40769854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100944709A Expired - Fee Related CN101459087B (zh) 2007-12-13 2007-12-13 再分布金属线及再分布凸点的制作方法

Country Status (1)

Country Link
CN (1) CN101459087B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044457B (zh) * 2010-01-28 2012-03-28 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194719A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 在封装过程中提高焊点特性的方法
CN102157438B (zh) * 2011-01-31 2013-05-01 江阴长电先进封装有限公司 晶圆级转接板的制备方法
WO2016204207A1 (ja) * 2015-06-17 2016-12-22 株式会社ニコン 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
CN1387681A (zh) * 1999-11-05 2002-12-25 爱特梅尔股份有限公司 具有可熔焊区和可细丝压焊区的金属再分布层

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
CN1387681A (zh) * 1999-11-05 2002-12-25 爱特梅尔股份有限公司 具有可熔焊区和可细丝压焊区的金属再分布层

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044457B (zh) * 2010-01-28 2012-03-28 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构

Also Published As

Publication number Publication date
CN101459087A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
US6426281B1 (en) Method to form bump in bumping technology
US6917119B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US20080113503A1 (en) Low fabrication cost, high performance, high reliability chip scale package
JP2002190550A (ja) 半導体装置の製造方法
KR20090047862A (ko) 웨이퍼 레벨 패키지 제조방법
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
KR101374148B1 (ko) 반도체 패키지 및 이의 제조 방법
CN101459087B (zh) 再分布金属线及再分布凸点的制作方法
JP2009177072A (ja) 半導体装置及びその製造方法
US7271095B2 (en) Process for producing metallic interconnects and contact surfaces on electronic components
US7741705B2 (en) Semiconductor device and method of producing the same
CN100539057C (zh) 焊料凸块的制造方法
CN104952735A (zh) 具有金属柱的芯片封装结构及其形成方法
KR100931424B1 (ko) 반도체장치 및 그 제조방법
JP5247998B2 (ja) 半導体装置の製造方法
CN102005396B (zh) 凸点制作方法以及凸点结构
CN101459088B (zh) 再分布金属层及再分布凸点的制作方法
CN100459081C (zh) 焊料凸块的制造方法
JP2006073888A (ja) 半導体装置及びその製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
CN105097576A (zh) 一种高可靠性晶圆级焊锡微凸点制作方法
JP2014143267A (ja) 配線構造及びその形成方法
JP5068830B2 (ja) 半導体装置
CN110767625A (zh) 一种rdl金属线的制造方法及结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20181213