CN102194719A - 在封装过程中提高焊点特性的方法 - Google Patents

在封装过程中提高焊点特性的方法 Download PDF

Info

Publication number
CN102194719A
CN102194719A CN2010101302918A CN201010130291A CN102194719A CN 102194719 A CN102194719 A CN 102194719A CN 2010101302918 A CN2010101302918 A CN 2010101302918A CN 201010130291 A CN201010130291 A CN 201010130291A CN 102194719 A CN102194719 A CN 102194719A
Authority
CN
China
Prior art keywords
gold
current density
semiconductor device
electrolyte solution
plating mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101302918A
Other languages
English (en)
Inventor
蒋瑞华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101302918A priority Critical patent/CN102194719A/zh
Publication of CN102194719A publication Critical patent/CN102194719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明公开了一种在封装过程中提高焊点特性的方法，该方法包括：在半导体器件上形成图案化的钝化层，裸露半导体器件上的衬垫；采用物理气相沉积方式在所述衬垫上沉积焊点底层金属层UBM；在UBM上采用二步电镀方式电镀得到金焊点，其中，第一步电镀方式所采用的电流密度保证电离的金离子垂直电镀在UBM上，第二步电镀方式所采用的电流密度大于第一步电镀方式所采用的电流密度。本发明提供的方法使得金焊点结构垂直于半导体器件的水平表面，从而不会造成临近的金焊点之间的短路问题，提高半导体器件的良率。

Description

在封装过程中提高焊点特性的方法
技术领域
本发明涉及半导体领域的封装技术，特别涉及一种在封装过程中提高焊点特性的方法。
背景技术
在晶圆上制作多个半导体器件是一种有效节约成本的方法。一旦在晶圆的制作工艺和测试完成，半导体器件就从晶圆分离出来并装配到最终的集成电路管壳中。封装过程就是用焊点将半导体器件的衬垫和集成电路管壳上的电极互相连接起来。
图1为现有技术制作焊点的方法流程图，结合图2a～图2d所示的制作焊点剖面结构示意图进行详细说明。
步骤101、在半导体器件的上表面旋涂钝化层30，如图2a所示；
在本步骤中，钝化层30可以采用光阻胶材料制成，厚度为十几微米；
步骤102、对钝化层30进行图案化，暴露半导体器件的衬垫20的全部上表面或部分上表面，如图2b所示；
在本步骤中，对钝化层30进行图案化的过程为：采用图案化的光罩作为掩膜，对钝化层30进行曝光后再显影，得到图案化的钝化层30；
步骤103、以图案化的钝化层30为掩膜，采用物理气相沉积方式得到焊点底层金属层(UBM)40，如图2c所示；
在本步骤中，UBM的材料为铜和/或铬，用于在后续点焊焊点时，作为种子层，易于镀上金焊点，一般厚度比较薄，只有几微米；
在本步骤中，使用物理气相沉积方式溅射金属铜和/或铬到半导体器件的裸露衬垫20上；
步骤104、在UBM40上电镀金焊点50，如图2d所示；
在本步骤中，电镀过程为：将具有步骤103结构的半导体器件放置到具有金属金的电解质溶液中，该电解质溶液是含氰化物或不含氰化物的电解质溶液；对电解质溶液通入电流后，电解质溶液中的金属金就被电离为离子，电镀到半导体器件的UBM40表面上；
在该过程中，采用电流密度为(0.3～0.5)ASD(10-2安培/平方毫米)的电流在反应腔中分离金离子，然后分离的金离子电镀到UBM40表面，所得到的金焊点50高度为20微米左右。
采用上述方式虽然可以制作金焊点，但是所制作金焊点的结构却是坍塌的，如图2d所示，可以看出，金焊点的结构并不是垂直于半导体器件的水平表面的长方体结构，而是上窄下宽的梯形柱体结构。这在后续封装过程中会导致临近的金焊点短路，特别是随着半导体器件的特征尺寸越来越小，这种现象会更加严重，降低了所制作的半导体器件的良率。
发明内容
有鉴于此，本发明提供一种在封装过程中提高焊点特性的方法，该方法能够使得金焊点结构垂直于半导体器件的水平表面，从而不会造成临近的金焊点之间的短路问题，提高半导体器件的良率。
为达到上述目的，本发明实施的技术方案具体是这样实现的：
一种在封装过程中提高焊点特性的方法，该方法包括：
在半导体器件上形成图案化的钝化层，裸露半导体器件上的衬垫；
采用物理气相沉积方式在所述衬垫上沉积焊点底层金属层UBM；
在UBM上采用二步电镀方式电镀得到金焊点，其中，第一步电镀方式所采用的电流密度保证电离的金离子垂直电镀在UBM上，第二步电镀方式所采用的电流密度大于第一步电镀方式所采用的电流密度。
所述第一步电镀方式所采用的电流密度为(0.2～0.3)*10-2安培/平方毫米ASD；
所述第二步电镀方式所采用的电流密度为0.3～0.5ASD。
所述第一步电镀方式所电镀得到的金焊点厚度为经过两步电镀方式得到的金焊点厚度的15％～20％。
所述第一步电镀方式所电镀得到的金焊点厚度和钝化层齐平。
所述电镀方式电镀得到金焊点的过程为：
将半导体器件放置到具有金属金的电解质溶液中，该电解质溶液是含氰化物或不含氰化物的电解质溶液；
对电解质溶液通入电流后，电解质溶液中的金属金被电离为离子，进行电镀。
由上述技术方案可见，本发明提供的方法采用两次电镀的电镀方式制作金焊点，第一次电镀方式所采用的电流密度保证电离的金离子垂直电镀在UBM40表面上，第二次电镀方式所采用的电流密度大于第一次电镀方式所采用的电流密度，以保证在有限的时间内得到符合高度要求的金焊点。这样，就可以使得金焊点结构垂直于半导体器件的水平表面，不会造成临近的金焊点之间的短路问题，提高半导体器件的良率。
附图说明
图1为现有技术制作焊点的方法流程图；
图2a～图2d所示的制作焊点剖面结构示意图；
图3为不同大小金离子电镀示意图；
图4为本发明制作焊点的方法流程图；
图5a～图5b所示的制作焊点剖面结构示意图。
具体实施方式
造成现有技术2d所示的金焊点的结构原因是，钝化层30采用光阻胶材料制成的，当钝化层30旋涂完后，要采用软烘方式去除光阻胶中的溶剂。但是，对于下层的钝化层30和上层的钝化层30来说，其去除光阻胶中溶剂的速率是不同的，上层的钝化层30去除的比较快，而下层的钝化层30去除的比较慢，最终导致下层的钝化层30的质地软于上层的钝化层30。这样，在电镀金焊点时，当电流密度比较大时，由于电解得到的金离子比较大，电镀到UBM表面上的过程中，就会造成图案化的钝化层30的图案化变形，从而使得在未遮盖钝化层30的位置处，也就是电镀金离子的位置处变形，导致所电镀得到的金焊点结构变形。
另外，在电镀金焊点时，所电镀的金离子大小也影响最终得到的金焊点结构。当金离子大时，在UBM上电镀过程中，就容易倾斜，当金离子小时，在UBM上电镀过程中，就比较垂直。如图3所示，图中的左侧为金离子小的情况，在电镀过程中，金离子垂直于UBM表面覆盖；图中的右侧为金离子大的情况，在电镀过程中，金离子倾斜于UBM表面覆盖。随着半导体器件的特征尺寸越来越小，金离子相对来说也越来越大，所以造成最终得到的金焊点结构的坍塌。
在现有技术中，金离子的大小是由电流密度决定的，电流密度大，则在电解液中所分离的金离子大，电流密度小，则在电解液中所分离的金离子小。因此，为了使得最终得到的金焊点结构不坍塌，本发明采用两次电镀的电镀方式制作金焊点，其中，第一次电镀方式所采用的电流密度保证分离的金离子垂直电镀在UBM40上，第二次电镀方式所采用的电流密度大于第一次电镀方式所采用的电流密度，以保证在有限的时间内得到符合高度要求的金焊点。这样，就可以使得金焊点结构垂直于半导体器件的水平表面，从而不会造成临近的金焊点之间的短路问题，提高半导体器件的良率。
本发明适用于采用氰化物或非氰化物的电镀金焊点过程，以下详细进行说明。
图4为本发明制作焊点的方法流程图，结合图5a～图5d所示的制作焊点剖面结构示意图进行详细说明。
步骤401、在半导体器件的上表面旋涂钝化层30，如图2a所示；
在本步骤中，钝化层30可以采用光阻胶材料材料制成，厚度为十几微米；
步骤402、对钝化层30进行图案化，暴露半导体器件的衬垫20的全部上表面或部分上表面，如图2b所示；
在本步骤中，对钝化层30进行图案化的过程为：采用图案化的光罩作为掩膜，对钝化层30进行曝光后再显影，得到图案化的钝化层30；
步骤403、以图案化的钝化层30为掩膜，采用物理气相沉积方式在裸露的衬垫20上溅射UBM40，如图2c所示；
在本步骤中，UBM的材料为铜或铬或者铜和铬的合金，用于在后续点焊焊点时，易于镀上金焊点，一般厚度比较薄，只有几微米；
在本步骤中，使用物理气相沉积溅射金属铜和/或铬到半导体器件的裸露衬垫20上；
在这里，步骤401～步骤403的过程和现有的图1中的步骤101～步骤103相同，这里不再累述；
步骤404、采用电镀方式，应用保证分离的金离子垂直电镀在UBM40上的电流密度，在UBM40表面上电镀金离子，电镀的厚度为要制作的金焊点厚度的15％～20％，如图5a所示；
在本步骤中，在金焊点厚度为20微米时，电流密度为0.2～03ASD；
在本步骤中，金焊点的厚度可以齐平钝化层30的厚度，这样，由于电流密度采用的比较小，电离得到的金离子就比较小，不会造成图案化的钝化层30的变形，所以不会造成金焊点的结构坍塌；
在本步骤中，电镀过程为：将具有步骤403结构的半导体器件放置到具有金属金的电解质溶液中，该电解质溶液是含氰化物或不含氰化物的电解质溶液；对电解质溶液通入电流后，电解质溶液中的金属金就被电离为离子，电镀到半导体器件的UBM40表面上，所通入电流的电流密度保证分离的金离子垂直电镀在UBM40上；
步骤405、采用大于第一次电镀方式所采用的电流密度的电流密度，继续在UBM40上电镀金离子，得到金焊点，如图5b所示；
在本步骤中，所采用的电流密度为0.3～0.5ASD；
在本步骤中，电镀过程为：将具有步骤404结构的半导体器件放置到具有金属金的电解质溶液中，该电解质溶液是含氰化物或不含氰化物的电解质溶液；对电解质溶液通入电流后，电解质溶液中的金属金就被电离为离子，继续电镀到在步骤404已经形成的金焊点上，所通入电流的电流密度大于第一次电镀方式所采用的电流密度，这样可以保证电镀的时间；
从图5b可以看出，本发明采用两步电镀的方式制作金焊点，在保证电镀时间的情况下改善了所制作的金焊点结构，提高了最终制作半导体器件的良率。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种在封装过程中提高焊点特性的方法，该方法包括：
在半导体器件上形成图案化的钝化层，裸露半导体器件上的衬垫；
采用物理气相沉积方式在所述衬垫上沉积焊点底层金属层UBM；
在UBM上采用二步电镀方式电镀得到金焊点，其中，第一步电镀方式所采用的电流密度保证电离的金离子垂直电镀在UBM上，第二步电镀方式所采用的电流密度大于第一步电镀方式所采用的电流密度。
2.如权利要求1所述的方法，其特征在于，所述第一步电镀方式所采用的电流密度为(0.2～0.3)*10-2安培/平方毫米ASD；
所述第二步电镀方式所采用的电流密度为0.3～0.5ASD。
3.如权利要求1或2所述的方法，其特征在于，所述第一步电镀方式所电镀得到的金焊点厚度为经过两步电镀方式得到的金焊点厚度的15％～20％。
4.如权利要求1或2所述的方法，其特征在于，所述第一步电镀方式所电镀得到的金焊点厚度和钝化层齐平。
5.如权利要求1或2所述的方法，其特征在于，所述电镀方式电镀得到金焊点的过程为：
将半导体器件放置到具有金属金的电解质溶液中，该电解质溶液是含氰化物或不含氰化物的电解质溶液；
对电解质溶液通入电流后，电解质溶液中的金属金被电离为离子，进行电镀。
CN2010101302918A 2010-03-15 2010-03-15 在封装过程中提高焊点特性的方法 Pending CN102194719A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101302918A CN102194719A (zh) 2010-03-15 2010-03-15 在封装过程中提高焊点特性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101302918A CN102194719A (zh) 2010-03-15 2010-03-15 在封装过程中提高焊点特性的方法

Publications (1)

Publication Number Publication Date
CN102194719A true CN102194719A (zh) 2011-09-21

Family

ID=44602556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101302918A Pending CN102194719A (zh) 2010-03-15 2010-03-15 在封装过程中提高焊点特性的方法

Country Status (1)

Country Link
CN (1) CN102194719A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363152A (zh) * 2020-03-06 2021-09-07 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355555A (zh) * 2000-11-28 2002-06-26 中国科学院微电子中心 半导体芯片焊料凸点加工方法
US20050103636A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Method for selective electroplating of semiconductor device i/o pads using a titanium-tungsten seed layer
CN1933106A (zh) * 2005-09-12 2007-03-21 中芯国际集成电路制造(上海)有限公司 表面更平整的金凸点的制造方法
CN101207048A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 焊料凸块的制造方法
CN101459087A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 再分布金属线及再分布凸点的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355555A (zh) * 2000-11-28 2002-06-26 中国科学院微电子中心 半导体芯片焊料凸点加工方法
US20050103636A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Method for selective electroplating of semiconductor device i/o pads using a titanium-tungsten seed layer
CN1933106A (zh) * 2005-09-12 2007-03-21 中芯国际集成电路制造(上海)有限公司 表面更平整的金凸点的制造方法
CN101207048A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 焊料凸块的制造方法
CN101459087A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 再分布金属线及再分布凸点的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363152A (zh) * 2020-03-06 2021-09-07 长鑫存储技术有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US11542630B2 (en) Cleaning electroplating substrate holders using reverse current deplating
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
US9324669B2 (en) Use of electrolytic plating to control solder wetting
US6500324B1 (en) Process for depositing a layer of material on a substrate
US20100181670A1 (en) Contact structure for a semiconductor and method for producing the same
KR101546148B1 (ko) 전기-도금 및 전기-도금 실시를 위한 장치
KR20150093620A (ko) 반도체 기판들을 위한 전해 플레이팅 방법들
US20140001051A1 (en) Method of Electroplating and Depositing Metal
US11926920B2 (en) Electroplating apparatus and electroplating method
US9714474B2 (en) Seed layer deposition in microscale features
CN102194719A (zh) 在封装过程中提高焊点特性的方法
US20060207875A1 (en) Electroplating apparatus and electroplating method using the same
US20130213816A1 (en) Incorporating High-Purity Copper Deposit As Smoothing Step After Direct On-Barrier Plating To Improve Quality Of Deposited Nucleation Metal In Microscale Features
CN100577890C (zh) 改善电镀薄膜均匀性的电镀方法
CN110184633B (zh) 一种铜铝复合材料表面金属膜的制备方法
JP5210907B2 (ja) 電気接点の製造方法
US6638840B1 (en) Electrode for electroplating planar structures
CN1933106B (zh) 表面更平整的金凸点的制造方法
US20150090599A1 (en) Insoluble Anode With a Plurality of Switchable Conductive Elements Used to Control Current Density in a Plating Bath
CN112831821A (zh) 晶圆的电镀装置及电镀方法
US20070080066A1 (en) Plating apparatus and manufacturing process for semiconductor device
KR20100050970A (ko) 전기도금 장치 및 이를 이용한 전기도금 방법
CN102163556B (zh) 采用埋入式线路基板进行无导电线电镀方法
KR102325255B1 (ko) 마스크 및 마스크의 제조 방법
KR101339003B1 (ko) 반도체웨이퍼 배선막 도금설비용 애노드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110921