KR100764055B1 - 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 - Google Patents

웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 Download PDF

Info

Publication number
KR100764055B1
KR100764055B1 KR1020060086350A KR20060086350A KR100764055B1 KR 100764055 B1 KR100764055 B1 KR 100764055B1 KR 1020060086350 A KR1020060086350 A KR 1020060086350A KR 20060086350 A KR20060086350 A KR 20060086350A KR 100764055 B1 KR100764055 B1 KR 100764055B1
Authority
KR
South Korea
Prior art keywords
ball
layer
metal
insulating layer
ball pad
Prior art date
Application number
KR1020060086350A
Other languages
English (en)
Inventor
양세영
이왕주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060086350A priority Critical patent/KR100764055B1/ko
Priority to US11/845,718 priority patent/US7692314B2/en
Application granted granted Critical
Publication of KR100764055B1 publication Critical patent/KR100764055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

본 발명은 웨이퍼 레벨 칩 스케일 패키지에 관한 것으로, 외부접속단자로 활용되는 솔더 볼이 형성되는 볼 패드와 솔더 볼 사이의 기생 커패시턴스의 발생을 줄이고, 접합 신뢰성을 향상 시키기 위한 패키지 구조를 개시한다.
본 발명에 의하면, 웨이퍼 레벨에서 솔더 볼이 장착되는 볼 패드부에서 금속층을 나선 또는 매쉬 형상으로 제공하고 금속층 사이의 공간은 상기 금속층 아래의 절연층이 노출되도록 제공되며, 상기 솔더 볼의 일부가 상기 금속층 사이의 영역에 삽입되도록 상기 솔더 볼을 상기 볼 패드부의 상면에 제공한다. 상부에서 바라볼 때 볼 패드부에서 노출되는 절연층의 면적은 50% 이하가 될 수 있다.
웨이퍼 레벨 칩 스케일 패키지, 솔더 볼, 볼 패드

Description

웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조 방법{wafer level chip scale package and method for manufacturing a chip scale package}
도 1은 일반적인 웨이퍼 레벨 칩 스케일 패키지를 보여 주는 평면도이다
도 2는 도 1의 선 Ⅰ-Ⅰ을 따라 절단한 단면도이다
도 3은 본 발명의 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도 4는 도 3의 볼 패드부의 일 예를 보여주는 평면도이다.
도 5는 도 4의 볼 패드부의 다른 예를 보여주는 평면도이다.
도 6 내지 도 13은 본 발명의 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 순차적으로 보여주는 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 웨이퍼 140 : 패시베이션층
160 : 칩 패드 200 : 제 1절연층
300 : 금속 배선층 400 : 볼 패드부
420 : 금속층 500 : 제 2절연층
600 : 솔더 볼
본 발명은 칩 스케일 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 칩 패드를 재배열하여 형성한 볼 패드와 솔더 볼 사이의 접합 신뢰성을 향상 시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지(wafer level chip package; WL CSP) 및 그 제조 방법에 관한 것이다.
오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품설계의 목표 달성을 가능하게 하는 중요한 기술중의 하나가 패키지 조립기술이다. 칩 스케일 패키지(또는 칩 사이즈 패키지)는 근간에 개발되고 있는 새로운 패키지 유형으로서, 전형적인 플라스틱 패키지에 비하여 많은 장점들을 가지고 있다. 칩 스케일 패키지의 가장 큰 장점은 패키지 크기이다. JEDEC(Joint Electron Device Engineering Council)와 EIAJ(Electronic Industry Association of Japan)와 같은 국제 반도체 협회의 정의에 따르면, 칩 스케일 패키지는 칩 크기의 1.2배 이내의 패키지 크기를 가진다.
칩 스케일 패키지는 디지털 캠코더, 휴대전화기, 노트북 컴퓨터, 메모리 카드등과 같이 소형화, 이동성이 요구되는 제품들에 주로 사용되며, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), 마이크로 컨트롤러(micro controller)등과 같은 반도체 소자들이 칩 스케일 패키지 안에 실장된다. 또한 디램(DRAM)이나 플레시 메모리(FLASH memory)등과 같은 메모리 소자를 실장한 칩 스케일 패키지의 사용도 점점 확산되고 있다. 현재는 전 세계적으로 약 50개이상의 각종 칩 스케일 패키지들이 개발되거나 생산되고 있다.
그러나 칩 스케일 패키지가 크기면에서 절대적인 이점이 있는 반면, 아직까지는 기존의 플라스틱 패키지에 비하여 여러 단점들이 있다. 그 중의 하나는 볼 패드와 솔더 볼 사이의 접합신뢰성의 확보가 어렵다는 점이며, 다른 하나는 칩 스케일 패키지의 제조를 위해 추가로 투입되는 제조 설비에 소요되는 원부자재가 많고 제조단가가 높아 가격 경쟁력이 떨어진다는 점이다. 이와 같은 문제점을 해결할 수 있는 방안으로 웨이퍼 레벨(wafer level)에서의 칩 스케일 패키지가 대두되고 있다.
일반적으로는 웨이퍼 제조공정을 통하여 반도체 웨이퍼가 제조되면 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 된다. 패키지 조립 공정은 웨이퍼 제조공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정이다. 그러나 웨이퍼 레벨에서 패키지 제조시 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있으므로 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다. 이는 패키지를 제조하기 위하여 추가로 소요되는 원부자재를 최소화 할 수 있음을 의미한다.
도 1은 일반적인 웨이퍼 레벨 칩 스케일 패키지(20)를 보여주는 평면도이고, 도 2는 도 1의 선 Ⅰ-Ⅰ을 따라 절단한 단면도이다. 도 1 및 도 2를 참조하면, 웨이퍼 레벨 칩 스케일 패키지(20)는 실리콘 기판(12: silicon substrate)의 상부면 의 가장자리 둘레에 형성된 복수개의 칩 패드(11: chip pad)를 갖는 반도체 칩(14: semiconductor chip)과 칩 패드(11)의 재배열을 위하여 실리콘 기판(12)의 중심 부분에 형성된 금속 배선층(21: metal trace layer) 및 금속 배선층(21)의 말단에 형성된 볼 패드(23: ball pad)에 솔더 볼(28: solder ball)이 형성된 구조를 갖는다.
반도체 칩(14)은, 실리콘 기판(12)의 상부면에 집적회로와 전기적으로 연결된 복수개의 칩 패드(11)와, 실리콘 기판(12)의 내부의 집적회로들과 칩 패드(11)들을 보호하기 위한 패시베이션층(13: passivation layer)으로 구성된다.
패시베이션층(13) 위에 금속 배선층(21)을 형성하기 위해서, 패시베이션층(13) 위에 칩 패드(11)가 노출되도록 절연층(22: dielectric layer; 이하 제1 절연층이라 한다)이 소정의 두께로 형성된다.
금속 배선층(21)이 칩 패드(11)와 연결되어 제 1 절연층(22) 상에 실리콘 기판(12)의 중심 방향으로 형성된다. 금속 배선층(21)의 말단에 솔더 볼(28)이 제공 될 수 있는 원형의 볼 패드(23)가 형성된다. 다시 절연층(24: 이하 제 2 절연층이라 한다)이 패시베이션층(13)과 제 1 절연층(22)을 모두 덮게 된다. 그리고 볼 패드(23)에 구형의 솔더 볼(28)을 올려놓은 후, 열을 이용한 리플로우 솔더 볼 공정을 통해 솔더 볼(28)을 볼 패드(23)에 접합한다.
그런데 웨이퍼 레벨에서 제조된 일반적인 칩 스케일 패키지(20)는 솔더 볼(28)의 크기가 작고, 도 1에 도시된 바와 같이 볼 패드(22)는 제 2 절연층(24) 상에 위로 개방된 원통형으로 형성된 접속 구멍(27)에 노출되기 때문에, 볼 패드(23)와 솔더 볼(28) 사이의 접촉 면적이 작다. 따라서 볼패드(23)의 피치가 줄어 들수록 볼 패드(23)와 솔더 볼(28) 사이의 접촉 면적이 줄어들기 때문에, 볼 패드(23)에 대한 솔더 볼(28)의 접합 신뢰성이 떨어진다. 즉 금속 배선층(21)의 말단인 볼 패드(23)는 원형이고, 이 원형의 볼 패드(23) 주위는 제 2 절연층(24)이 둘러싸고 있다. 솔더 볼(28)은 볼 패드(23) 주위의 제 2 절연층(24)에 접촉하면서 볼 패드(23)에 접합된다. 여기서 제 2 절연층(24)은 솔더 볼(28)과 금속적 접합이 이루어지지 않으므로, 볼 패드(23)의 평평한 표면만이 오직 솔더 볼(28)과 접합하며, 따라서 볼 패드(23)에 대한 솔더 볼(28)의 접합 신뢰성이 떨어지는 요인으로 작용한다. 반면에, 솔더 볼(28)의 면적을 증가시키면, 기판(12: substrate), 제 1 절연층(22), 그리고 볼 패드(23)에 형성되는 기생 정전용량(parasitic capacitance)이 증가하여 신호 전달 속도가 저하된다.
본 발명은 솔더 볼과 칩사이에 발생하는 기생 커패시턴스를 최소화하여 향상된 전기적 특성을 가지면서, 동시에 솔더 볼과 볼 패드 간의 접합 신뢰성를 향상 시킬 수 있는 칩 스케일 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 웨이퍼 레벨 칩 스케일 패키지를 제공한다. 웨이퍼 레벨 칩 스케일 패키지는 복수개의 칩 패드들과 상면에 상기 칩 패드를 노출시키도록 형성된 패시베이션층을 가지는 복수개의 집적회로 칩들이 제공된 반도체 웨이퍼를 가진다. 상기 패시베이션층 상에는 상기 칩 패드가 노출되도록 제 1 절연층이 형성된다. 상기 제 1 절연층 상에는 볼 패드부가 형성된다. 상기 볼 패드부는 상기 제 1 절연층으로부터 돌출된 금속층을 가지며 상기 금속층들 사이의 공간에서 상기 제 1 절연층이 노출되도록 제공된다. 상기 제 1 절연층 상에 형성되는 금속 배선층이 형성되며, 상기 금속 배선층은 상기 볼 패드부의 금속층과 상기 칩 패드를 전기적으로 연결한다. 상기 금속 배선층과 상기 제 1 절연층 상에는 상기 볼 패드부가 노출되도록 제 2 절연층이 형성된다. 상기 볼 패드부에는 상기 볼 패드부의 금속층과 전기적으로 연결되는 솔더 볼이 제공된다.
본 발명의 일 특징에 의하면, 상기 금속층은 나선 형상 또는 메쉬 형상을 포함한다.
본 발명의 다른 특징에 의하면, 상부에서 바라볼 때 상기 볼 패드부에서 노출되는 상기 제 1 절연층의 면적은 50% 이하로 제공된다.
또한, 본 발명은 칩 스케일 패키지를 제조하는 방법을 제공한다. 본 발명의 일 특징에 의하면, 솔더 볼이 장착되는 볼 패드부에서 금속층을 나선 형상을 포함하도록 제공하고 상기 금속층 사이의 공간에서 상기 금속층 아래의 절연층이 노출되도록 제공되며, 상기 솔더 볼의 일부가 상기 금속층 사이의 공간에 삽입되도록 상기 솔더 볼을 상기 볼 패드부의 상면에 제공한다.
본 발명의 다른 특징에 의하면, 솔더 볼이 장착되는 볼 패드부에서 금속층이 메쉬(mesh) 형상을 포함하도록 제공하고 상기 금속층 사이의 공간에서 상기 금속층 아래의 절연층이 노출되도록 제공되며, 상기 솔더 볼의 일부가 상기 금속층 사이의 공간에 삽입되도록 상기 솔더 볼을 상기 볼 패드부의 상면에 제공된다.
상기 칩 스케일 패키지는 웨이퍼 레벨에서 이루어지는 것이 바람직하다. 또한, 상기 솔더 볼은 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법에 의해 상기 볼 패드부에 형성될 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면 도 3 내지 도 13을 참조하여 더욱 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석돼서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼 레벨 칩 스케일 패키지(1)의 개략적인 단면도이다. 도 3을 참조하면, 웨이퍼 레벨 칩 스케일 패키지(1)는 반도체 웨이퍼(100), 제 1 절연층(200), 금속 배선층(300), 볼 패드부(400), 제 2 절연층(500), 그리고 솔더 볼(600)을 가진다. 반도체 웨이퍼(100)에는 일반적인 웨이퍼 제조 공정을 통해 소정의 집적회로들(도시되지 않음)이 형성된다. 반도체 웨이퍼(100)에 집적된 회로들이 복수개의 반도체 칩을 구성하고, 이웃하는 반도체 칩들은 칩 절단 영역(scribe line)에 의해 구분된다. 반도체 칩을 이루는 집적회로는 본 발명의 주된 특징이 아니므로 상세한 설명은 생략한다.
반도체 웨이퍼(100)의 상부면에는 칩 패드(160)가 형성된다. 칩 패드(160)는 집적회로와 전기적으로 연결된다. 또한, 반도체 웨이퍼의 상부면과 칩 패드(160)의 가장자리 상에는 패시베이션층(passivation layer)(140)이 형성된다. 패시베이션층(140)은 반도체 웨이퍼(100) 내부의 집적회로들을 외부환경으로부터 보호한다. 칩 패드(160)는 알루미늄 재질로 이루어지고, 패시베이션층(140)은 산화막 또는 질화막으로 형성된다.
제 1 절연층(200)은 패시베이션층(140) 상에 형성된다. 제 1 절연층(200)에는 칩 패드(160)가 노출되도록 홀(도 8의 220)이 형성된다. 볼 패드부(400)는 제 1 절연층(200)의 일정 영역에 형성된다. 볼 패드부(400)에는 솔더 볼(600)이 접합된다. 볼 패드부(400)는 요철로서 제공된다. 볼 패드부(400)에서 제 1 절연층(200)으로부터 돌출된 금속층(420)은 철부로서 제공되고, 금속층 사이의 공간(도 10의 440)은 요부로서 제공된다. 볼 패드부(400)의 상부에서 바라볼 때, 제 1 절연층(200)은 금속층(420) 사이의 공간(440)을 통해 노출된다. 볼 패드부(400)의 구체적인 형상은 후술한다.
제 1 절연층(200) 상에는 볼 패드부(400)의 금속층(420)과 칩 패드(160)를 전기적으로 연결하는 금속 배선층(300)이 형성된다. 금속 배선층(300)으로는 구리나 알루미늄 등이 사용될 수 있다. 금속 배선층(300)은 제 1 절연층(200)에 형성된 홀(220)을 채우며, 이로부터 연장되어 제 1 절연층(200) 상에 형성된다. 제 1 절연층(200)과 금속 배선층(300) 사이에는 금속 기저층(320)이 형성될 수 있다. 금속 배선층(300)은 볼 패드부(400)의 금속층(420)과 동일 수평선상에서 볼 패드부(400) 의 금속층(420)과 연결된다. 볼 패드부(400)의 금속층(420)은 금속 배선층(300)으로부터 연장되어 금속 배선층(300)의 끝단에 형성될 수 있다. 금속 배선층(300)과 제 1 절연층(200) 상에는 제 2 절연층(500)이 형성된다. 제 2 절연층(500)에는 볼 패드부(400)가 노출되도록 홀(도 12의 520)이 형성된다. 솔더 볼(600)은 볼 패드부(400) 상에 제공되며, 솔더 볼(600)의 일부는 금속층(420) 사이의 공간(440)을 채운다. 솔더 볼(600)은 볼 패드부(400)의 금속층(420)과 금속 배선층(300)을 통해 칩 패드(160)에 전기적으로 연결된다.
도 4는 본 발명의 볼 패드부(400) 형상의 일 예를 보여주는 평면도이다. 도 4를 참조하면, 볼 패드부(400)에서 금속층(420)은 하나의 선으로서 연결된다. 금속층(420)은 나선(spiral) 형상으로 형성될 수 있다. 즉, 금속층(420)은 중앙에서부터 점진적으로 곡률반경이 커지는 선 형상을 가진다. 솔더 볼(600)의 접합 신뢰성 향상을 위해 상부에서 바라볼 때 금속층(420) 사이의 공간을 통해 노출되는 제 1 절연층(200)의 면적은 50%이하가 되도록 제공될 수 있다.
일반적인 볼 패드부는 원형의 판 형상의 금속층을 가지고, 볼 패드는 금속층 상에 얹혀진다. 이 경우, 금속층의 면적을 증가시키면 솔더 볼과 볼 패드 사이의 접촉 면적이 증가로 인해 솔더 볼의 접합 신뢰성이 향상되나 절연막과 볼 패드부에 형성되는 기생 정전용량(parasitic capacitance)이 증가하는 문제가 발생된다. 금속층의 면적을 감소하면 이와 반대의 문제가 발생된다. 그러나 본 발명과 같이 볼 패드부(400)의 금속층(420)이 나선 형상으로 제공되는 경우, 금속층(420)의 면적을 크게 증가시키지 않더라도 금속층(420) 사이의 공간(440)에 솔더 볼(600)이 채워지 므로 솔더 볼(600)과 볼 패드부(400)의 금속층(420) 간에 접합 신뢰성이 향상된다.
또한, 상부에서 바라볼 때 볼 패드부 전체 영역을 금속층으로 제공하면서 금속층을 상하로 굴곡지게 제공할 수 있다. 그러나 이 경우, 굴곡진 부분 내부에까지 솔더 볼이 채워지므로 솔더 볼의 접합 신뢰성은 향상되나, 볼 패드부 영역 전체가 금속층으로 이루어져 있으므로 기생 정전용량을 줄이기 힘들다. 따라서 도 3과 같이 볼 패드부(400)를 상부에서 바라볼 때 금속층(420) 사이의 공간(440)으로 제 1 절연층(200)이 노출되는 것이 바람직하다.
도 5는 볼 패드부(400)의 금속층(420)의 다른 예를 보여주는 평면도이다. 도 5를 참조하면, 볼 패드부(400)에서 금속층(420)은 메쉬(mesh) 형상으로 형성된다. 즉, 금속층(420)은 제 1 방향으로 서로 나란한 제 1 금속선들(422)과 제 2 방향으로 서로 나란하며 제 1 금속선들(422)을 가로지르는 제 2 금속선들(424)을 가질 수 있다. 제 1 금속선들(422)과 제 2 금속선들(424)은 제 1 절연층(200)으로부터 돌출되게 형성된다. 제 1 방향과 제 2 방향은 서로 수직한 방향일 수 있다. 제 1 금속선들(422)과 제 2 금속선들(424) 사이에는 제 1 절연층(200)을 노출시키는 공간들이 형성되며, 솔더 볼(600)의 일부는 각각의 공간 내부를 채운다. 추가적으로 금속층(420)에는 제 1 금속선들 (424)과 제 2 금속선들을 감싸며 이들과 연결되는 제 3 금속선(426)이 더 제공될 수 있다. 제 3 금속선(426)은 원형으로 제공될 수 있다.
다음에는 도 6 내지 도 13을 참조하여, 웨이퍼 레벨 칩 스케일 패키지(1)를 제조하는 방법을 설명한다.
처음에 칩 패드(160) 및 패시베이션층(140)이 형성된 복수의 반도체 칩들로 이루어진 반도체 웨이퍼(100)가 제공된다(도 6 참조). 반도체 웨이퍼(100) 표면에 제 1 절연층(200)을 도포한다(도 7참조). 제 1 절연층(200)은 패시베이션층(140) 위에 금속 배선층(300)을 형성하기 위한 하부 절연층으로 소정의 두께로 패시베이션층(140) 및 칩 패드(160) 상에 증착된다. 증착은 화학 기상 증착 공정 등을 통해 수행될 수 있다. 제 1 절연층(200) 상에 칩 패드(160)가 노출되도록 패터닝한다(도 8 참조). 패터닝은 사진 공정 및 식각 공정 등을 통해 수행될 수 있다. 다음으로, 칩 패드(160)의 재배열을 위하여 금속 배선층(300)과 볼 패드부(400)를 형성한다(도 9 참조). 금속 배선층과 볼 패드부(400)의 금속층(420)은 사진 및 식각 공정 등을 통해 동시에 패터닝될 수 있다(도 10 참조). 볼 패드부(400)에서 금속층(420) 사이의 영역은 제 1 절연층(200)이 노출되도록 식각된다. 도 4 및 도 5에 도시된 바와 같이 금속층(420)은 나선 형상이나 메쉬 형상으로 패터닝된다. 볼 패드부(400)에서 금속층(420)의 형상을 나선 또는 메쉬 형상으로 제공하면, 솔더 볼(600)과의 접촉 면적을 극대화 할 수 있기 때문에 볼 패드부(400)의 금속층(420)과 솔더 볼(600)의 접합 신뢰성을 향상시킬 수 있다. 또한, 볼 패드부(400)에서 금속층(420) 사이의 공간(440) 바닥면으로 제 1 절연층(200)이 노출되므로, 기생 커패시턴스의 크기를 줄일 수 있다.
금속 배선층(300)은 스퍼터링, 화학 기상 증착법 또는 도금 등과 같은 방법에 의해 증착된다. 금속 배선층(300)은 구리(Cu)나 알루미늄(Al)의 단일층일 수도 있고, 또는 수개의 금속들이 적층된 다층 구조일 수 있다.
한편 금속 배선층(300)을 형성하기 전에 금속 배선층(300)의 접착층, 확산 장벽층, 도금 기초층으로 이용될 금속 기저층(320)을 금속 배선층(300)이 형성될 영역의 하부에 형성할 수 있다. 금속 기저층(320)으로 티타늄/구리(Ti/Cu), 티타늄텅스텐/구리(TiW/Cu), 알루미늄/니켈/구리(Al/Ni/Cu), 알루미늄/니켈바나듐/구리(Al/NiV/Cu) 중의 하나를 선택하여 사용할 수 있다.
다음으로, 제 2 절연층(500)을 소정의 두께로 증착한다(도 11). 제 2 절연층(500)은 제 1 절연층(200)과 식각 선택비를 가진다. 이후, 사진 및 식각 공정을 통해 제 2 절연층(500)에서 볼 패드부(400)를 노출시키는 패턴을 형성한다(도 12 참조). 이 때 볼 패드부(400) 내에서 금속층(420)과 제 1 절연층(200)을 모두 노출시킨다. 볼 패드부(400)에 대한 솔더 볼(600)의 접합성을 향상시키기 위해서, 상부에서 바라볼 때 볼 패드부(400)에서 노출되는 제 1 절연층(200)의 면적은 금속층(420)의 면적보다 작거나 같게 형성하는 것이 바람직하다.
다음으로, 볼 패드부(400)에 솔더 볼(600)을 제공한다(도 13 참조). 볼 패드부(400) 상에 구형의 솔더 볼(600)을 제공하고, 솔더 볼(600)을 리플로우시킴으로써 솔더 볼(600)을 볼 패드부(400) 상에 형성한다. 솔더 볼(600)은 볼 패드부(400)의 금속층(420) 및 금속 배선층(300)을 통하여 칩 패드(160)와 전기적으로 연결된다. 솔더 볼(600)은 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법 등으로 형성할 수 있다. 반도체 웨이퍼(100) 상태에서 패키지 제조가 완료되면, 칩 절단 영역을 따라 반도체 웨이퍼(100)를 절단한다.
본 발명에 의하면, 솔더 볼을 볼 패드에 형성할 때, 볼 패드에서 발생되는 기생 커패시턴스의 발생을 감소시키고, 동시에 솔더 볼과 볼 패드 사이의 접촉 면적을 증가시켜 접합 신뢰성을 향상 시킬 수 있다.

Claims (15)

  1. 복수개의 칩 패드들과 상면에 상기 칩 패드를 노출시키도록 형성된 패시베이션층을 가지는 복수개의 집적회로 칩들이 제공된 반도체 웨이퍼와;
    상기 칩 패드가 노출되도록 상기 패시베이션층 상에 형성된 제 1 절연층과;
    상기 제 1 절연층으로부터 돌출된 금속층을 가지며, 상기 금속층들 사이의 공간에서 상기 제 1 절연층이 노출되도록 제공되는 볼 패드부와;
    상기 볼 패드부의 금속층과 상기 칩 패드를 전기적으로 연결하도록 상기 제 1 절연층 상에 형성되는 금속 배선층과;
    상기 볼 패드부가 노출되도록 상기 금속 배선층과 상기 제 1 절연층 상에 형성되는 제 2 절연층과;
    상기 볼 패드에 제공되어, 상기 볼 패드부의 금속층과 전기적으로 연결되는 솔더 볼을 구비하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  2. 제 1항에 있어서,
    상기 금속층은 나선 형상을 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  3. 제 1항에 있어서,
    상기 금속층은 메쉬 형상을 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스 케일 패키지.
  4. 제 1항에 있어서,
    상부에서 바라볼 때 상기 볼 패드부에서 노출되는 상기 제 1 절연층의 면적은 50% 이하인 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  5. 제 1항에 있어서,
    상기 제 1절연층과 상기 금속 배선층 사이에 금속기저층을 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  6. 제 5항에 있어서,
    상기 금속 기저층은 티타늄/구리(Ti/Cu), 티타늄텅스텐/구리(TiW/Cu), 알루미늄/니켈/구리(Al/Ni/Cu) 및 알루미늄/니켈바나듐/구리(Al/NiV/Cu) 중 어느 하나를 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  7. 제 1항에 있어서,
    상기 금속 배선층은 구리(Cu) 또는 알루미늄(Al)을 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지.
  8. 칩 스케일 패키지를 제조하는 방법에 있어서,
    솔더 볼이 장착되는 볼 패드부에서 금속층이 나선 형상을 포함하도록 제공하고 상기 금속층 사이의 공간은 상기 금속층 아래의 절연층이 노출되도록 제공되며, 상기 솔더 볼의 일부가 상기 금속층 사이의 공간에 삽입되도록 상기 솔더 볼을 상기 볼 패드부의 상면에 제공하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  9. 제 8항에 있어서,
    상기 볼 패드부의 상면에서 바라볼 때 상기 금속층 사이로 노출되는 상기 절연층의 면적은 상기 금속층의 면적보다 작거나 같은 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  10. 제 8항에 있어서,
    상기 칩 스케일 패키지는 웨이퍼 레벨에서 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  11. 제 8항에 있어서,
    상기 솔더 볼은 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법에 의해 상기 볼 패드부에 형성되는 것을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  12. 칩 스케일 패키지를 제조하는 방법에 있어서,
    솔더 볼이 장착되는 볼 패드부에서 금속층이 메쉬(mesh) 형상을 포함하도록 제공하고 상기 금속층 사이의 공간은 상기 금속층 아래의 절연층이 노출되도록 제공되며, 상기 솔더 볼의 일부가 상기 금속층 사이의 공간에 삽입되도록 상기 솔더 볼을 상기 볼 패드부의 상면에 제공하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  13. 제 12항에 있어서,
    상기 볼 패드부의 상면에서 바라볼 때 상기 금속층 사이로 노출되는 상기 절연층의 면적은 상기 금속층의 면적보다 작거나 같은 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  14. 제 12항에 있어서,
    상기 칩 스케일 패키지는 웨이퍼 레벨에서 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
  15. 제 12항에 있어서,
    상기 솔더 볼은 볼 배치(ball placement), 도금(plating), 스텐실 프린팅(stencil printing) 또는 메탈젯(metaljet) 방법에 의해 상기 볼 패드부에 형성되는 것을 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
KR1020060086350A 2006-09-07 2006-09-07 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 KR100764055B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060086350A KR100764055B1 (ko) 2006-09-07 2006-09-07 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US11/845,718 US7692314B2 (en) 2006-09-07 2007-08-27 Wafer level chip scale package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086350A KR100764055B1 (ko) 2006-09-07 2006-09-07 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR100764055B1 true KR100764055B1 (ko) 2007-10-08

Family

ID=39168733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086350A KR100764055B1 (ko) 2006-09-07 2006-09-07 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법

Country Status (2)

Country Link
US (1) US7692314B2 (ko)
KR (1) KR100764055B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9305895B2 (en) 2013-11-25 2016-04-05 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
KR20210105842A (ko) * 2020-02-19 2021-08-27 주식회사 네패스 반도체 패키지
US20210280476A1 (en) * 2020-03-06 2021-09-09 SK Hynix Inc. Semiconductor substrate, semiconductor package including semiconductor substrate, and test method of semiconductor substrate

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368817B2 (en) 2003-11-10 2008-05-06 Chippac, Inc. Bump-on-lead flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7659633B2 (en) * 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP5154516B2 (ja) * 2009-05-22 2013-02-27 シャープ株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) * 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US9773719B2 (en) * 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
US9536850B2 (en) * 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9559044B2 (en) 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US10256179B2 (en) 2017-02-06 2019-04-09 Nanya Technology Corporation Package structure and manufacturing method thereof
KR20200122673A (ko) * 2019-04-18 2020-10-28 삼성전자주식회사 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법
US11233024B2 (en) * 2019-12-23 2022-01-25 Micron Technology, Inc. Methods for forming substrate terminal pads, related terminal pads and substrates and assemblies incorporating such terminal pads
WO2023166545A1 (ja) * 2022-03-01 2023-09-07 三菱電機株式会社 半導体素子及び半導体素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035383A (ko) * 2002-10-22 2004-04-29 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
KR20050116704A (ko) * 2004-06-08 2005-12-13 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136198A (ja) 1991-11-11 1993-06-01 Seiko Instr Inc 半導体装置
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
KR20040083192A (ko) 2003-03-21 2004-10-01 주식회사 하이닉스반도체 솔더 볼 패키지
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US7491636B2 (en) * 2005-07-19 2009-02-17 Micron Technology, Inc. Methods for forming flexible column die interconnects and resulting structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035383A (ko) * 2002-10-22 2004-04-29 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
KR20050116704A (ko) * 2004-06-08 2005-12-13 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9305895B2 (en) 2013-11-25 2016-04-05 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
KR20210105842A (ko) * 2020-02-19 2021-08-27 주식회사 네패스 반도체 패키지
US11545451B2 (en) 2020-02-19 2023-01-03 Nepes Co., Ltd. Semiconductor package
KR102520474B1 (ko) * 2020-02-19 2023-04-11 주식회사 네패스 반도체 패키지
US20210280476A1 (en) * 2020-03-06 2021-09-09 SK Hynix Inc. Semiconductor substrate, semiconductor package including semiconductor substrate, and test method of semiconductor substrate
US11769700B2 (en) * 2020-03-06 2023-09-26 SK Hynix Inc. Semiconductor substrate, semiconductor package including semiconductor substrate, and test method of semiconductor substrate

Also Published As

Publication number Publication date
US7692314B2 (en) 2010-04-06
US20080061436A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US9691739B2 (en) Semiconductor device and method of manufacturing same
CN102468264B (zh) 凸起结构、半导体封装件及其制造方法
KR101479512B1 (ko) 반도체 패키지의 제조방법
US11626393B2 (en) Semiconductor package and method of fabricating the same
KR100629498B1 (ko) 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
JP4775007B2 (ja) 半導体装置及びその製造方法
US7663250B2 (en) Wafer level package and manufacturing method thereof
KR101959284B1 (ko) 반도체 장치 및 그 형성방법
US8922012B2 (en) Integrated circuit chip and flip chip package having the integrated circuit chip
KR100448344B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 제조 방법
KR20170034211A (ko) 반도체 패키지
KR20120000690A (ko) 반도체 소자 및 그 제조 방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US10957658B2 (en) Package structure with structure reinforcing element and manufacturing method thereof
US9059004B2 (en) Method for chip scale package and package structure thereof
JP2009152503A (ja) 半導体装置及びその製造方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
KR101932727B1 (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
KR102517379B1 (ko) 반도체 패키지의 제조 방법
KR100452818B1 (ko) 칩 패키지 및 그 제조방법
US20120049349A1 (en) Semiconductor chips and methods of forming the same
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
US11705421B2 (en) Apparatus including solder-core connectors and methods of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12