KR20050116704A - 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 - Google Patents

솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 Download PDF

Info

Publication number
KR20050116704A
KR20050116704A KR1020040041854A KR20040041854A KR20050116704A KR 20050116704 A KR20050116704 A KR 20050116704A KR 1020040041854 A KR1020040041854 A KR 1020040041854A KR 20040041854 A KR20040041854 A KR 20040041854A KR 20050116704 A KR20050116704 A KR 20050116704A
Authority
KR
South Korea
Prior art keywords
printed circuit
semiconductor package
circuit board
terminal
sjr
Prior art date
Application number
KR1020040041854A
Other languages
English (en)
Other versions
KR100630684B1 (ko
Inventor
정세영
오세용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041854A priority Critical patent/KR100630684B1/ko
Priority to US11/148,547 priority patent/US20050282315A1/en
Priority to JP2005168767A priority patent/JP2005354070A/ja
Publication of KR20050116704A publication Critical patent/KR20050116704A/ko
Application granted granted Critical
Publication of KR100630684B1 publication Critical patent/KR100630684B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

솔더 접합 신뢰도(SJR: Solder Joint Reliability)를 높일 수 있는 인쇄회로기판 및 이를 이용한 반도체 패키지 모듈에 관해 개시한다. 이를 위해 본 발명은 절연층과 인쇄회로패턴이 교대로 적층된 다층 구조의 인쇄회로기판과, 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 반도체 패키지의 솔더볼이 연결되는 제1 단자와, 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 다른 인쇄회로기판과 연결될 수 있는 기능을 수행하는 제2 단자와, 제1 단자 하부에 형성되는 절연층으로서 반도체 패키지와 제1 단자 사이의 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 재질의 완충층을 구비하는 것을 특징으로 하는 반도체 패키지 모듈용 인쇄회로기판과 상기 인쇄회로기판에 반도체 패키지가 탑재된 반도체 패키지 모듈을 제공한다.

Description

솔더 접합 신뢰도(ＳＪＲ)를 높일 수 있는 인쇄회로기판 및 이를 이용한 반도체 패키지 모듈{Print circuit board improving a solder joint reliability and semiconductor package module using the same}
본 발명은 모듈용 인쇄회로기판 및 이를 이용한 반도체 패키지 모듈에 관한 것으로, 더욱 상세하게는 반도체 패키지와 인쇄회로기판 사이에 발생하는 열팽창계수의 차이로 인한 응력(stress)에 의해 악화되는 솔더 접합 신뢰도를 높일 수 있는 모듈용 인쇄회로기판 및 이를 이용한 반도체 패키지 모듈에 관한 것이다.
웨이퍼 상태에서 반도체 패키지의 조립 공정(assembly process)이 구현되는 웨이퍼 레벨 패키지(WLP: Wafer Level Package)는 기존의 와이어 본딩 방식에 의한 플라스틱 패키지(plastic package)를 대체하는 진보된 형태의 반도체 패키지이다. 따라서 최근 수년간 웨이퍼 레벨 패키지(WLP)에 대한 많은 관심과 연구 개발이 진행되어 왔다. 이러한 웨이퍼 레벨 패키지는 단독으로 사용되기도 하지만, 최근에는 인쇄회로기판 위에 복수개가 탑재되는 반도체 패키지 모듈에도 폭넓게 응용되고 있다.
도 1은 일반적인 반도체 패키지 모듈의 평면도이다.
도 1을 참조하면, 통상 반도체 패키지 모듈(50)에 있어서, 웨이퍼 레벨 패키지(30)는 인쇄회로기판(40)의 단면 혹은 양면에 솔더 범프(solder bump) 혹은 솔더볼(solder ball, 10)을 통하여 탑재된다. 상기 솔더볼(10) 혹은 솔더 범프는 웨이퍼 레벨 패키지(30)의 하부에 형성되어 있다. 상기 인쇄회로기판(40)에는 다른 인쇄회로기판, 예컨대 마더 보드(mother board)에 전기적 연결을 위한 연결단자로서 탭(TAB, 20)이 형성되어 있다.
상기 웨이퍼 레벨 패키지(30)가 탑재된 반도체 패키지 모듈(50)은 신뢰성 확인을 위하여 여러 종류의 검사를 받게 된다. 그 중에 하나가 온도적응검사(Temperature cycling test)이다. 신뢰성 검사중에 하나인 온도적응검사는, 반도체 패키지 모듈을 -55℃와 125℃에서 각각 5분 혹은 10분씩 방치하는 과정을 반복하면서 온도변화에 따른 반도체 패키지 모듈의 내부 상태 및 기능을 점검하는 검사이다.
그러나 웨이퍼 레벨 패키지(30)가 탑재된 일반적인 반도체 패키지 모듈(50)의 경우, 인쇄회로기판(40)의 가장자리에 탑재된 웨이퍼 레벨 패키지(30)가 반도체 패키지(30)와 인쇄회로기판(40)과의 열팽창계수 차이에 의한 응력(stress)을 가장 심하게 받게 된다. 이에 따라 웨이퍼 레벨 패키지(30)와 인쇄회로기판(40)을 연결하는 솔더, 예컨대 솔더 범프 혹은 솔더볼에 결함(defects)이 발생된다.
도 2는 상기 도 1의 II-II' 부분에 대한 절단면도이다.
도 2를 참조하면, 다층기판 형태의 인쇄회로기판(40)에는 절연층(41, 43, 45, 47)과 인쇄회로패턴(42, 44, 46)이 교대로 형성되어 있다. 또한 인쇄회로기판(40)의 외부로 노출된 표면에는 다른 인쇄회로기판과의 연결을 위한 패드(42)와 웨이퍼 레벨 패키지(30)의 솔더볼(10)이 부착되기 위한 패드(46)가 각각 형성되어 있다.
상기 웨이퍼 레벨 패키지(30)의 반도체 칩(32) 위에는 본드패드(31), 패시베이션층(passivation layer, 36), 본드패드 재배치 패턴(33), 제1 및 제2 절연막(34, 35) 등이 형성되어 있으며, 웨이퍼 레벨 패키지(30)의 외부연결단자인 솔더볼(10)을 통해 상기 인쇄회로기판(40)에 부착되어 있다.
도 3은 일반적인 반도체 패키지 모듈을 사용하여 온도적응검사를 수행하였을 때 발생된 결함을 설명하기 위한 단면도이다.
도 3을 참조하면, 온도적응검사(Temperature cycling test)와 같은 신뢰도 검사를 진행하면 솔더볼(10')은 웨이퍼 레벨 패키지(30)와 인쇄회로기판(40) 사이의 열팽창 계수의 차이로 인한 응력(stress)을 반도체 패키지 모듈내의 가장자리에서 최대로 받게 된다. 이에 따라 솔더볼에 크랙(crack, 12, 14)이 발생하게 된다. 이러한 크랙은 웨이퍼 레벨 패키지(30) 방향, 혹은 인쇄회로기판(40) 방향에서 모두 발생할 수 있다.
상술한 솔더볼에서 발생하는 솔더 접합 신뢰도 악화 문제를 해결하기 위하여 BGA와 같은 반도체 패키지 내부에 엘라스토머(elastomer)를 사용하여 솔더볼에 집중되는 응력을 완화시키는 기술이 미국 특허 US 5,777,379호에 의해 제안된 바 있다. 그러나 이는 반도체 패키지 방향(30)에서 솔더볼에 발생하는 크랙을 방지하는 기술일 뿐, 인쇄회로기판(40) 방향에서 솔더볼(10')에 발생하는 크랙(crack, 12)을 해결하는 데에는 한계를 갖는다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈용 인쇄회로기판을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판은, 절연층과 인쇄회로패턴이 교대로 적층된 다층 구조의 인쇄회로기판과, 상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 반도체 패키지의 솔더볼이 연결되어 연결되는 제1 단자와, 상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 다른 인쇄회로기판과 연결될 수 있는 기능을 수행하는 제2 단자와, 상기 제1 단자 하부에 형성되는 절연층으로서 반도체 패키지와 제1 단자 사이의 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 재질의 완충층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 완충층은 상기 제1 단자 밑에 부분적으로 형성되고 엘라스토머 혹은 엘라스토머와 금속의 혼합 구조일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 다층기판 구조이고 반도체 패키지가 탑재될 수 있는 제1 단자와 머더 보드(mother board)에 연결될 수 있는 제2 단자가 형성된 인쇄회로기판과, 상기 인쇄회로기판의 제1 단자 하부에 형성되고 반도체 패키지와 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 소재 재질의 완충층과, 상기 인쇄회로기판에 제1 단자를 통해 탑재되는 반도체 패키지를 구비하는 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 패키지는 웨이퍼 레벨 패키지(WLP)로서, 상기 인쇄회로기판의 제1 단자에 연결되는 솔더볼과 접하는 입출력 패드 위에 열팽창계수 차이에 의한 응력을 흡수할 수 있는 구조물, 예컨대 입체 구조의 기둥형 UBM(Under Bump Metal)이 형성된 것이 적합하다.
본 발명에 따르면, 인쇄회로기판은 솔더볼과 연결되는 제1 단자 하부에 완충층이 형성되고, 반도체 패키지는 솔더볼과 연결되는 입출력 패드 위에 입체 형상의 기둥형 UBM이 형성되어 인쇄회로기판과 반도체 패키지의 열팽창계수 차이로 인해 솔더볼에 집중되는 응력을 완화시켜 전체적으로 반도체 패키지 모듈의 솔더접합 신뢰도(SJR)를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 일 실시예에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판의 단면도이다.
도 4를 참조하면, 본 발명에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판(100)은, 절연층(102, 106, 116)과 인쇄회로패턴(103, 108, 114)이 교대로 적층된 다층 구조의 인쇄회로기판이다. 본 발명에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판(100)은, 상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 반도체 패키지의 솔더볼이 연결되어 연결되는 제1 단자(118)가 형성되어 있다. 또한, 상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 다른 인쇄회로기판과 연결될 수 있는 기능을 수행하는 제2 단자(120)가 형성되어 있다.
또한 본 발명에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판(100)은, 상기 제1 단자(118) 하부에 형성되는 절연층으로서 반도체 패키지와 제1 단자(118) 사이의 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 재질의 완충층(110)을 포함한다.
이때, 상기 완충층(110)은 상기 제1 단자(118) 아래에 부분적으로 형성되어 솔더볼에 응력이 집중될 때, 상기 응력을 흡수할 수 있는 엘라스토머 재질이다. 바람직하게는 상기 완충층(110)은 감광성 엘라스토머 재질이기 때문에 제1 단자(118) 아래에 부분적으로 형성하기가 유리하다. 그러나 필요에 따라 상기 완충층(110)은 인쇄회로기판(100) 전체에 형성될 수도 있다.
따라서 PSR(photo solder resist) 재질의 다른 절연막(102, 106, 116)과 같이 응력을 흡수할 수 없는 재질이 아닌 엘라스토머(elastomer) 재질이기 때문에 온도적응검사(Temperature cycling test)를 수행하는 과정에서 솔더볼에 응력이 집중될 때, 상기 완충층(110)에서 응력을 흡수하여 솔더볼에 크랙(crack) 결함이 발생하는 것을 막는 역할을 한다.
상기 완충층(110)을 갖는 인쇄회로기판(100)은 다양한 방법으로 제조될 수 있으나 아래의 도 5 내지 도 9를 참조하여 제조방법에 대한 일 예를 설명한다.
먼저 제1 PSR(Photo Solder Resist)층(102)을 형성하고 상기 제1 PSR층(102) 위에 제1 인쇄회로패턴(103)을 통상의 방법에 따라 형성한다. 이어서 상기 제1 인쇄회로패턴(103)이 형성된 결과물에 제2 PSR층(106)을 형성한 후, 사진 및 식각 공정을 진행하여 상기 제1 인쇄회로패턴(103)의 일부를 노출시키는 제1 비아홀(via hole, 104)을 형성한다. 계속해서 상기 비아홀(104)을 도전층으로 채우는 도금 공정(plating process)을 진행한 후, 상기 도전층과 연결되는 제2 인쇄회로패턴(108)을 통상의 방법에 따라 형성한다.
상기 제2 인쇄회로패턴(108)이 형성된 결과물 상에 완충층(110) 형성을 위한 절연물질, 예를 들면 감광성을 갖는 엘라스토머층을 형성한다. 그 후, 상기 제2 인쇄회로패턴(108)을 노출시키는 제2 비아홀(112)을 형성한다. 그 후, 상기 제2 비아홀(112)을 도금 공정을 통하여 도전층으로 채운다. 계속해서 상기 완충층(110) 위에 도전층과 연결되는 제3 인쇄회로패턴(114)을 형성한다.
상기 제3 인쇄회로패턴(114)이 형성된 결과물 상에 제3 PSR층(116)을 형성하고 사진 및 식각을 진행하여 제3 인쇄회로패턴(114)의 일부를 노출시키는 제1 단자(118)를 형성한다. 상기 제1 단자(118)에는 반도체 패키지의 솔더볼이 부착된다.
이어서, 상기 제1 단자(118)가 형성된 결과물을 반대로 뒤집어서 제1 PSR층(102)에 사진 및 식각 공정을 진행하여 제1 인쇄회로패턴(103)의 일부를 노출시키는 제2 단자(120)를 형성한다. 상기 제2 단자(120)에는 또 다른 솔더볼이 부착될 수 있다. 상기 제2 단자(120)는 일반적인 반도체 패키지 모듈용 인쇄회로기판(도1)에 있는 탭(도1의 20)의 형태로 변형될 수도 있다.
도 10은 본 발명에 일 실시예에 의한 인쇄회로기판에서 완충층의 변형예를 설명하기 위한 단면도이다.
도 10을 참조하면, 위의 실시예에서는 완충층에서 인쇄회로패턴과 인쇄회로패턴 사이를 비아홀을 형성한 후, 도전층으로 채우는 방식으로 연결하였으나 이는 휘어질 수 있는 재질의 리프트 리드(lifted lead, 113)를 사용하여 연결할 수 있다. 따라서 완충층(110)은 엘라스토머와 금속의 혼합으로 이루어지게 된다.
도 11은 본 발명의 일 실시예에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈의 부분 단면도이다.
도 11을 참조하면, 본 발명에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈은, 다층기판 구조이고 반도체 패키지가 탑재될 수 있는 제1 단자(118)와 머더(mother) 보드에 연결될 수 있는 제2 단자(120)가 형성된 인쇄회로기판(100)과, 상기 인쇄회로기판의 제1 단자(118) 하부에 형성되고 반도체 패키지(200)와 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 소재 재질의 완충층(110)과, 상기 인쇄회로기판(100)에 제1 단자(118)를 통해 탑재되는 반도체 패키지(200)를 포함한다.
상기 반도체 패키지(200)는 웨이퍼 레벨 패키지(WLP)로서 솔더볼(30) 혹은 솔더 범프를 통해 인쇄회로기판(100)의 제1 단자(118)에 연결된다. 상기 반도체 패키지(200)는 솔더볼(30)이 부착되는 입출력 패드(204)에 반도체 패키지(200)와 인쇄회로기판(100)간의 열팽창계수에 의한 응력을 흡수할 수 있는 구조물이 추가로 형성될 수 있다. 이러한 열팽창계수에 의한 응력을 흡수할 수 있는 구조물은 입체 구조의 기둥형 UBM(Under Bump Metal, 210)으로, 반도체 패키지(200) 방향에서 크랙이 발생하는 것을 막아주는 역할을 한다. 도면에서 참조부호 202는 반도체 칩을 가리키고, 206은 패시베이션층(passivation layer)을 가리킨다.
도 12 내지 도 15는 본 발명의 일 실시예에 의한 반도체 패키지 모듈에서 반도체 패키지의 입출력 패드 위에 형성된 입체 구조의 기둥형 UBM의 제조방법을 설명하기 위한 단면도들이다.
먼저 반도체 칩(202)에 있는 입출력 패드(203) 위에 도금 공정에서 사용될 시드(seed, 205)층을 스퍼터링(sputtering) 방식으로 형성한다. 상기 시드층(205)은 티타늄, 니켈, 구리, 크롬 및 알루미늄 중에서 하나로 이루어진 단일막, 혹은 하나를 포함하는 다층막을 사용할 수 있다. 이어서 상기 시드층(205)이 형성된 결과물에 입체구조의 기둥형 UBM을 만들기 위한 포토레지스트 패턴(208)을 형성한다.
상기 포토레지스트 패턴(208)이 형성된 결과물에 전기도금을 진행하면, 포토레지스트 패턴(208)에 의해 노출된 시드(208)에서만 입체구조의 기둥형 UBM(210)을 위한 도전층이 성장된다. 성기 포토레지스트 패턴(208) 사이에 입체구조의 기둥형 UBM(210)을 모두 성장시킨 후, 포토레지스트 패턴(208)을 제거하면 입출력 패드(204) 위에 입체구조의 기둥형 UBM(210)만 남게 된다. 상기 입체구조의 기둥형 UBM(210)은 은(Ag), 금(Au), 구리(Cu) 및 니켈(Ni) 중에서 선택된 하나의 물질 혹은 혼합물질을 사용하여 형성할 수 있다.
따라서 온도적응검사(temperature cycling test)에서 열팽창계수에 의한 응력이 발생할 때 상기 입체구조의 기둥형 UBM(210)은 반도체 패키지 방향의 솔더볼에 크랙이 발생하지 않게 하는 역할을 수행하게 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 인쇄회로기판은 솔더볼과 연결되는 제1 단자 하부에 완충층이 형성되고, 반도체 패키지는 솔더볼과 연결되는 입출력 패드 위에 입체 형상의 기둥형 UBM이 형성되어 인쇄회로기판과 반도체 패키지의 열팽창계수 차이로 인해 솔더볼에 집중되는 응력을 완화시켜 전체적으로 반도체 패키지 모듈의 솔더접합 신뢰도(SJR)를 개선할 수 있다.
도 1은 일반적인 반도체 패키지 모듈의 평면도이다.
도 2는 도 1의 II-II' 부분에 대한 절단면도이다.
도 3은 일반적인 반도체 패키지 모듈을 사용하여 온도적응검사(Temperature cycling test)를 수행하였을 때 발생된 결함을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 인쇄회로기판의 단면도이다.
도5 내지 도 9는 도 4의 인쇄회로기판의 제조공정을 설명하기 위한 단면도들이다.
도 10은 본 발명에 일 실시예에 의한 인쇄회로기판에서 완충층의 변형예를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 의한 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈의 부분 단면도이다.
도 12 내지 도 15는 본 발명의 일 실시예에 의한 반도체 패키지 모듈에서 반도체 패키지의 입출력 패드 위에 형성된 입체 구조의 기둥형 UBM의 제조방법을 설명하기 위한 단면도들이다.

Claims (15)

  1. 다층기판 구조이고 반도체 패키지가 탑재될 수 있는 제1 단자와 머더 보드에 연결될 수 있는 제2 단자가 형성된 인쇄회로기판;
    상기 인쇄회로기판의 제1 단자 하부에 형성되고 반도체 패키지와 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 소재 재질의 완충층; 및
    상기 인쇄회로기판에 제1 단자를 통해 탑재되는 반도체 패키지를 구비하는 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  2. 제1항에 있어서,
    상기 완충층은 엘라스토머(elastomer)인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  3. 제1항에 있어서,
    상기 완충층은 엘라스토머와 금속의 혼합 구조인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  4. 제1항에 있어서,
    상기 완충층은 상기 제1 단자 하부에서 부분적으로 형성된 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  5. 제1항에 있어서,
    상기 인쇄회로기판에서 제2 단자는 솔더볼 패드인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  6. 제1항에 있어서,
    상기 반도체 패키지는 솔더볼 및 솔더범프 중에서 선택된 하나를 통해 상기 인쇄회로기판의 제1 단자에 탑재되는 구조인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  7. 제9항에 있어서,
    상기 반도체 패키지는 웨이퍼 레벨 패키지(WLP)인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  8. 제7항에 있어서,
    상기 웨이퍼 레벨 패키지는 상기 인쇄회로기판의 제1 단자에 연결되는 솔더볼과 접하는 입출력 패드 위에 열팽창계수 차이에 의한 응력을 흡수할 수 있는 구조물이 추가로 형성된 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  9. 제8항에 있어서,
    상기 웨이퍼 레벨 패키지의 입출력 패드 위에 형성된 구조물은 입체 구조의 기둥형 UBM인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  10. 제12항에 있어서,
    상기 입체 구조의 기둥형 UBM은 Ag, Au, Cu 및 Ni 중에서 선택된 하나를 재질로 하는 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  11. 제10항에 있어서,
    상기 입체 구조의 기둥형 UBM은 Ag, Au, Cu 및 Ni 중에서 선택된 하나를 포함하는 혼합 물질인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈.
  12. 절연층과 인쇄회로패턴이 교대로 적층된 다층 구조의 인쇄회로기판;
    상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 반도체 패키지의 솔더볼이 연결되어 연결되는 제1 단자;
    상기 인쇄회로패턴에서 인쇄회로기판의 외부로 노출되어 다른 인쇄회로기판과 연결될 수 있는 기능을 수행하는 제2 단자;
    상기 제1 단자 하부에 형성되는 절연층으로서 반도체 패키지와 제1 단자 사이의 열팽창계수의 차이로 인한 응력을 흡수할 수 있는 감광성 재질의 완충층을 구비하는 것을 특징으로 하는 반도체 패키지 모듈용 인쇄회로기판.
  13. 제15항에 있어서,
    상기 완충층은 엘라스토머(elastomer)인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈용 인쇄회로기판.
  14. 제12항에 있어서,
    상기 완충층은 엘라스토머와 금속의 혼합 구조인 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈용 인쇄회로기판.
  15. 제12항에 있어서,
    상기 완충층은 상기 제1 단자 하부에서 부분적으로 형성된 것을 특징으로 하는 솔더 접합 신뢰도(SJR)를 높일 수 있는 반도체 패키지 모듈용 인쇄회로기판.
KR1020040041854A 2004-06-08 2004-06-08 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 KR100630684B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040041854A KR100630684B1 (ko) 2004-06-08 2004-06-08 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US11/148,547 US20050282315A1 (en) 2004-06-08 2005-06-08 High-reliability solder joint for printed circuit board and semiconductor package module using the same
JP2005168767A JP2005354070A (ja) 2004-06-08 2005-06-08 ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041854A KR100630684B1 (ko) 2004-06-08 2004-06-08 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20050116704A true KR20050116704A (ko) 2005-12-13
KR100630684B1 KR100630684B1 (ko) 2006-10-02

Family

ID=35481129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041854A KR100630684B1 (ko) 2004-06-08 2004-06-08 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈

Country Status (3)

Country Link
US (1) US20050282315A1 (ko)
JP (1) JP2005354070A (ko)
KR (1) KR100630684B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US7675171B2 (en) 2006-10-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and fabricating method thereof
KR101223973B1 (ko) * 2011-02-23 2013-01-21 서강대학교산학협력단 솔더볼 접착부를 구비한 전자부품 및 그 결합방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070070311A1 (en) * 2005-09-23 2007-03-29 Asml Netherlands B.V. Contacts to microdevices
KR100834442B1 (ko) * 2007-01-16 2008-06-04 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 모듈들
US20090057909A1 (en) * 2007-06-20 2009-03-05 Flipchip International, Llc Under bump metallization structure having a seed layer for electroless nickel deposition
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR101009200B1 (ko) 2008-06-27 2011-01-19 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP6838298B2 (ja) * 2016-06-22 2021-03-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
KR102173615B1 (ko) * 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법
CN111613596B (zh) * 2019-02-25 2022-01-14 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
KR20210103743A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220056296A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US6177728B1 (en) * 1998-04-28 2001-01-23 International Business Machines Corporation Integrated circuit chip device having balanced thermal expansion
US6351393B1 (en) 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
JP2001057466A (ja) 1999-08-17 2001-02-27 Ibiden Co Ltd プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法
US6426545B1 (en) * 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
CN100403572C (zh) * 2002-04-19 2008-07-16 旭化成电子材料元件株式会社 磁电变换元件及其制造方法
KR100510821B1 (ko) * 2003-06-09 2005-08-30 한국전자통신연구원 미세 구조물이 형성된 기판과 그 기판의 제조방법
TWI225701B (en) * 2003-09-17 2004-12-21 Advanced Semiconductor Eng Process for forming bumps in adhesive layer in wafer level package
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US7692314B2 (en) 2006-09-07 2010-04-06 Samsung Electronics Co., Ltd. Wafer level chip scale package and method for manufacturing the same
US7675171B2 (en) 2006-10-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and fabricating method thereof
KR101223973B1 (ko) * 2011-02-23 2013-01-21 서강대학교산학협력단 솔더볼 접착부를 구비한 전자부품 및 그 결합방법

Also Published As

Publication number Publication date
US20050282315A1 (en) 2005-12-22
KR100630684B1 (ko) 2006-10-02
JP2005354070A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
KR100630684B1 (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
KR100225468B1 (ko) 반도체 집적회로의 전극구조 및 그 패키지 형성방법
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4131595B2 (ja) 半導体装置の製造方法
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6587353B2 (en) Semiconductor device
US20040155337A1 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
JP2001320013A (ja) 半導体装置およびその製造方法
JP2002093946A (ja) 半導体装置及び半導体装置の実装構造体
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US20080088004A1 (en) Wafer level package structure with build up layers
US6841884B2 (en) Semiconductor device
US20090096093A1 (en) Inter-connecting structure for semiconductor package and method of the same
US7221053B2 (en) Integrated device and electronic system
US7365434B2 (en) Semiconductor device and manufacturing method for the same
TWI300261B (en) Chip package structur
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
JP2010161419A (ja) 半導体装置の製造方法
JP2007266567A (ja) 高速及び高性能の半導体パッケージ
JP2010093106A (ja) 半導体装置およびその製造方法
JP2007059851A (ja) 半導体装置の製造方法
TWI612632B (zh) 封裝結構、晶片結構及其製法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2007012748A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee