JP2001521288A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001521288A5 JP2001521288A5 JP2000517447A JP2000517447A JP2001521288A5 JP 2001521288 A5 JP2001521288 A5 JP 2001521288A5 JP 2000517447 A JP2000517447 A JP 2000517447A JP 2000517447 A JP2000517447 A JP 2000517447A JP 2001521288 A5 JP2001521288 A5 JP 2001521288A5
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- semiconductor wafer
- integrated circuit
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 description 88
- 239000004065 semiconductor Substances 0.000 description 43
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 230000001808 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 230000002093 peripheral Effects 0.000 description 6
- 230000000875 corresponding Effects 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N Benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000011253 protective coating Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009114 investigational therapy Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Description
【特許請求の範囲】
【請求項1】
チップスケール(8)パッケージにして、
a.前面(12)及び反対側の後面(16)とを有する半導体チップ(ダイ)上に形成された集積回路(10)であって、該半導体チップは、該集積回路と電気的な相互配線を形成するために、その前面に複数の導電結合パッド(18,20)を含む、集積回路と、
b.前記半導体チップの前面(12)上に形成されたパターン化された金属層(30)であって、該パターン化された金属層は、前記半導体チップ上に複数のはんだバンプパッド(26)を提供し、また該パターン化された金属層は、前記導電結合パッドを前記複数のはんだバンプパッドに電気的に結合する、金属層と、
c.複数の特有のリフロー温度を有する延性はんだボール(28)であって、該延性はんだボールの各々は、対応するはんだバンプパッドの一つに固定され、前記リフロー温度まで加熱してそれぞれのはんだバンプパッドに固定した後に略球形の形状を有し、少なくとも9ミル(0.009インチ)の直径を有する、延性はんだボールとの組み合わせからなる、延性はんだボールとを具備する、
チップスケールパッケージ。
【請求項2】
請求項1に記載のチップスケールパッケージにおいて、前記複数のはんだボールの各々は、少なくとも重量比80%の鉛からなる、チップスケールパッケージ。
【請求項3】
請求項1に記載のチップスケールパッケージにおいて、前記複数のはんだボールの各々は、インジウム(In)合金からなる、チップスケールパッケージ。
【請求項4】
請求項1に記載のチップスケールパッケージにおいて、前記複 数のはんだボールの各々は、共晶スズ/鉛(63Sb/Pb)からなる、チップスケールパッケージ。
【請求項5】
請求項1に記載のチップスケールパッケージにおいて、前記集 積回路は、中心部と外縁(21)とを有し、また前記集積回路は、その外縁(21)に隣接して少なくとも1つの周辺導電結合パッド(18)を有し、前記 集積回路の少なくとも1つのはんだバンプパッド(26)は、それが電気的に結合される、対応する周辺導電結合パッドよりも前記集積回路の中心部に接近して前記半導体チップ上に配置される、チップスケールパッケージ。
【請求項6】
請求項1に記載のチップスケールパッケージにおいて、前記半導体チップの前面及び前記パターン化された金属層(30)上を被覆して延びる、パッシベーション層(32)を備え、該パッシベーション層は、前記はんだバンプパッド上に位置する開口を有する、チップスケールパッケージ。
【請求項7】
請求項6に記載のチップスケールパッケージにおいて、前記パッシベーション層は、ポリマー層からなる、チップスケールパッケージ。
【請求項8】
請求項6に記載のチップスケールパッケージにおいて、前記パッシベーション層は、ベンゾシクロブテンからなる、チップスケールパッケージ。
【請求項9】
請求項1に記載のチップスケールパッケージにおいて、前記パターン化された金属層は、前記複数のはんだバンプパッド(26)を前記複数の導電結合パッド(18,20)に電気的に結合するための、複数の再分布トレースを提供し、また前記パターン化された金属層は、該複数の再分布トレースをと共に前記複数のはんだバンプパッドの双方を提供する、単一金属層からなる、チップスケールパッケージ。
【請求項10】
請求項1に記載のチップスケールパッケージにおいて、前記半導体チップの後面上に形成された保護被覆(34)を備える、チップスケールパッケージ。
【請求項11】
はんだバンプ半導体ウェハ構造にして、
a.複数の集積回路(10)等を含む、前面(12)及び後面(16)を有する半導体ウェハであって、該集積回路の各々は、集積回路を電気的に相互接続するために、前記半導体チップの前面に形成された、複数の導電結合パッド(18,20)を含み、また該集積回路の各々は、各集積回路の外縁(21)に接近して形成された、集積回路自身の複数の導電結合パッドを有する、半導体ウェハを具備し、
b.前記集積回路の各々は、前記半導体チップ上に形成された、パターン化された金属層を含み、各パターン化された金属層は、前記各集積回路の前面上に複数のはんだバンプパッド(26)を提供し、また該パターン化された金属層の各々は、前記集積回路の導電結合パッドを前記各集積回路の複数のはんだバンプパッドに電気的に結合し、前記はんだバンプ半導体ウェハ構造は、さらに
c.前記半導体ウェハの前面及び前記パターン化された各金属層上を被覆するように延びる、不動態化層(32)であって、前記各はんだバンプパッド上に開口を有する、不動態化層と、
d.複数の延性はんだボール(28)であって、各延性はんだボールは、前記複数の集積回路の各々の上の対応するはんだバンプパッドに固定され、各延性はんだボールは、特有のリフロー温度まで加熱し、それぞれのはんだバンプパッドに固定した後に略球形の形状を有し、少なくとも9ミル(0.009インチ)の直径を有する、延性はんだボールとを具備する、
はんだバンプ半導体ウェハ構造。
【請求項12】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、少なくとも重量比80%の鉛(Pb)からなる、はんだバンプ半導体ウェハ構造。
【請求項13】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、インジウム(In)合金からなる、はんだバンプ半導体ウェハ構造。
【請求項14】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、共晶スズ/鉛(63Sb/Pb)からなる、はんだバンプ半導体ウェハ構造。
【請求項15】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記各集積回路は中心部を有し、前記各集積回路のはんだバンプパッド(26)は、前記はんだバンプパッドに電気的に結合される、対応する導電結合パッド(18,20)よりも前記集積回路の中心に接近した、前記半導体ウェハの前面上に配置される、はんだバンプ半導体ウェハ構造。
【請求項16】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記不動態化層は、ポリマー層である、はんだバンプ半導体ウェハ構造。
【請求項17】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記不動態化層は、ベンゾシクロブテンからなる、はんだバンプ半導体ウェハ構造。
【請求項18】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記パターン化された金属層の各々は、前記各集積回路の複数のはんだバンプパッド(26)を、対応する、前記各集積回路の複数の導電結合パッド(18,20)に電気的に結合する、複数の再分布トレース(30)を提供し、また前記パターン化された金属層の各々は、該複数の再分布トレースと共に前記複数のはんだバンプパッドの双方を提供する、単一金属層から形成される、はんだバンプ半導体ウェハ構造。
【請求項19】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記半導体ウェハの後面上に形成された保護被覆(34)を含む、はんだ半導体ウェハ構造。
【請求項20】
集積回路(10)用のフリップチップパッケージ(8)を形成する方法であって、
a.複数の集積回路(10)を含む半導体ウェハ(14)であって、上記半導体ウェハ(14)は前面(12)及び反対側の裏面(16)を有し、各上記集積回路(10)は上記半導体ウェハ(14)の前面(12)上に形成され且つ各集積回路を電気的に相互連結する複数の導電性ボンドパッド(18/20)を含む、かような半導体ウェハ(14)を準備するステップと、
b.上記半導体ウェハの前面全体に金属層を塗布するステップと、
c.各上記集積回路の全体に塗布された金属層の部分を選択的に除去して、それぞれ集積回路の前面上に複数の半田バンプパッド(26)を付与し且つ各集積回路の導電性ボンドパッド(18/20)を各集積回路の半田バンプパッド(26)に電気的に結合させるパターン化された金属層(30)を各上記集積回路上に付与するステップと、
d.上記半導体ウェハの前面全体及び各上記パターン化された金属層の上に、不動態層(32)を塗布するステップと、
e.各上記半田バンプパッドの上に塗布された不動態層に開口を形成するステップと、
f).各上記半田バンプパッドに、予め形成された延性はんだボール(28)を機械的に配置するステップであって、前記予め形成された延性はんだボール(28)の各々は、略球形で少なくとも9ミル(0.009インチ(0.0229cm))の直径を有し、前記予め形成された延性はんだボール(28)は全て、特有のリフリー温度を有するステップと、
g).ステップf.に続いて、このような延性はんだボールが、それぞれのはんだバンプパッドに永久的に固定するように前記延性はんだボールの特有のリフロー温度まで前記半導体ウェハを加熱するステップであって、前記はんだボールは、それぞれのはんだバンプパッドに固定された後に略球形の形状となるステップと、
h).ステップg.に続いて、上記半導体ウェハをダイシングして、チップスケールパッケージ形態での複数の集積回路を与えるステップと、
を備えることを特徴とする方法。
【請求項21】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、少なくとも80重量%の鉛(Pb)を含有する、ことを特徴とする方法。
【請求項22】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、インジウム(In)合金を含有する、ことを特徴とする方法。
【請求項23】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、共晶スズ/鉛(63Sb/Pb)を含有する、ことを特徴とする方法。
【請求項24】
請求項20の方法であって、各前記集積回路(10)は中央部及び外周部(21)を有していて、上記外周部に近接して形成された少なくとも1個の外周導電性ボンドパッド(18)を有し、前記ステップ(c)は、各前記集積回路の少なくとも1個の半田バンプパッド(26)を、上記半田バンプパッドが電気的に結合する対応する上記外周導電性ボンドパッド(18)よりも各上記集積回路の中央部に近い位置にて、前記半導体ウェハ(14)の前面上に配設するステップを含む、ことを特徴とする方法。
【請求項25】
請求項20の方法であって、前記ステップ(d)において塗布された不動態層(32)は、ポリマー層であることを特徴とする方法。
【請求項26】
請求項20の方法であって、前記ステップ(d)において塗布された不動態層(32)は、ベンゾシクロブテンであることを特徴とする方法。
【請求項27】
請求項20の方法であって、前記各集積回路の全体に塗布された金属層の部分を選択的に除去するステップは、各集積回路の複数の半田バンプパッド(26)を各集積回路の対応する複数の導電性ボンドパッド(18/20)に電気的に結合させる複数の再分配トレース(30)を付与するステップを含み、前記ステップ(b)及び(c)は、前記半田バンプパッド及び上記再分配トレースの両者を単一のパターン化された金属層として形成する、ことを特徴とする方法。
【請求項28】
請求項20の方法であって、前記延性半田ボール(28)は、延性半田ボールが溶融するようになる特定のリフロー温度を有し、さらに、上記延性半田ボールを塗布する前に、半田バンプパッドに半田融剤を塗布し、その後、上記延性半田ボールを塗布して半導体ウェハを上記延性半田ボールの特定のリフロー温度まで加熱して、上記延性半田ボールを半田バンプパッド(26)に永久的に固着させる、ことを特徴とする方法。
【請求項29】
請求項20の方法であって、前記延性半田ボール(28)を各半田バンプパッド(26)に塗布するステップは、各上記半田バンプパッドに予め形成された半田ボールを機械的に配置するステップを含む、ことを特徴とする方法。
【請求項30】
請求項20の方法であって、さらに、前記半導体ウェハの裏面全体に、保護コーティング(34)を塗布するステップを含む、ことを特徴とする方法。
【請求項1】
チップスケール(8)パッケージにして、
a.前面(12)及び反対側の後面(16)とを有する半導体チップ(ダイ)上に形成された集積回路(10)であって、該半導体チップは、該集積回路と電気的な相互配線を形成するために、その前面に複数の導電結合パッド(18,20)を含む、集積回路と、
b.前記半導体チップの前面(12)上に形成されたパターン化された金属層(30)であって、該パターン化された金属層は、前記半導体チップ上に複数のはんだバンプパッド(26)を提供し、また該パターン化された金属層は、前記導電結合パッドを前記複数のはんだバンプパッドに電気的に結合する、金属層と、
c.複数の特有のリフロー温度を有する延性はんだボール(28)であって、該延性はんだボールの各々は、対応するはんだバンプパッドの一つに固定され、前記リフロー温度まで加熱してそれぞれのはんだバンプパッドに固定した後に略球形の形状を有し、少なくとも9ミル(0.009インチ)の直径を有する、延性はんだボールとの組み合わせからなる、延性はんだボールとを具備する、
チップスケールパッケージ。
【請求項2】
請求項1に記載のチップスケールパッケージにおいて、前記複数のはんだボールの各々は、少なくとも重量比80%の鉛からなる、チップスケールパッケージ。
【請求項3】
請求項1に記載のチップスケールパッケージにおいて、前記複数のはんだボールの各々は、インジウム(In)合金からなる、チップスケールパッケージ。
【請求項4】
請求項1に記載のチップスケールパッケージにおいて、前記複 数のはんだボールの各々は、共晶スズ/鉛(63Sb/Pb)からなる、チップスケールパッケージ。
【請求項5】
請求項1に記載のチップスケールパッケージにおいて、前記集 積回路は、中心部と外縁(21)とを有し、また前記集積回路は、その外縁(21)に隣接して少なくとも1つの周辺導電結合パッド(18)を有し、前記 集積回路の少なくとも1つのはんだバンプパッド(26)は、それが電気的に結合される、対応する周辺導電結合パッドよりも前記集積回路の中心部に接近して前記半導体チップ上に配置される、チップスケールパッケージ。
【請求項6】
請求項1に記載のチップスケールパッケージにおいて、前記半導体チップの前面及び前記パターン化された金属層(30)上を被覆して延びる、パッシベーション層(32)を備え、該パッシベーション層は、前記はんだバンプパッド上に位置する開口を有する、チップスケールパッケージ。
【請求項7】
請求項6に記載のチップスケールパッケージにおいて、前記パッシベーション層は、ポリマー層からなる、チップスケールパッケージ。
【請求項8】
請求項6に記載のチップスケールパッケージにおいて、前記パッシベーション層は、ベンゾシクロブテンからなる、チップスケールパッケージ。
【請求項9】
請求項1に記載のチップスケールパッケージにおいて、前記パターン化された金属層は、前記複数のはんだバンプパッド(26)を前記複数の導電結合パッド(18,20)に電気的に結合するための、複数の再分布トレースを提供し、また前記パターン化された金属層は、該複数の再分布トレースをと共に前記複数のはんだバンプパッドの双方を提供する、単一金属層からなる、チップスケールパッケージ。
【請求項10】
請求項1に記載のチップスケールパッケージにおいて、前記半導体チップの後面上に形成された保護被覆(34)を備える、チップスケールパッケージ。
【請求項11】
はんだバンプ半導体ウェハ構造にして、
a.複数の集積回路(10)等を含む、前面(12)及び後面(16)を有する半導体ウェハであって、該集積回路の各々は、集積回路を電気的に相互接続するために、前記半導体チップの前面に形成された、複数の導電結合パッド(18,20)を含み、また該集積回路の各々は、各集積回路の外縁(21)に接近して形成された、集積回路自身の複数の導電結合パッドを有する、半導体ウェハを具備し、
b.前記集積回路の各々は、前記半導体チップ上に形成された、パターン化された金属層を含み、各パターン化された金属層は、前記各集積回路の前面上に複数のはんだバンプパッド(26)を提供し、また該パターン化された金属層の各々は、前記集積回路の導電結合パッドを前記各集積回路の複数のはんだバンプパッドに電気的に結合し、前記はんだバンプ半導体ウェハ構造は、さらに
c.前記半導体ウェハの前面及び前記パターン化された各金属層上を被覆するように延びる、不動態化層(32)であって、前記各はんだバンプパッド上に開口を有する、不動態化層と、
d.複数の延性はんだボール(28)であって、各延性はんだボールは、前記複数の集積回路の各々の上の対応するはんだバンプパッドに固定され、各延性はんだボールは、特有のリフロー温度まで加熱し、それぞれのはんだバンプパッドに固定した後に略球形の形状を有し、少なくとも9ミル(0.009インチ)の直径を有する、延性はんだボールとを具備する、
はんだバンプ半導体ウェハ構造。
【請求項12】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、少なくとも重量比80%の鉛(Pb)からなる、はんだバンプ半導体ウェハ構造。
【請求項13】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、インジウム(In)合金からなる、はんだバンプ半導体ウェハ構造。
【請求項14】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記複数のはんだボール(28)の各々は、共晶スズ/鉛(63Sb/Pb)からなる、はんだバンプ半導体ウェハ構造。
【請求項15】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記各集積回路は中心部を有し、前記各集積回路のはんだバンプパッド(26)は、前記はんだバンプパッドに電気的に結合される、対応する導電結合パッド(18,20)よりも前記集積回路の中心に接近した、前記半導体ウェハの前面上に配置される、はんだバンプ半導体ウェハ構造。
【請求項16】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記不動態化層は、ポリマー層である、はんだバンプ半導体ウェハ構造。
【請求項17】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記不動態化層は、ベンゾシクロブテンからなる、はんだバンプ半導体ウェハ構造。
【請求項18】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記パターン化された金属層の各々は、前記各集積回路の複数のはんだバンプパッド(26)を、対応する、前記各集積回路の複数の導電結合パッド(18,20)に電気的に結合する、複数の再分布トレース(30)を提供し、また前記パターン化された金属層の各々は、該複数の再分布トレースと共に前記複数のはんだバンプパッドの双方を提供する、単一金属層から形成される、はんだバンプ半導体ウェハ構造。
【請求項19】
請求項11に記載のはんだバンプ半導体ウェハ構造において、前記半導体ウェハの後面上に形成された保護被覆(34)を含む、はんだ半導体ウェハ構造。
【請求項20】
集積回路(10)用のフリップチップパッケージ(8)を形成する方法であって、
a.複数の集積回路(10)を含む半導体ウェハ(14)であって、上記半導体ウェハ(14)は前面(12)及び反対側の裏面(16)を有し、各上記集積回路(10)は上記半導体ウェハ(14)の前面(12)上に形成され且つ各集積回路を電気的に相互連結する複数の導電性ボンドパッド(18/20)を含む、かような半導体ウェハ(14)を準備するステップと、
b.上記半導体ウェハの前面全体に金属層を塗布するステップと、
c.各上記集積回路の全体に塗布された金属層の部分を選択的に除去して、それぞれ集積回路の前面上に複数の半田バンプパッド(26)を付与し且つ各集積回路の導電性ボンドパッド(18/20)を各集積回路の半田バンプパッド(26)に電気的に結合させるパターン化された金属層(30)を各上記集積回路上に付与するステップと、
d.上記半導体ウェハの前面全体及び各上記パターン化された金属層の上に、不動態層(32)を塗布するステップと、
e.各上記半田バンプパッドの上に塗布された不動態層に開口を形成するステップと、
f).各上記半田バンプパッドに、予め形成された延性はんだボール(28)を機械的に配置するステップであって、前記予め形成された延性はんだボール(28)の各々は、略球形で少なくとも9ミル(0.009インチ(0.0229cm))の直径を有し、前記予め形成された延性はんだボール(28)は全て、特有のリフリー温度を有するステップと、
g).ステップf.に続いて、このような延性はんだボールが、それぞれのはんだバンプパッドに永久的に固定するように前記延性はんだボールの特有のリフロー温度まで前記半導体ウェハを加熱するステップであって、前記はんだボールは、それぞれのはんだバンプパッドに固定された後に略球形の形状となるステップと、
h).ステップg.に続いて、上記半導体ウェハをダイシングして、チップスケールパッケージ形態での複数の集積回路を与えるステップと、
を備えることを特徴とする方法。
【請求項21】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、少なくとも80重量%の鉛(Pb)を含有する、ことを特徴とする方法。
【請求項22】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、インジウム(In)合金を含有する、ことを特徴とする方法。
【請求項23】
請求項20の方法であって、前記ステップ(f)において塗布された延性半田ボール(28)は、共晶スズ/鉛(63Sb/Pb)を含有する、ことを特徴とする方法。
【請求項24】
請求項20の方法であって、各前記集積回路(10)は中央部及び外周部(21)を有していて、上記外周部に近接して形成された少なくとも1個の外周導電性ボンドパッド(18)を有し、前記ステップ(c)は、各前記集積回路の少なくとも1個の半田バンプパッド(26)を、上記半田バンプパッドが電気的に結合する対応する上記外周導電性ボンドパッド(18)よりも各上記集積回路の中央部に近い位置にて、前記半導体ウェハ(14)の前面上に配設するステップを含む、ことを特徴とする方法。
【請求項25】
請求項20の方法であって、前記ステップ(d)において塗布された不動態層(32)は、ポリマー層であることを特徴とする方法。
【請求項26】
請求項20の方法であって、前記ステップ(d)において塗布された不動態層(32)は、ベンゾシクロブテンであることを特徴とする方法。
【請求項27】
請求項20の方法であって、前記各集積回路の全体に塗布された金属層の部分を選択的に除去するステップは、各集積回路の複数の半田バンプパッド(26)を各集積回路の対応する複数の導電性ボンドパッド(18/20)に電気的に結合させる複数の再分配トレース(30)を付与するステップを含み、前記ステップ(b)及び(c)は、前記半田バンプパッド及び上記再分配トレースの両者を単一のパターン化された金属層として形成する、ことを特徴とする方法。
【請求項28】
請求項20の方法であって、前記延性半田ボール(28)は、延性半田ボールが溶融するようになる特定のリフロー温度を有し、さらに、上記延性半田ボールを塗布する前に、半田バンプパッドに半田融剤を塗布し、その後、上記延性半田ボールを塗布して半導体ウェハを上記延性半田ボールの特定のリフロー温度まで加熱して、上記延性半田ボールを半田バンプパッド(26)に永久的に固着させる、ことを特徴とする方法。
【請求項29】
請求項20の方法であって、前記延性半田ボール(28)を各半田バンプパッド(26)に塗布するステップは、各上記半田バンプパッドに予め形成された半田ボールを機械的に配置するステップを含む、ことを特徴とする方法。
【請求項30】
請求項20の方法であって、さらに、前記半導体ウェハの裏面全体に、保護コーティング(34)を塗布するステップを含む、ことを特徴とする方法。
図3は、電子捜査顕微鏡によって得られる延性はんだボール28を、該はんだボールのリフロー温度まで加熱したはんだバンプ構造の断面図を示している。リフロー中、はんだボール28は幾分平らになるが、延性はんだボール28の高さはなお、9.5ミル(0.0095インチ(0.02413cm))か、それ以上である。標準のはんだバンププロセスと比較すると、この増加した高さ及び延性によって、アンダーフィル(余盛不足)作業の必要がなくなり、さらに、チップスケールパッケージとこれを取り付ける基板との間の熱膨張率の違いによって生じるストレスに起因するクラックを抑えることができる。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/954,426 | 1997-10-20 | ||
US08/954,426 US6441487B2 (en) | 1997-10-20 | 1997-10-20 | Chip scale package using large ductile solder balls |
PCT/US1998/022071 WO1999021226A1 (en) | 1997-10-20 | 1998-10-19 | Chip scale package using large ductile solder balls |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001521288A JP2001521288A (ja) | 2001-11-06 |
JP2001521288A5 true JP2001521288A5 (ja) | 2009-03-26 |
JP4580550B2 JP4580550B2 (ja) | 2010-11-17 |
Family
ID=25495408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000517447A Expired - Fee Related JP4580550B2 (ja) | 1997-10-20 | 1998-10-19 | チップスケールパッケージ、はんだバンプ半導体ウェハ構造及び集積回路用のフリップチップパッケージの形成方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6441487B2 (ja) |
EP (2) | EP2053655A3 (ja) |
JP (1) | JP4580550B2 (ja) |
KR (1) | KR100541827B1 (ja) |
DE (1) | DE69840636D1 (ja) |
WO (1) | WO1999021226A1 (ja) |
Families Citing this family (248)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
JP3065010B2 (ja) * | 1997-12-26 | 2000-07-12 | 日本電気株式会社 | 半導体装置 |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
US6903451B1 (en) * | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
US6214716B1 (en) | 1998-09-30 | 2001-04-10 | Micron Technology, Inc. | Semiconductor substrate-based BGA interconnection and methods of farication same |
SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
JP3756689B2 (ja) * | 1999-02-08 | 2006-03-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP3914651B2 (ja) * | 1999-02-26 | 2007-05-16 | エルピーダメモリ株式会社 | メモリモジュールおよびその製造方法 |
JP3846550B2 (ja) * | 1999-03-16 | 2006-11-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3446825B2 (ja) * | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
KR100298827B1 (ko) * | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
US6756253B1 (en) * | 1999-08-27 | 2004-06-29 | Micron Technology, Inc. | Method for fabricating a semiconductor component with external contact polymer support layer |
JP2001102523A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
KR100313706B1 (ko) * | 1999-09-29 | 2001-11-26 | 윤종용 | 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
KR100430203B1 (ko) * | 1999-10-29 | 2004-05-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
JP3455762B2 (ja) * | 1999-11-11 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US6380555B1 (en) * | 1999-12-24 | 2002-04-30 | Micron Technology, Inc. | Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components |
JP3485513B2 (ja) * | 2000-01-19 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6710454B1 (en) * | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
JP3996315B2 (ja) * | 2000-02-21 | 2007-10-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6909054B2 (en) | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
FR2806189B1 (fr) * | 2000-03-10 | 2002-05-31 | Schlumberger Systems & Service | Circuit integre renforce et procede de renforcement de circuits integres |
CN1311547C (zh) * | 2000-03-23 | 2007-04-18 | 精工爱普生株式会社 | 半导体器件及其制造方法、电路基板和电子装置 |
KR100344833B1 (ko) * | 2000-04-03 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그의 제조방법 |
US6620720B1 (en) * | 2000-04-10 | 2003-09-16 | Agere Systems Inc | Interconnections to copper IC's |
US6429531B1 (en) * | 2000-04-18 | 2002-08-06 | Motorola, Inc. | Method and apparatus for manufacturing an interconnect structure |
US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
US6258705B1 (en) * | 2000-08-21 | 2001-07-10 | Siliconeware Precision Industries Co., Ltd. | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip |
US6403460B1 (en) * | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
KR100797422B1 (ko) * | 2000-09-25 | 2008-01-23 | 이비덴 가부시키가이샤 | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 |
TW449813B (en) * | 2000-10-13 | 2001-08-11 | Advanced Semiconductor Eng | Semiconductor device with bump electrode |
JP3888854B2 (ja) * | 2001-02-16 | 2007-03-07 | シャープ株式会社 | 半導体集積回路の製造方法 |
US7148566B2 (en) * | 2001-03-26 | 2006-12-12 | International Business Machines Corporation | Method and structure for an organic package with improved BGA life |
US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US6894399B2 (en) * | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
US6888240B2 (en) | 2001-04-30 | 2005-05-03 | Intel Corporation | High performance, low cost microelectronic circuit package with interposer |
US6593649B1 (en) * | 2001-05-17 | 2003-07-15 | Megic Corporation | Methods of IC rerouting option for multiple package system applications |
US7071024B2 (en) * | 2001-05-21 | 2006-07-04 | Intel Corporation | Method for packaging a microelectronic device using on-die bond pad expansion |
US6541303B2 (en) * | 2001-06-20 | 2003-04-01 | Micron Technology, Inc. | Method for conducting heat in a flip-chip assembly |
US6548759B1 (en) | 2001-06-28 | 2003-04-15 | Amkor Technology, Inc. | Pre-drilled image sensor package |
US6730536B1 (en) | 2001-06-28 | 2004-05-04 | Amkor Technology, Inc. | Pre-drilled image sensor package fabrication method |
US6586276B2 (en) * | 2001-07-11 | 2003-07-01 | Intel Corporation | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition |
US6486545B1 (en) * | 2001-07-26 | 2002-11-26 | Amkor Technology, Inc. | Pre-drilled ball grid array package |
KR100447968B1 (ko) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
US7183658B2 (en) | 2001-09-05 | 2007-02-27 | Intel Corporation | Low cost microelectronic circuit package |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
US6762122B2 (en) * | 2001-09-27 | 2004-07-13 | Unitivie International Limited | Methods of forming metallurgy structures for wire and solder bonding |
KR100429856B1 (ko) * | 2001-11-15 | 2004-05-03 | 페어차일드코리아반도체 주식회사 | 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 |
US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
US20030132513A1 (en) * | 2002-01-11 | 2003-07-17 | Motorola, Inc. | Semiconductor package device and method |
US6914332B2 (en) * | 2002-01-25 | 2005-07-05 | Texas Instruments Incorporated | Flip-chip without bumps and polymer for board assembly |
US6756294B1 (en) * | 2002-01-30 | 2004-06-29 | Taiwan Semiconductor Manufacturing Company | Method for improving bump reliability for flip chip devices |
US6854633B1 (en) | 2002-02-05 | 2005-02-15 | Micron Technology, Inc. | System with polymer masking flux for fabricating external contacts on semiconductor components |
US6650015B2 (en) * | 2002-02-05 | 2003-11-18 | Siliconware Precision Industries Co., Ltd. | Cavity-down ball grid array package with semiconductor chip solder ball |
US20030160335A1 (en) * | 2002-02-27 | 2003-08-28 | Ho-Ming Tong | Flip chip interconnection structure and fabrication process thereof |
TW525281B (en) * | 2002-03-06 | 2003-03-21 | Advanced Semiconductor Eng | Wafer level chip scale package |
US6836023B2 (en) * | 2002-04-17 | 2004-12-28 | Fairchild Semiconductor Corporation | Structure of integrated trace of chip package |
US6596619B1 (en) * | 2002-05-17 | 2003-07-22 | Taiwan Semiconductor Manufacturing Company | Method for fabricating an under bump metallization structure |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US6960828B2 (en) * | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
US6784544B1 (en) * | 2002-06-25 | 2004-08-31 | Micron Technology, Inc. | Semiconductor component having conductors with wire bondable metalization layers |
US6756671B2 (en) * | 2002-07-05 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same |
US6673649B1 (en) | 2002-07-05 | 2004-01-06 | Micron Technology, Inc. | Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
TW546805B (en) * | 2002-07-18 | 2003-08-11 | Advanced Semiconductor Eng | Bumping process |
JP3580803B2 (ja) * | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | 半導体装置 |
US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
US7470564B2 (en) * | 2002-10-28 | 2008-12-30 | Intel Corporation | Flip-chip system and method of making same |
US6952053B2 (en) * | 2002-10-31 | 2005-10-04 | Broadcom Corporation | Metal bond pad for integrated circuits allowing improved probing ability of small pads |
US6841874B1 (en) | 2002-11-01 | 2005-01-11 | Amkor Technology, Inc. | Wafer-level chip-scale package |
US7285867B2 (en) * | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
US7098074B2 (en) * | 2002-11-13 | 2006-08-29 | Tessera, Inc. | Microelectronic assemblies having low profile connections |
US20050176233A1 (en) * | 2002-11-15 | 2005-08-11 | Rajeev Joshi | Wafer-level chip scale package and method for fabricating and using the same |
US20050012225A1 (en) * | 2002-11-15 | 2005-01-20 | Choi Seung-Yong | Wafer-level chip scale package and method for fabricating and using the same |
US20040191955A1 (en) * | 2002-11-15 | 2004-09-30 | Rajeev Joshi | Wafer-level chip scale package and method for fabricating and using the same |
JP3611561B2 (ja) | 2002-11-18 | 2005-01-19 | 沖電気工業株式会社 | 半導体装置 |
EP1447844A3 (en) * | 2003-02-11 | 2004-10-06 | Axalto S.A. | Reinforced semiconductor wafer |
DE10308275A1 (de) * | 2003-02-26 | 2004-09-16 | Advanced Micro Devices, Inc., Sunnyvale | Strahlungsresistentes Halbleiterbauteil |
JP2004304152A (ja) * | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
US7067907B2 (en) * | 2003-03-27 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor package having angulated interconnect surfaces |
KR100541393B1 (ko) * | 2003-04-26 | 2006-01-10 | 삼성전자주식회사 | 멀티칩 bga 패키지 |
TWI253155B (en) * | 2003-05-28 | 2006-04-11 | Siliconware Precision Industries Co Ltd | Thermally enhanced semiconductor package and fabrication method thereof |
TWI229930B (en) * | 2003-06-09 | 2005-03-21 | Advanced Semiconductor Eng | Chip structure |
TWI255538B (en) * | 2003-06-09 | 2006-05-21 | Siliconware Precision Industries Co Ltd | Semiconductor package having conductive bumps on chip and method for fabricating the same |
CN1316607C (zh) * | 2003-06-10 | 2007-05-16 | 矽品精密工业股份有限公司 | 具有高散热效能的半导体封装件及其制法 |
US7358608B2 (en) * | 2003-06-13 | 2008-04-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having chip size package with improved strength |
TWI223882B (en) * | 2003-06-30 | 2004-11-11 | Advanced Semiconductor Eng | Bumping process |
US7064442B1 (en) * | 2003-07-02 | 2006-06-20 | Analog Devices, Inc. | Integrated circuit package device |
TWI222687B (en) * | 2003-08-14 | 2004-10-21 | Advanced Semiconductor Eng | Semiconductor chip with bumps and method for manufacturing the same |
DE10337569B4 (de) * | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
US7118833B2 (en) * | 2003-09-26 | 2006-10-10 | Flipchip International, Llc | Forming partial-depth features in polymer film |
US7126164B2 (en) * | 2003-09-26 | 2006-10-24 | Flipchip International Llc | Wafer-level moat structures |
US20050087883A1 (en) * | 2003-10-22 | 2005-04-28 | Advanpack Solutions Pte. Ltd. | Flip chip package using no-flow underfill and method of fabrication |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
TWI224377B (en) * | 2003-11-14 | 2004-11-21 | Ind Tech Res Inst | Wafer level chip scale packaging structure and method of fabrication the same |
US8039935B2 (en) * | 2004-01-29 | 2011-10-18 | Industrial Technology Research Institute | Wafer level chip scale packaging structure and method of fabricating the same |
US7427557B2 (en) * | 2004-03-10 | 2008-09-23 | Unitive International Limited | Methods of forming bumps using barrier layers as etch masks |
US7303941B1 (en) | 2004-03-12 | 2007-12-04 | Cisco Technology, Inc. | Methods and apparatus for providing a power signal to an area array package |
US20050206012A1 (en) * | 2004-03-16 | 2005-09-22 | Farnworth Warren M | Stress and force management techniques for a semiconductor die |
US7215018B2 (en) | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
ATE541312T1 (de) | 2004-05-28 | 2012-01-15 | Nxp Bv | Chip mit zwei gruppen von chipkontakten |
CN100446229C (zh) * | 2004-06-10 | 2008-12-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
TWI331370B (en) * | 2004-06-18 | 2010-10-01 | Megica Corp | Connection between two circuitry components |
US20070018322A1 (en) * | 2004-06-23 | 2007-01-25 | Amkor Technology, Inc. | Wafer level package and its manufacturing method |
US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
US7465654B2 (en) * | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
US20060023107A1 (en) * | 2004-08-02 | 2006-02-02 | Bolken Todd O | Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers |
US7452803B2 (en) * | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
US7429494B2 (en) * | 2004-08-24 | 2008-09-30 | Micron Technology, Inc. | Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers |
US7419852B2 (en) | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7547969B2 (en) | 2004-10-29 | 2009-06-16 | Megica Corporation | Semiconductor chip with passivation layer comprising metal interconnect and contact pads |
EP1815515A4 (en) * | 2004-10-29 | 2009-03-11 | Flipchip Internat L L C | SEMICONDUCTOR COMPONENT SEALING WITH BULB HAVING A POLYMER LAYER |
TWI242867B (en) * | 2004-11-03 | 2005-11-01 | Advanced Semiconductor Eng | The fabrication method of the wafer and the structure thereof |
KR100596797B1 (ko) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US7159459B2 (en) * | 2005-01-06 | 2007-01-09 | Freescale Semiconductor, Inc. | Multiple microelectromechanical (MEM) devices formed on a single substrate and sealed at different pressures and method therefor |
US7282433B2 (en) | 2005-01-10 | 2007-10-16 | Micron Technology, Inc. | Interconnect structures with bond-pads and methods of forming bump sites on bond-pads |
US20060192280A1 (en) * | 2005-02-28 | 2006-08-31 | General Electric Company | Method of forming electronic devices |
DE102005013500A1 (de) * | 2005-03-23 | 2006-10-05 | Infineon Technologies Ag | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung |
JP4055015B2 (ja) * | 2005-04-04 | 2008-03-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7446422B1 (en) * | 2005-04-26 | 2008-11-04 | Amkor Technology, Inc. | Wafer level chip scale package and manufacturing method for the same |
TWI258176B (en) * | 2005-05-12 | 2006-07-11 | Siliconware Precision Industries Co Ltd | Semiconductor device and fabrication method thereof |
US20060275952A1 (en) * | 2005-06-07 | 2006-12-07 | General Electric Company | Method for making electronic devices |
US20060275608A1 (en) * | 2005-06-07 | 2006-12-07 | General Electric Company | B-stageable film, electronic device, and associated process |
US20060290001A1 (en) * | 2005-06-28 | 2006-12-28 | Micron Technology, Inc. | Interconnect vias and associated methods of formation |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
TWI320219B (en) | 2005-07-22 | 2010-02-01 | Method for forming a double embossing structure | |
JP4328970B2 (ja) * | 2005-08-02 | 2009-09-09 | セイコーエプソン株式会社 | 半導体装置 |
KR100620812B1 (ko) * | 2005-08-08 | 2006-09-07 | 삼성전자주식회사 | 웨이퍼 레벨 재배선으로 형성된 터미네이션 회로선을 갖는반도체 소자 |
US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7397121B2 (en) | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
KR100652443B1 (ko) * | 2005-11-17 | 2006-12-01 | 삼성전자주식회사 | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 |
DE102005055280B3 (de) * | 2005-11-17 | 2007-04-12 | Infineon Technologies Ag | Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements |
JP4428337B2 (ja) * | 2005-12-02 | 2010-03-10 | ソニー株式会社 | 半導体装置の製造方法 |
US7871899B2 (en) * | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
US20070176292A1 (en) * | 2006-01-27 | 2007-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
US7932615B2 (en) | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
US20070224779A1 (en) * | 2006-03-23 | 2007-09-27 | Park Soo G | Method for fabricating a BGA device and BGA device |
US20080036100A1 (en) * | 2006-05-17 | 2008-02-14 | Tessera, Inc. | Solder elements with columnar structures and methods of making the same |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
JP2008205422A (ja) * | 2006-07-03 | 2008-09-04 | Nec Electronics Corp | 半導体装置 |
US8860178B2 (en) * | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
US7569422B2 (en) * | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US20080054461A1 (en) * | 2006-08-30 | 2008-03-06 | Dennis Lang | Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device |
US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
KR100764055B1 (ko) * | 2006-09-07 | 2007-10-08 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 |
US8143722B2 (en) | 2006-10-05 | 2012-03-27 | Flipchip International, Llc | Wafer-level interconnect for high mechanical reliability applications |
US20080136019A1 (en) * | 2006-12-11 | 2008-06-12 | Johnson Michael E | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications |
TWI313037B (en) * | 2006-12-12 | 2009-08-01 | Siliconware Precision Industries Co Ltd | Chip scale package structure and method for fabricating the same |
US7855452B2 (en) * | 2007-01-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Semiconductor module, method of manufacturing semiconductor module, and mobile device |
JP4273356B2 (ja) * | 2007-02-21 | 2009-06-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7973418B2 (en) * | 2007-04-23 | 2011-07-05 | Flipchip International, Llc | Solder bump interconnect for improved mechanical and thermo-mechanical performance |
US8723332B2 (en) | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US7923349B2 (en) * | 2007-06-19 | 2011-04-12 | Vertical Circuits, Inc. | Wafer level surface passivation of stackable integrated circuit chips |
KR100876885B1 (ko) | 2007-06-21 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
JP4607152B2 (ja) * | 2007-07-09 | 2011-01-05 | Okiセミコンダクタ株式会社 | 半導体装置 |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
US8704379B2 (en) * | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
US20090140401A1 (en) * | 2007-11-30 | 2009-06-04 | Stanley Craig Beddingfield | System and Method for Improving Reliability of Integrated Circuit Packages |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
CN101459087B (zh) * | 2007-12-13 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 再分布金属线及再分布凸点的制作方法 |
CN101459088B (zh) * | 2007-12-13 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 再分布金属层及再分布凸点的制作方法 |
US7955953B2 (en) | 2007-12-17 | 2011-06-07 | Freescale Semiconductor, Inc. | Method of forming stacked die package |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
CN101999167B (zh) | 2008-03-12 | 2013-07-17 | 伊文萨思公司 | 支撑安装的电互连管芯组件 |
US7863159B2 (en) * | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US7858512B2 (en) | 2008-06-26 | 2010-12-28 | Wafer-Level Packaging Portfolio Llc | Semiconductor with bottom-side wrap-around flange contact |
US20090324906A1 (en) * | 2008-06-26 | 2009-12-31 | Marcoux Phil P | Semiconductor with top-side wrap-around flange contact |
US8058163B2 (en) * | 2008-08-07 | 2011-11-15 | Flipchip International, Llc | Enhanced reliability for semiconductor devices using dielectric encasement |
US9093448B2 (en) | 2008-11-25 | 2015-07-28 | Lord Corporation | Methods for protecting a die surface with photocurable materials |
WO2010068488A1 (en) * | 2008-11-25 | 2010-06-17 | Lord Corporation | Methods for protecting a die surface with photocurable materials |
US8368214B2 (en) * | 2008-12-09 | 2013-02-05 | Marvell World Trade Ltd. | Alpha shielding techniques and configurations |
US8536458B1 (en) | 2009-03-30 | 2013-09-17 | Amkor Technology, Inc. | Fine pitch copper pillar package and method |
CN102449748B (zh) * | 2009-05-13 | 2015-06-17 | 宾夕法尼亚大学理事会 | 与碳纳米结构的光蚀刻划定的接触 |
TWI570879B (zh) * | 2009-06-26 | 2017-02-11 | 英維瑟斯公司 | 半導體總成及晶粒堆疊總成 |
CN102484078B (zh) * | 2009-09-01 | 2015-06-24 | 先进封装技术私人有限公司 | 封装结构 |
WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
US20110121438A1 (en) | 2009-11-23 | 2011-05-26 | Xilinx, Inc. | Extended under-bump metal layer for blocking alpha particles in a semiconductor device |
US8269348B2 (en) * | 2010-02-22 | 2012-09-18 | Texas Instruments Incorporated | IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch |
TWI421956B (zh) * | 2010-07-13 | 2014-01-01 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
TWI555100B (zh) | 2010-07-26 | 2016-10-21 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
TWI423355B (zh) | 2010-08-04 | 2014-01-11 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
TWI426587B (zh) | 2010-08-12 | 2014-02-11 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
US8776335B2 (en) | 2010-11-17 | 2014-07-15 | General Electric Company | Methods of fabricating ultrasonic transducer assemblies |
TWI541964B (zh) * | 2010-11-23 | 2016-07-11 | 矽品精密工業股份有限公司 | 半導體基板之製法 |
GB2485830A (en) | 2010-11-26 | 2012-05-30 | Cambridge Silicon Radio Ltd | Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements |
US9601434B2 (en) | 2010-12-10 | 2017-03-21 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure |
US8492893B1 (en) | 2011-03-16 | 2013-07-23 | Amkor Technology, Inc. | Semiconductor device capable of preventing dielectric layer from cracking |
US8373282B2 (en) * | 2011-06-16 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level chip scale package with reduced stress on solder balls |
US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US9024438B2 (en) | 2011-07-28 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligning conductive bump structure and method of making the same |
US8987605B2 (en) * | 2011-09-28 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of connectors without UBM |
US9627290B2 (en) * | 2011-12-07 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure design for stress reduction |
KR101300574B1 (ko) * | 2011-12-09 | 2013-08-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 제조 방법 |
KR101964045B1 (ko) | 2012-04-12 | 2019-04-01 | 삼성전자주식회사 | 반도체 메모리 모듈 및 그 제조 방법 |
US20130299966A1 (en) * | 2012-05-10 | 2013-11-14 | Texas Instruments Incorporated | Wsp die with offset redistribution layer capture pad |
US9773724B2 (en) | 2013-01-29 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and semiconductor device packages |
US9224678B2 (en) | 2013-03-07 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for connecting packages onto printed circuit boards |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US9048149B2 (en) | 2013-07-12 | 2015-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-alignment structure for wafer level chip scale package |
US10425724B2 (en) | 2014-03-13 | 2019-09-24 | Starkey Laboratories, Inc. | Interposer stack inside a substrate for a hearing assistance device |
KR102307062B1 (ko) * | 2014-11-10 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자, 반도체 소자 패키지 및 조명 장치 |
US9786631B2 (en) | 2014-11-26 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device package with reduced thickness and method for forming same |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
KR102426664B1 (ko) * | 2015-10-08 | 2022-07-28 | 삼성전자주식회사 | 범프 패드들을 가지는 집적 회로 및 그것을 포함하는 반도체 패키지 |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
CN105575935A (zh) * | 2016-02-25 | 2016-05-11 | 中国电子科技集团公司第十三研究所 | Cmos驱动器晶圆级封装及其制作方法 |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
US9984987B2 (en) * | 2016-08-05 | 2018-05-29 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
KR102628861B1 (ko) | 2016-09-13 | 2024-01-25 | 삼성전자주식회사 | 반도체 패키지 및 재배선 패턴 형성 방법 |
TW201821280A (zh) | 2016-09-30 | 2018-06-16 | 日商富士軟片股份有限公司 | 積層體以及半導體元件的製造方法 |
US10986726B2 (en) | 2017-05-15 | 2021-04-20 | Lg Innotek Co., Ltd. | Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same |
CN110692018B (zh) | 2017-05-31 | 2023-11-03 | 富士胶片株式会社 | 感光性树脂组合物、聚合物前体、固化膜、层叠体、固化膜的制造方法及半导体器件 |
IT201800005106A1 (it) | 2018-05-07 | 2019-11-07 | Dispositivo, procedimento e sistema elettro-ottico corrispondenti | |
KR102571972B1 (ko) | 2018-09-28 | 2023-08-29 | 후지필름 가부시키가이샤 | 감광성 수지 조성물, 경화막, 적층체, 경화막의 제조 방법, 및 반도체 디바이스 |
CN111211105A (zh) * | 2018-11-22 | 2020-05-29 | 华邦电子股份有限公司 | 重布线层结构及其制造方法 |
KR102577538B1 (ko) | 2018-12-05 | 2023-09-12 | 후지필름 가부시키가이샤 | 감광성 수지 조성물, 패턴 형성 방법, 경화막, 적층체, 및 디바이스 |
KR102636334B1 (ko) | 2018-12-05 | 2024-02-14 | 후지필름 가부시키가이샤 | 패턴 형성 방법, 감광성 수지 조성물, 경화막, 적층체, 및 디바이스 |
US11063010B2 (en) | 2019-02-01 | 2021-07-13 | Winbond Electronics Corp. | Redistribution layer (RDL) structure and method of manufacturing the same |
CN113574091A (zh) | 2019-03-15 | 2021-10-29 | 富士胶片株式会社 | 固化性树脂组合物、固化膜、层叠体、固化膜的制造方法、半导体器件及聚合物前体 |
US11862983B1 (en) | 2019-03-28 | 2024-01-02 | Roger W. Graham | Earth energy systems and devices |
TW202128839A (zh) | 2019-11-21 | 2021-08-01 | 日商富士軟片股份有限公司 | 圖案形成方法、光硬化性樹脂組成物、積層體的製造方法及電子元件的製造方法 |
TW202248755A (zh) | 2021-03-22 | 2022-12-16 | 日商富士軟片股份有限公司 | 負型感光性樹脂組成物、硬化物、積層體、硬化物的製造方法以及半導體元件 |
JP7259141B1 (ja) | 2021-08-31 | 2023-04-17 | 富士フイルム株式会社 | 硬化物の製造方法、積層体の製造方法、及び、半導体デバイスの製造方法、並びに、処理液 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3173078D1 (en) | 1981-12-29 | 1986-01-09 | Ibm | Soldering method of pins to eyelets of conductors formed on a ceramic substrate |
JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
US5024372A (en) | 1989-01-03 | 1991-06-18 | Motorola, Inc. | Method of making high density solder bumps and a substrate socket for high density solder bumps |
US5148266A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5220200A (en) | 1990-12-10 | 1993-06-15 | Delco Electronics Corporation | Provision of substrate pillars to maintain chip standoff |
JP2570498B2 (ja) | 1991-05-23 | 1997-01-08 | モトローラ・インコーポレイテッド | 集積回路チップ・キャリア |
JP2910397B2 (ja) * | 1992-04-22 | 1999-06-23 | 日本電気株式会社 | 半田接続方法 |
US5281684A (en) * | 1992-04-30 | 1994-01-25 | Motorola, Inc. | Solder bumping of integrated circuit die |
US5261593A (en) | 1992-08-19 | 1993-11-16 | Sheldahl, Inc. | Direct application of unpackaged integrated circuit to flexible printed circuit |
US6077725A (en) | 1992-09-03 | 2000-06-20 | Lucent Technologies Inc | Method for assembling multichip modules |
US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
US5381848A (en) * | 1993-09-15 | 1995-01-17 | Lsi Logic Corporation | Casting of raised bump contacts on a substrate |
US5442852A (en) | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
SG49779A1 (en) | 1993-11-26 | 1998-06-15 | Delco Electronics Corp | Method of forming solder bumps on an integrated circuit flip chip |
US5455390A (en) | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5541460A (en) * | 1994-02-25 | 1996-07-30 | Seagate Technology, Inc. | Passive magnetic bearings for a spindle motor |
US5539153A (en) | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP3449796B2 (ja) * | 1994-08-18 | 2003-09-22 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
US5701032A (en) | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
US5541450A (en) | 1994-11-02 | 1996-07-30 | Motorola, Inc. | Low-profile ball-grid array semiconductor package |
JP3487524B2 (ja) * | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US5608262A (en) | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
JP3362545B2 (ja) * | 1995-03-09 | 2003-01-07 | ソニー株式会社 | 半導体装置の製造方法 |
US5547740A (en) | 1995-03-23 | 1996-08-20 | Delco Electronics Corporation | Solderable contacts for flip chip integrated circuit devices |
JP3301894B2 (ja) * | 1995-04-10 | 2002-07-15 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3356921B2 (ja) * | 1995-03-24 | 2002-12-16 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
JP3549208B2 (ja) * | 1995-04-05 | 2004-08-04 | ユニティヴ・インターナショナル・リミテッド | 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法 |
JPH08335653A (ja) * | 1995-04-07 | 1996-12-17 | Nitto Denko Corp | 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア |
JP3116130B2 (ja) * | 1995-12-19 | 2000-12-11 | 住友金属工業株式会社 | Bga接続構造の形成方法 |
JPH09172036A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体パッケージ装置の製造方法 |
US5736456A (en) | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
US6072236A (en) * | 1996-03-07 | 2000-06-06 | Micron Technology, Inc. | Micromachined chip scale package |
-
1997
- 1997-10-20 US US08/954,426 patent/US6441487B2/en not_active Expired - Lifetime
-
1998
- 1998-07-13 US US09/114,204 patent/US6287893B1/en not_active Expired - Lifetime
- 1998-10-19 WO PCT/US1998/022071 patent/WO1999021226A1/en active IP Right Grant
- 1998-10-19 JP JP2000517447A patent/JP4580550B2/ja not_active Expired - Fee Related
- 1998-10-19 DE DE69840636T patent/DE69840636D1/de not_active Expired - Lifetime
- 1998-10-19 EP EP09002209A patent/EP2053655A3/en not_active Withdrawn
- 1998-10-19 KR KR1020007004263A patent/KR100541827B1/ko not_active IP Right Cessation
- 1998-10-19 EP EP98953717A patent/EP1036414B1/en not_active Expired - Lifetime
-
2001
- 2001-06-20 US US09/885,846 patent/US6750135B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001521288A5 (ja) | ||
US6287893B1 (en) | Method for forming chip scale package | |
JP3127151B2 (ja) | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 | |
US6578755B1 (en) | Polymer collar for solder bumps | |
US6559540B2 (en) | Flip-chip semiconductor device and method of forming the same | |
US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
US8476773B2 (en) | Electrical interconnect structure | |
US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
TWI286829B (en) | Chip package | |
US7122459B2 (en) | Semiconductor wafer package and manufacturing method thereof | |
US7863740B2 (en) | Semiconductor device having conductive bumps, metallic layers, covering layers and fabrication method thereof | |
US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
JP2000223819A (ja) | 電子モジュ―ル製造方法、基板間接合方法、円錐形状半田形成方法、及び基板 | |
US7443036B2 (en) | Manufacturing method of semiconductor device | |
JP2008532292A5 (ja) | ||
TWI240977B (en) | Structure and formation method for conductive bump | |
US6413849B1 (en) | Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor | |
US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
TW200532824A (en) | Bumping process, bump structure, packaging process and package structure | |
JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
US20050133571A1 (en) | Flip-chip solder bump formation using a wirebonder apparatus | |
JPH09162240A (ja) | 半導体装置 | |
JP2003037210A (ja) | 半導体装置およびその製造方法 | |
JP3873846B2 (ja) | 電子装置 | |
TW444365B (en) | Manufacturing method for chip scale package |