JP4462664B2 - チップサイズパッケージ型の半導体装置 - Google Patents
チップサイズパッケージ型の半導体装置 Download PDFInfo
- Publication number
- JP4462664B2 JP4462664B2 JP33784398A JP33784398A JP4462664B2 JP 4462664 B2 JP4462664 B2 JP 4462664B2 JP 33784398 A JP33784398 A JP 33784398A JP 33784398 A JP33784398 A JP 33784398A JP 4462664 B2 JP4462664 B2 JP 4462664B2
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- opening
- metal
- recess
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージとその製造方法に関する。チップサイズパッケージ（Chip Size Package）は、ＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。本発明は、ＣＳＰに採用される半田バンプの高さと径をコントロールし、チップサイズパッケージの信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
従来、この分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、面状に配列された複数のハンダボールを持つ構造、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにして外形がチップサイズに近くなった構造等が知られている。
また、最近では、「日経マイクロデバイス」１９９８年８月号 ４４頁〜７１頁に記載されたウエハーＣＳＰがある。このウエハーＣＳＰは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウエハープロセス（前工程）で作り込むＣＳＰである。この技術によって、ウエハープロセスとパッケージ・プロセス（後工程）が一体化され、パッケージ・コストが大幅に低減できるようになることが期待されている。
ウエーハＣＳＰの種類には、封止樹脂型と再配線型がある。封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造であり、チップ表面の配線層上にメタルポストを形成し、その周囲を封止樹脂で固める構造である。
【０００３】
一般にパッケージをプリント基板に搭載すると、プリント基板との熱膨張差によって発生した応力がメタルポストに集中すると言われているが、樹脂封止型では、メタルポストが長くなるため、応力が分散されると考えられている。
【０００４】
一方、再配線型は、図５に示すように、封止樹脂を使わず、再配線を形成した構造である。つまりチップ５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が積層され、配線層５３上にはメタルポスト５５が形成され、その上に半田バンプ５６が形成されている。配線層５３は、半田バンプ５６をチップ上に所定のアレイ状に配置するための再配線として用いられる。
【０００５】
封止樹脂型は、メタルポストを１００μｍ程度と長くし、これを封止樹脂で補強することにより、高い信頼性が得られる。しかしながら、封止樹脂を形成するプロセスは、後工程において金型を用いて実施する必要があり、プロセスが複雑になる。
【０００６】
一方、再配線型では、プロセスは比較的単純であり、しかも殆どの工程をウエーハプロセスで実施できる利点がある。しかし、なんらかの方法で応力を緩和し信頼性を高めることが必要とされている。
【０００７】
また図６は、図５の配線層５３を省略したものであり、Ａｌ電極５２が露出した開口部を形成し、この開口部には、メタルポスト５５とアルミ電極５２との間にバリアメタル５８を少なくとも一層形成し、このメタルポスト５５の上に半田ボール５６が形成されている。
【０００８】
【発明が解決しようとする課題】
しかし半田ボール５６は、溶融時の表面張力により球体に成り、ネック（メタルポストとの半田融着部が細くなる部分）が形成され、ここに応力が加わり半田クラックが発生する問題があった。
また半田ボールの径やその高さにバラツキが生じ、例えばプリント基板に実装したりする場合、プリント基板上の電極と接続されなかったり、それぞれの強度がバラツキ、セットとしての歩留まりを低下させていた。
【０００９】
【課題を解決するための手段】
本発明のチップサイズパッケージとその製造方法は上記の課題に鑑みてなされ、メタルポスト上から延在される前記半田バンプの延面には、上方に向かうにつれて内側に入る傾斜を持たせることで解決するものである。
例えば、メタルポストに凹みが形成されるような構造を取ることで、半田ボール全体が下に沈む様にし、半田球体の中心Ｓが点線と同等の位置またはそれよりも下方に位置するように形成することで、半田ボールのネックが無くなり、半田ボールの強度を向上させる事ができる。
【００１０】
また開口部に傾斜を設けることで、半田をぬらす部分であるメタルポストのサイズを微妙に調整させることができる。従って半田ボールの径を調整することができる。また開口部の深さのコントロールで半田ボールの中心Ｓを下方に位置させることができ、ネックの形成を抑止でき半田ボールの強度を向上させることができる。
【００１１】
更には、開口部の傾斜（または深さ）を調整することで前記半田バンプの高さと半田バンプの径を制御でき、半田ボールのバラツキを抑制させることができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態について説明する。図１、図２は、ＩＣチップの表面に形成されたＡｌ電極の真上に半田ボールを形成したものであり、図３、図４は、配線層を延在させ、この上に形成したものである。
まず前者の実施形態について説明する。
半導体ＩＣは、素子数の増加に伴い、１層メタル、２層メタル、３層メタル・・・等が採用され、最上層のメタルの上には、Ｓｉ窒化膜やＰＩＸ等のパッシベーション膜が被覆されている。
【００１３】
図１では、前記最上層のメタル（以下Ａｌ電極と呼ぶ。）を図番１で示し、このＡｌ電極１のコンタクトホールが形成される層間絶縁膜を図番２で示す。更には、パッシベーション膜を図番３で示す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポキシ樹脂またはＰＩＸ等でなる。
続いて、このパッシベーション膜３は、Ａｌ電極１を露出する開口部４が形成され、ここには、バリアメタルとして、下からＮｉ層５、Ｃｕ層６が形成されている。このバリアメタル５、６は、開口部の中およびその周辺に延在されるようにパターニングされている。ここでＮｉ層５は、Ｔｉ，ＴｉＮ，Ｃｒ等のバリアメタルでも良い。
【００１４】
更には、このバリアメタルの上には、メタルポスト７が形成されている。このメタルポスト７は、例えば半田ボール８と親和性の良いＣｕやＡｕ等から成る。そして半田ボール８が形成されている。ここで半田ボール８は、下地のＣｕに電解メッキにより形成される。
本発明の特徴は、前記半田ボールの形状にある。半田ボールを球体の一部として考え、点Ｓをその中心として示した。また半田ボール８とこの下層の膜（ここではバリアメタルであるが、パッシベーション膜３またはメタルポスト７の場合もある。）との融着最外周部をＣとすると、半田ボール８表面の延面を、点Ｃから上に向かうにつれて、内側に延在させることがポイントである。
つまりＡｌ電極１またはメタルポスト７の表面に凹み部９を形成し、半田ボール８の中心Ｓ（または点Ｓから水平に延在された点線）が点Ｃよりも下に成るように構成されれば、半田ボール８には、ネックが発生せず、その強度を向上させることができる。
【００１５】
図６に於いて、点Ｓは、点Ｃよりも上方に位置し、矢印の上方向および下方向は、内側に向かう延面を有している。そのためメタルポストやバリアメタルとの当接部である半田ボールの部分は、その径が細くなりネックを有しており、応力に弱い構造となっている。
本願は、半田ボールのサイズを一定として考え、凹み部で収容される半田量が増加するため、その分半田の中心Ｓが下方に沈み込む。しかも半田ボールは、形成されたメタルポスト（またはバリアメタルが半田と濡れ性が良ければバリアメタル）の全域に濡れようと広がるため、その分半田ボールの高さも低くできる。つまりネックの形成防止と半田ボールの高さ調整もできる。
図２は、図１と実質同じ構造のもので、パッシベーション膜３に形成される開口部４に傾斜を持たせた所が異なる点である。
【００１６】
またメタルポスト７（または濡れ性の良いバリアメタルの場合は、バリアメタル６）に形成される凹み部９に傾斜を持たせても良い。
本発明の特徴は、この傾斜にある。つまり傾斜の大小と凹み部９の深さの大小により、半田ボール８の高さと径を制御でき、しかもこの制御により半田ボール８の中心Ｓ（または点線）をＣと同じ高さまたはそれよりも低くすることができ、半田ボール８のネック形成も防止することができる。更には、後述するが傾斜と深さを制御することでＣＳＰ内の半田ボールのバラツキを抑制できる。またはユーザの要求により一方ＣＳＰ機種と他方のＣＳＰ機種の半田ボールサイズを制御することができる特徴も有している。
【００１７】
続いて第２の実施の形態について図３と図４を参照しながら説明する。本実施の形態は、図５のような配線層５３を採用したものであり、前者は図１に対応し、後者は図２に対応した傾斜を有するものである。
図３に於いても、最上層のメタル（Ａｌ電極）を図番１で示し、このＡｌ電極１のコンタクトホールが形成される層間絶縁膜を図番２で示す。更には、パッシベーション膜を図番３で示す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポキシ樹脂またはＰＩＸ等でなる。
【００１８】
続いて、このパッシベーション膜３は、Ａｌ電極１を露出する開口部１３が形成され、ここには、バリアメタルとして、Ｃｒ、Ｔｉ、ＴｉＮ等から選択されて形成される。このバリアメタル１１は、開口部１３の中およびその周辺だけに形成されても良い。そしてこの上には、配線層１０が形成される。ここでは、バリアメタル１１をメッキ電極として活用し、Ｃｕが形成されている。
続いて、ポリイミド等の絶縁樹脂から成る樹脂層１２が形成され、配線層１０の端部に開口部４が形成され、この開口部４に、下からＮｉ層５、Ｃｕ層６が形成されている。このバリアメタル５、６は、開口部の中およびその周辺に延在されるようにパターニングされている。
【００１９】
また、このバリアメタル５、６の上には、メタルポスト７が形成されている。このメタルポスト７は、例えば半田ボール８と親和性の良いＣｕ等から成り、例えば電解メッキで形成される。しかし蒸着、スパッタリング等で形成されても良い。
【００２０】
そして半田ボール８が形成される。ここで半田ボール８は、下地のＣｕに電解メッキにより形成される。
【００２１】
本発明のポイントは、配線層１０またはメタルポスト７に凹み部を形成することにある。この凹み部９により半田ボール８の中心Ｓ（または点線）は、点Ｃと同位置またはそれよりも下方に位置させることができ、半田ボール８のネック形成を無くすことができると共に半田ボールの径や高さの制御も可能となる。
図４は、図３と実質同じもので、異なる部分は、絶縁樹脂層１２に形成される開口部４に傾斜を持たせた点である。
【００２２】
またメタルポスト７に形成される凹み部９に傾斜を持たせても良い。
本発明の特徴は、この傾斜にある。つまり傾斜の大小と凹み部９の深さの大小により、半田ボール８の高さと径を制御し、半田ボール８の中心Ｓ（または点線）を点Ｃと同じ高さまたはそれよりも低くすることで、半田ボール８のネック形成を防止することにある。更には、傾斜と深さを制御することでＣＳＰ内の半田ボールのバラツキを抑制でき、またはユーザの要求によりそれぞれのＣＳＰの半田ボールサイズを制御することもできる特徴を有している。
【００２３】
続いて図４の構造について簡単に製造方法を説明する。
まず、Ａｌ電極１を有するＬＳＩが形成された半導体基板（ウエーハ）を準備し、半導体基板の表面をＳｉＮ膜、ＰＩＸなどのパッシベーション膜３で被覆する。
【００２４】
Ａｌ電極１はＬＳＩの外部接続用のパッドである。その表面のパッシベーション膜３をエッチングによって取り除き、全面にバリアメタル１１を形成する。バリアメタル１１は、後に形成する配線層１０とＡｌ電極１との間に介在してＡｌ電極１を保護するバリアであり、Ｃｒ、Ｔｉ、ＴｉＮなどをスパッタして形成する。
次に、Ａｌ電極１に接続する配線層１０を形成する。この配線層１０は機械的強度を確保するために５μｍ程度に厚く形成する必要があり、メッキ法を用いて形成するのが適当である。しかし蒸着やスパッタリング等で形成しても良い。
バリアメタル１１上であって配線層１０を形成する領域を除く領域にホトレジスト層を形成し、バリアメタル１１をメッキの電極として利用し、ホトレジスト層で覆われていないバリアメタル１１上にＣｕのメッキ層からなる配線層１０を形成する。この後、ホトレジスト層を除去し、さらに、配線層１０をマスクとして用いてエッチングを行い、バリアメタル１１の不要部分を除去する。
次に、ポリイミド層１２を全面に塗布し、露光・現像により、配線層１０上のポリイミド層１２に開口部４を形成する。膜厚は、最大で２０μｍ〜２５μｍである。また開口部４の開口径は、５０μｍ程度がよい。
ここで、ポリイミド層１２、バリアメタル５、６およびメタルポスト７の厚みにより、凹み部９の深さが決定され、開口部４の形成方法により開口部内の側面に傾斜を持たせることができる。図では、直線状の傾斜で示しているが、ウェットエッチングであれば、下に凸の傾斜が形成でき、ドライエッチングの制御によっては上に凸または下に凸、または図のような傾斜も可能となる。
【００２５】
また、現像後は２００℃程度の温度下でポリイミド層をベーキングするとよい。
次いで、メッキのためのシード層としてＣｒ４、Ｃｕ５を形成し、この上に電解メッキによりＣｕから成るメタル・ポスト７を形成する。更にこのメタルポスト７が露出するようにホトレジスト層を形成し、半田メッキ層８を形成する。ここで半田メッキ層８は、印刷でも良いし、半田ボールをボンダーのような機器で載置しても良い。
最後に、ホトレジスト層を除去し、半田メッキ層をマスクとして、シード層の不要部分をエッチングにより除去する。そして、半導体基板をダイシング工程により、スクライブラインに沿ってチップに分割し、チップサイズ・パッケージとして完成する。
ここで半田を溶融して球状の半田ボールにするタイミングは、シード層の除去後でダイシングの前、またはダイシングの後である。
【００２６】
以上、本発明は、再配線型で説明してきたが、樹脂封止型でも実施できることは言うまでもない。
【００２７】
また開口部は、矩形、傾斜は直線で示したが、あくまでも理想図を示したもので、開口部のエッチング方法で殆どその形状が決定される。
【００２８】
【発明の効果】
本発明によれば、メタルポスト上から延在される前記半田バンプの延面が、上方に向かうにつれて内側に入る傾斜を有しているので、半田ボールのネック形成を抑制することができる。また半田ボールの高さの制御も可能となる。
特に、メタルポストに凹みが形成されるような構造を取ることで、半田ボール全体が下に沈むため、半田ボールにネックが形成されず半田ボールの強度を向上させる事ができる。
【００２９】
また開口部に、傾斜を設けることで、半田ボールの径の制御が可能となる。しかも前述の凹みと同様に、ネックの形成を防止でき、半田ボールの強度を向上させる事ができる。
【００３０】
更には、開口部の傾斜（または深さ）を調整することで前記半田バンプの高さと半田バンプの径を制御でき、半田ボールのバラツキを抑制させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図２】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図３】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図４】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図５】 従来のチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図６】 従来のチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【発明の属する技術分野】
本発明は、チップサイズパッケージとその製造方法に関する。チップサイズパッケージ（Chip Size Package）は、ＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。本発明は、ＣＳＰに採用される半田バンプの高さと径をコントロールし、チップサイズパッケージの信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
従来、この分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、面状に配列された複数のハンダボールを持つ構造、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにして外形がチップサイズに近くなった構造等が知られている。
また、最近では、「日経マイクロデバイス」１９９８年８月号 ４４頁〜７１頁に記載されたウエハーＣＳＰがある。このウエハーＣＳＰは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウエハープロセス（前工程）で作り込むＣＳＰである。この技術によって、ウエハープロセスとパッケージ・プロセス（後工程）が一体化され、パッケージ・コストが大幅に低減できるようになることが期待されている。
ウエーハＣＳＰの種類には、封止樹脂型と再配線型がある。封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造であり、チップ表面の配線層上にメタルポストを形成し、その周囲を封止樹脂で固める構造である。
【０００３】
一般にパッケージをプリント基板に搭載すると、プリント基板との熱膨張差によって発生した応力がメタルポストに集中すると言われているが、樹脂封止型では、メタルポストが長くなるため、応力が分散されると考えられている。
【０００４】
一方、再配線型は、図５に示すように、封止樹脂を使わず、再配線を形成した構造である。つまりチップ５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が積層され、配線層５３上にはメタルポスト５５が形成され、その上に半田バンプ５６が形成されている。配線層５３は、半田バンプ５６をチップ上に所定のアレイ状に配置するための再配線として用いられる。
【０００５】
封止樹脂型は、メタルポストを１００μｍ程度と長くし、これを封止樹脂で補強することにより、高い信頼性が得られる。しかしながら、封止樹脂を形成するプロセスは、後工程において金型を用いて実施する必要があり、プロセスが複雑になる。
【０００６】
一方、再配線型では、プロセスは比較的単純であり、しかも殆どの工程をウエーハプロセスで実施できる利点がある。しかし、なんらかの方法で応力を緩和し信頼性を高めることが必要とされている。
【０００７】
また図６は、図５の配線層５３を省略したものであり、Ａｌ電極５２が露出した開口部を形成し、この開口部には、メタルポスト５５とアルミ電極５２との間にバリアメタル５８を少なくとも一層形成し、このメタルポスト５５の上に半田ボール５６が形成されている。
【０００８】
【発明が解決しようとする課題】
しかし半田ボール５６は、溶融時の表面張力により球体に成り、ネック（メタルポストとの半田融着部が細くなる部分）が形成され、ここに応力が加わり半田クラックが発生する問題があった。
また半田ボールの径やその高さにバラツキが生じ、例えばプリント基板に実装したりする場合、プリント基板上の電極と接続されなかったり、それぞれの強度がバラツキ、セットとしての歩留まりを低下させていた。
【０００９】
【課題を解決するための手段】
本発明のチップサイズパッケージとその製造方法は上記の課題に鑑みてなされ、メタルポスト上から延在される前記半田バンプの延面には、上方に向かうにつれて内側に入る傾斜を持たせることで解決するものである。
例えば、メタルポストに凹みが形成されるような構造を取ることで、半田ボール全体が下に沈む様にし、半田球体の中心Ｓが点線と同等の位置またはそれよりも下方に位置するように形成することで、半田ボールのネックが無くなり、半田ボールの強度を向上させる事ができる。
【００１０】
また開口部に傾斜を設けることで、半田をぬらす部分であるメタルポストのサイズを微妙に調整させることができる。従って半田ボールの径を調整することができる。また開口部の深さのコントロールで半田ボールの中心Ｓを下方に位置させることができ、ネックの形成を抑止でき半田ボールの強度を向上させることができる。
【００１１】
更には、開口部の傾斜（または深さ）を調整することで前記半田バンプの高さと半田バンプの径を制御でき、半田ボールのバラツキを抑制させることができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態について説明する。図１、図２は、ＩＣチップの表面に形成されたＡｌ電極の真上に半田ボールを形成したものであり、図３、図４は、配線層を延在させ、この上に形成したものである。
まず前者の実施形態について説明する。
半導体ＩＣは、素子数の増加に伴い、１層メタル、２層メタル、３層メタル・・・等が採用され、最上層のメタルの上には、Ｓｉ窒化膜やＰＩＸ等のパッシベーション膜が被覆されている。
【００１３】
図１では、前記最上層のメタル（以下Ａｌ電極と呼ぶ。）を図番１で示し、このＡｌ電極１のコンタクトホールが形成される層間絶縁膜を図番２で示す。更には、パッシベーション膜を図番３で示す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポキシ樹脂またはＰＩＸ等でなる。
続いて、このパッシベーション膜３は、Ａｌ電極１を露出する開口部４が形成され、ここには、バリアメタルとして、下からＮｉ層５、Ｃｕ層６が形成されている。このバリアメタル５、６は、開口部の中およびその周辺に延在されるようにパターニングされている。ここでＮｉ層５は、Ｔｉ，ＴｉＮ，Ｃｒ等のバリアメタルでも良い。
【００１４】
更には、このバリアメタルの上には、メタルポスト７が形成されている。このメタルポスト７は、例えば半田ボール８と親和性の良いＣｕやＡｕ等から成る。そして半田ボール８が形成されている。ここで半田ボール８は、下地のＣｕに電解メッキにより形成される。
本発明の特徴は、前記半田ボールの形状にある。半田ボールを球体の一部として考え、点Ｓをその中心として示した。また半田ボール８とこの下層の膜（ここではバリアメタルであるが、パッシベーション膜３またはメタルポスト７の場合もある。）との融着最外周部をＣとすると、半田ボール８表面の延面を、点Ｃから上に向かうにつれて、内側に延在させることがポイントである。
つまりＡｌ電極１またはメタルポスト７の表面に凹み部９を形成し、半田ボール８の中心Ｓ（または点Ｓから水平に延在された点線）が点Ｃよりも下に成るように構成されれば、半田ボール８には、ネックが発生せず、その強度を向上させることができる。
【００１５】
図６に於いて、点Ｓは、点Ｃよりも上方に位置し、矢印の上方向および下方向は、内側に向かう延面を有している。そのためメタルポストやバリアメタルとの当接部である半田ボールの部分は、その径が細くなりネックを有しており、応力に弱い構造となっている。
本願は、半田ボールのサイズを一定として考え、凹み部で収容される半田量が増加するため、その分半田の中心Ｓが下方に沈み込む。しかも半田ボールは、形成されたメタルポスト（またはバリアメタルが半田と濡れ性が良ければバリアメタル）の全域に濡れようと広がるため、その分半田ボールの高さも低くできる。つまりネックの形成防止と半田ボールの高さ調整もできる。
図２は、図１と実質同じ構造のもので、パッシベーション膜３に形成される開口部４に傾斜を持たせた所が異なる点である。
【００１６】
またメタルポスト７（または濡れ性の良いバリアメタルの場合は、バリアメタル６）に形成される凹み部９に傾斜を持たせても良い。
本発明の特徴は、この傾斜にある。つまり傾斜の大小と凹み部９の深さの大小により、半田ボール８の高さと径を制御でき、しかもこの制御により半田ボール８の中心Ｓ（または点線）をＣと同じ高さまたはそれよりも低くすることができ、半田ボール８のネック形成も防止することができる。更には、後述するが傾斜と深さを制御することでＣＳＰ内の半田ボールのバラツキを抑制できる。またはユーザの要求により一方ＣＳＰ機種と他方のＣＳＰ機種の半田ボールサイズを制御することができる特徴も有している。
【００１７】
続いて第２の実施の形態について図３と図４を参照しながら説明する。本実施の形態は、図５のような配線層５３を採用したものであり、前者は図１に対応し、後者は図２に対応した傾斜を有するものである。
図３に於いても、最上層のメタル（Ａｌ電極）を図番１で示し、このＡｌ電極１のコンタクトホールが形成される層間絶縁膜を図番２で示す。更には、パッシベーション膜を図番３で示す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポキシ樹脂またはＰＩＸ等でなる。
【００１８】
続いて、このパッシベーション膜３は、Ａｌ電極１を露出する開口部１３が形成され、ここには、バリアメタルとして、Ｃｒ、Ｔｉ、ＴｉＮ等から選択されて形成される。このバリアメタル１１は、開口部１３の中およびその周辺だけに形成されても良い。そしてこの上には、配線層１０が形成される。ここでは、バリアメタル１１をメッキ電極として活用し、Ｃｕが形成されている。
続いて、ポリイミド等の絶縁樹脂から成る樹脂層１２が形成され、配線層１０の端部に開口部４が形成され、この開口部４に、下からＮｉ層５、Ｃｕ層６が形成されている。このバリアメタル５、６は、開口部の中およびその周辺に延在されるようにパターニングされている。
【００１９】
また、このバリアメタル５、６の上には、メタルポスト７が形成されている。このメタルポスト７は、例えば半田ボール８と親和性の良いＣｕ等から成り、例えば電解メッキで形成される。しかし蒸着、スパッタリング等で形成されても良い。
【００２０】
そして半田ボール８が形成される。ここで半田ボール８は、下地のＣｕに電解メッキにより形成される。
【００２１】
本発明のポイントは、配線層１０またはメタルポスト７に凹み部を形成することにある。この凹み部９により半田ボール８の中心Ｓ（または点線）は、点Ｃと同位置またはそれよりも下方に位置させることができ、半田ボール８のネック形成を無くすことができると共に半田ボールの径や高さの制御も可能となる。
図４は、図３と実質同じもので、異なる部分は、絶縁樹脂層１２に形成される開口部４に傾斜を持たせた点である。
【００２２】
またメタルポスト７に形成される凹み部９に傾斜を持たせても良い。
本発明の特徴は、この傾斜にある。つまり傾斜の大小と凹み部９の深さの大小により、半田ボール８の高さと径を制御し、半田ボール８の中心Ｓ（または点線）を点Ｃと同じ高さまたはそれよりも低くすることで、半田ボール８のネック形成を防止することにある。更には、傾斜と深さを制御することでＣＳＰ内の半田ボールのバラツキを抑制でき、またはユーザの要求によりそれぞれのＣＳＰの半田ボールサイズを制御することもできる特徴を有している。
【００２３】
続いて図４の構造について簡単に製造方法を説明する。
まず、Ａｌ電極１を有するＬＳＩが形成された半導体基板（ウエーハ）を準備し、半導体基板の表面をＳｉＮ膜、ＰＩＸなどのパッシベーション膜３で被覆する。
【００２４】
Ａｌ電極１はＬＳＩの外部接続用のパッドである。その表面のパッシベーション膜３をエッチングによって取り除き、全面にバリアメタル１１を形成する。バリアメタル１１は、後に形成する配線層１０とＡｌ電極１との間に介在してＡｌ電極１を保護するバリアであり、Ｃｒ、Ｔｉ、ＴｉＮなどをスパッタして形成する。
次に、Ａｌ電極１に接続する配線層１０を形成する。この配線層１０は機械的強度を確保するために５μｍ程度に厚く形成する必要があり、メッキ法を用いて形成するのが適当である。しかし蒸着やスパッタリング等で形成しても良い。
バリアメタル１１上であって配線層１０を形成する領域を除く領域にホトレジスト層を形成し、バリアメタル１１をメッキの電極として利用し、ホトレジスト層で覆われていないバリアメタル１１上にＣｕのメッキ層からなる配線層１０を形成する。この後、ホトレジスト層を除去し、さらに、配線層１０をマスクとして用いてエッチングを行い、バリアメタル１１の不要部分を除去する。
次に、ポリイミド層１２を全面に塗布し、露光・現像により、配線層１０上のポリイミド層１２に開口部４を形成する。膜厚は、最大で２０μｍ〜２５μｍである。また開口部４の開口径は、５０μｍ程度がよい。
ここで、ポリイミド層１２、バリアメタル５、６およびメタルポスト７の厚みにより、凹み部９の深さが決定され、開口部４の形成方法により開口部内の側面に傾斜を持たせることができる。図では、直線状の傾斜で示しているが、ウェットエッチングであれば、下に凸の傾斜が形成でき、ドライエッチングの制御によっては上に凸または下に凸、または図のような傾斜も可能となる。
【００２５】
また、現像後は２００℃程度の温度下でポリイミド層をベーキングするとよい。
次いで、メッキのためのシード層としてＣｒ４、Ｃｕ５を形成し、この上に電解メッキによりＣｕから成るメタル・ポスト７を形成する。更にこのメタルポスト７が露出するようにホトレジスト層を形成し、半田メッキ層８を形成する。ここで半田メッキ層８は、印刷でも良いし、半田ボールをボンダーのような機器で載置しても良い。
最後に、ホトレジスト層を除去し、半田メッキ層をマスクとして、シード層の不要部分をエッチングにより除去する。そして、半導体基板をダイシング工程により、スクライブラインに沿ってチップに分割し、チップサイズ・パッケージとして完成する。
ここで半田を溶融して球状の半田ボールにするタイミングは、シード層の除去後でダイシングの前、またはダイシングの後である。
【００２６】
以上、本発明は、再配線型で説明してきたが、樹脂封止型でも実施できることは言うまでもない。
【００２７】
また開口部は、矩形、傾斜は直線で示したが、あくまでも理想図を示したもので、開口部のエッチング方法で殆どその形状が決定される。
【００２８】
【発明の効果】
本発明によれば、メタルポスト上から延在される前記半田バンプの延面が、上方に向かうにつれて内側に入る傾斜を有しているので、半田ボールのネック形成を抑制することができる。また半田ボールの高さの制御も可能となる。
特に、メタルポストに凹みが形成されるような構造を取ることで、半田ボール全体が下に沈むため、半田ボールにネックが形成されず半田ボールの強度を向上させる事ができる。
【００２９】
また開口部に、傾斜を設けることで、半田ボールの径の制御が可能となる。しかも前述の凹みと同様に、ネックの形成を防止でき、半田ボールの強度を向上させる事ができる。
【００３０】
更には、開口部の傾斜（または深さ）を調整することで前記半田バンプの高さと半田バンプの径を制御でき、半田ボールのバラツキを抑制させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図２】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図３】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図４】 本発明の実施形態に係るチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図５】 従来のチップサイズパッケージに用いられる半田ボールを説明する断面図である。
【図６】 従来のチップサイズパッケージに用いられる半田ボールを説明する断面図である。
Claims (4)
- チップの表面に設けられ、下層に設けられた電極を被覆するパシベーション膜と、前記電極を露出するように前記パシベーション膜が開口され、露出された前記電極を底とし前記開口されて露出する前記パシベーション膜を側面として形成される第１の凹部を有する開口部と、前記パシベーション膜に設けられた前記開口部の内面および前記開口部の周囲に相当するパシベーション膜に設けられた第２の凹部を有するバリアメタルと、前記第２の凹部も含め、前記バリアメタルの上に設けられた第３の凹部を有するメタル部と、前記第３の凹部を含め前記メタル部に設けられた半田ボールとを有するチップサイズパッケージ型の半導体装置であり、
前記開口部の側面は、前記開口部の底面から上層に向かうにつれて外側に向かう傾斜が設けられ、
前記メタル部に濡れて設けられた前記半田ボールを球体の一部と考えた時、断面的に見て、前記半田ボールの中心点は、前記半田ボールと前記バリアメタルの融着最外周部よりも下に成るようにし、
前記半田ボールの延面は、前記半田ボールと前記バリアメタルの融着最外周部から上層に向かうにつれて、内側に向かって延在され、前記半田ボールにネックを無くした事を特徴としたチップサイズパッケージ型の半導体装置。 - チップの表面に設けられ、下層に設けられた電極を被覆するパシベーション膜と、前記電極を露出するように前記パシベーション膜が開口され、露出された前記電極を底とし前記開口されて露出する前記パシベーション膜を側面として形成される第１の凹部を有する開口部と、前記パシベーション膜に設けられた前記開口部の内面および前記開口部の周囲に相当するパシベーション膜に設けられた第２の凹部を有するバリアメタルと、前記第２の凹部も含め、前記バリアメタルの上に設けられた第３の凹部を有するメタル部と、前記第３の凹部を含め前記メタル部に設けられた半田ボールとを有するチップサイズパッケージ型の半導体装置であり、
前記開口部の側面は、前記開口部の底面から上層に向かうにつれて外側に向かう傾斜が設けられ、
前記メタル部に濡れて設けられた前記半田ボールを球体の一部と考えた時、断面的に見て、前記半田ボールの中心点は、前記半田ボールと前記メタル部の融着最外周部よりも下に成るようにし、
前記半田ボールの延面は、前記半田ボールと前記メタル部の融着最外周部から上層に向かうにつれて、内側に向かって延在され、前記半田ボールにネックを無くした事を特徴としたチップサイズパッケージ型の半導体装置。 - 前記電極の代わりとして配線層が設けられ、前記開口部は、前記配線層の一部が露出される請求項１または請求項２に記載のチップサイズパッケージ型の半導体装置。
- 前記パシベーション膜は、Ｓｉ窒化膜、エポキシ樹脂またはＰＩＸ膜で成る請求項１または請求項２に記載のチップサイズパッケージ型の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33784398A JP4462664B2 (ja) | 1998-11-27 | 1998-11-27 | チップサイズパッケージ型の半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33784398A JP4462664B2 (ja) | 1998-11-27 | 1998-11-27 | チップサイズパッケージ型の半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164621A JP2000164621A (ja) | 2000-06-16 |
| JP4462664B2 true JP4462664B2 (ja) | 2010-05-12 |
Family
ID=18312503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33784398A Expired - Lifetime JP4462664B2 (ja) | 1998-11-27 | 1998-11-27 | チップサイズパッケージ型の半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4462664B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661098B2 (en) * | 2002-01-18 | 2003-12-09 | International Business Machines Corporation | High density area array solder microjoining interconnect structure and fabrication method |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| JP2010010194A (ja) * | 2008-06-24 | 2010-01-14 | Nec Electronics Corp | 半導体装置 |
| JP5398429B2 (ja) * | 2009-09-02 | 2014-01-29 | 三菱電機株式会社 | 半導体装置 |
| JP2011103404A (ja) * | 2009-11-11 | 2011-05-26 | Tdk Corp | 基板分割装置、及び電子部品の製造方法 |
| JP6075825B2 (ja) * | 2012-04-26 | 2017-02-08 | 新光電気工業株式会社 | パッド形成方法 |
| JP6015240B2 (ja) * | 2012-08-24 | 2016-10-26 | Tdk株式会社 | 端子構造及び半導体素子 |
-
1998
- 1998-11-27 JP JP33784398A patent/JP4462664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164621A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442524B (zh) | 覆晶封裝以及半導體晶片 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US7977789B2 (en) | Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same | |
| US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
| US9153555B2 (en) | Method of wire bonding over active area of a semiconductor circuit | |
| KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
| US7489037B2 (en) | Semiconductor device and fabrication method thereof | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| US20060286791A1 (en) | Semiconductor wafer package and manufacturing method thereof | |
| US7863740B2 (en) | Semiconductor device having conductive bumps, metallic layers, covering layers and fabrication method thereof | |
| US20080054461A1 (en) | Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device | |
| US6555459B1 (en) | Method of manufacturing a semiconductor device | |
| US7214604B2 (en) | Method of fabricating ultra thin flip-chip package | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2000228423A (ja) | 半導体装置及びその製造方法 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2000195862A (ja) | 半導体装置およびその製造方法 | |
| US20040266066A1 (en) | Bump structure of a semiconductor wafer and manufacturing method thereof | |
| JP2006303036A (ja) | 半導体装置 | |
| KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |