JP2010010194A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010010194A
JP2010010194A JP2008164503A JP2008164503A JP2010010194A JP 2010010194 A JP2010010194 A JP 2010010194A JP 2008164503 A JP2008164503 A JP 2008164503A JP 2008164503 A JP2008164503 A JP 2008164503A JP 2010010194 A JP2010010194 A JP 2010010194A
Authority
JP
Japan
Prior art keywords
ubm
solder bump
semiconductor device
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008164503A
Other languages
English (en)
Inventor
Tetsushi Uno
哲史 宇野
Teruji Inomata
輝司 猪俣
Iwao Yajima
巌 八嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008164503A priority Critical patent/JP2010010194A/ja
Publication of JP2010010194A publication Critical patent/JP2010010194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半田バンプと半導体チップとの密着性を損なうことなく、UBM構成材料の半田バンプへの拡散を制御することにより、UBMの膜減りを低減させ、高温や高電流でのフリップチップの信頼性が向上した半導体装置を提供する。
【解決手段】半導体装置が、半導体基板と、前記半導体基板上に設けられ、配線と電気的に接続されたUBM(Under Bump Metal)と、前記UBMの上面に形成された半田バンプとを含み、前記UBMの上面は、前記UBMと前記半田バンプが直接接していない第一の領域と、前記UBMと前記半田バンプが直接接している第二の領域と、を有し、前記第二の領域において、前記UBMと前記半田バンプとが直接接している接触界面に前記UBMを構成する材料と前記半田バンプを構成する材料とからなる合金層を有することを特徴とする
【選択図】図1

Description

本発明は、フリップチップ実装に用いられる半田バンプ構造を備えた半導体装置に関する。
UBM(Under Bump Metal)を使用するフリップチップでは、半田バンプがUBM上に形成され、半田バンプとUBMとが合金層を形成することにより接合する。合金層は、温度ストレスおよび電流ストレスにより成長し、最終的にはUBMがすべて合金化する。図4に従来の半導体装置400の構造を示す。従来のフリップチップの構成では、図4(a)に示すように、UBM109の全面が半田バンプ117と直接接していた。
しかしながら、上記のような構成では、図4(b)に示すように、合金層119がUBM109の全面に形成されるため、種々の問題が懸念される。まず、合金層がUBMの全面に形成される場合、UBMの膜減りの問題が顕著となる。その結果、引張り強度および接合強度の劣化を引き起こす。また、高温、高電流で使用される場合、合金化が加速する。例えば電源として使用する等の高電流が流れる場合には、電流ストレスによりUBMの構成金属が半田バンプ中へ移動することも考えられる。その結果、ボイドの形成等を生じる。したがって、バンプが剥がれ易くなり、UBMの露出に至ることも考えられる。さらに、合金化が過剰に進行した場合、最終的には完全に合金化してUBMが消失してしまい、半田バンプ界面にボイドが形成される事例も報告されている。
かかる問題が生じる一つの原因としては、UBMと半田バンプとが合金化しやすいということである。例えば、鉛フリー半田バンプに一般的に含まれる錫(Sn)とUBMの主成分として用いられるニッケル(Ni)は合金化しやすく、特に高温(125℃以上)では、2,000時間程度でUBMに使用されるNiがすべて合金化してしまう。そのため、車載等の使用の場合、高温での製品信頼性の改善の余地があった。
特許文献1には、下地金属膜の全面にポストが形成され、さらに該ポストを覆うように半田バンプが形成された構成が記載されている。しかしながら、半導体チップと半田バンプとの接合は、UBMと半田バンプとの合金化により形成される合金層により達成される。したがって、特許文献1に記載の構成では、十分な接合強度が得られない可能性がある。
特開2006−245290号公報
上述の通り、従来、半導体チップと半田バンプとを接合するために、UBMの全面に接するように半田バンプを形成していた。しかしながら、かかる構成では、電流ストレスによりUBMの全面において合金化が進み、UBMが膜減りする等の種々の問題がある。一方、上記特許文献1に記載の方法では、UBMと半田バンプとの合金化による接合が確保されないため、半田バンプとチップとの接合強度が劣化し、剥がれ易くなることが懸念される。
そこで、半田バンプと半導体チップとの接合強度を確保しつつ、UBMの膜減りを制御することが必要とされている。特に、合金層による接合は確保しつつ、温度ストレスによるUBMの合金化の進行および電流ストレスによるUBM構成材料の移動を制御することが必要とされている。
本発明は上記事情に鑑みてなされたものであり、半田バンプおよびUBMの構成材料からなる合金層による接合を確保しつつ、UBM構成材料の半田バンプへの拡散を制御することにより、UBMの膜減りを低減させ、高温や高電流で使用する半田バンプの信頼性を向上させるものである。
本発明によれば、 半導体基板と、
前記半導体基板上に設けられ、配線と電気的に接続されたUBM(Under Bump Metal)と、
前記UBMの上面に形成された半田バンプとを含み、
前記UBMの上面は、前記UBMと前記半田バンプが直接接していない第一の領域と、前記UBMと前記半田バンプが直接接している第二の領域と、を有し、
前記第二の領域において、前記UBMと前記半田バンプとが直接接している接触界面に前記UBMを構成する材料と前記半田バンプを構成する材料とからなる合金層を有することを特徴とする半導体装置が提供される。
本発明においては、UBMと半田バンプとが直接接していない領域を設け、部分的にUBMが他の材料と合金化しにくい領域を有することにより、UBMの膜減り等の問題が低減される。さらに、合金層を有しない領域の周縁にUBMと半田バンプの構成材料からなる合金層が形成されるため、接合強度も確保できる。このような構成により、半導体チップと半田バンプとの密着性が確保されるとともに、バンプの剥がれ、ボイド等の問題の少ない、信頼性の高い半導体装置が提供される。
本発明によれば、半田バンプと半導体チップとの密着性を損なうことなく、電流ストレスによるUBMを構成する材料の半田バンプへの移動を抑制できる。また、温度ストレスによるUBMの合金化の進行を制御できる。その結果、バンプの剥がれ、UBMの消失等が防止される。したがって、フリップチップの信頼性が向上した半導体装置が提供される。
以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1実施形態)
本実施形態の半導体装置100は、図1に示すように、半導体基板101上に形成された酸化膜103と、酸化膜103上に形成された配線105とを含み、配線105と電気的に接続された下地金属膜(UBM(Under Bump Metal))109と、UBM109の上面に形成された半田バンプ117とを含む。UBM109とは、配線105との電気的接続を確保する導電膜である。さらに、本実施形態において、半田バンプ117で覆われたUBM109の上面の一部の領域において、UBM109と半田バンプ117とが直接接しておらず、かつUBM109と半田バンプ117とが直接接していない領域121の周縁において、UBM109と半田バンプ117とが直接接している。
UBM109と半田バンプ117とが直接接している接触界面においては、UBM109を構成する金属材料と半田バンプ117を構成する金属材料との合金化が起こり、合金層119が形成される。合金層119はUBM109に含まれる金属元素と半田バンプ117に含まれる金属元素とを含む。したがって、本実施形態によれば、UBM109と半田バンプ117との直接接触領域においては接触界面にUBM109を構成する材料と半田バンプ117を構成する材料とからなる合金層119を有する。合金層119を有することにより、半導体チップと半田バンプ117との接合が確保される。
一方、半導体装置100は、UBM109と半田バンプ117とは直接接していない領域121において、UBM109上面にUBM109を構成する材料と異種元素とからなる合金層を有しない。すなわち、UBM109は、UBM109直上に設けられている材料と実質的に合金層を形成しない。また、UBM109が半田バンプ117と直接接していないことにより、UBM109と半田バンプ117との合金化も生じない。
ここでいう合金層を有しないとは、UBM109が他の金属とまったく合金化していない場合および多少の合金化をしている場合も含む。多少の合金化をしている場合とは、合金化は見られるものの、実質的に合金化しておらず、合金化した層を形成していない場合等を含む。また、合金層は、連続または不連続の層であってよい。
UBM109と半田バンプ117とが直接接していない領域121は、UBM109上面の半田バンプ117で覆われた領域内に存在する。UBM109と半田バンプ117とが直接接していない領域121の位置は、特に限定されないが、好ましくは、UBM109の上面の中央部分であり、さらに好ましくは、配線105直上を含む領域である。UBM109と半田バンプ117とが直接接していない領域121の形状は任意の形状とすることができ、特に限定されないが、例えば、円形、四角形等の形状とすることができる。
UBM109と半田バンプ117とが直接接していない領域121におけるUBM109の上面の面積は、特に限定されないが、半田バンプ117が形成されたUBM109の上面全体の面積に基づいて、好ましくは、5%以上、75%以下、さらに好ましくは10%以上、70%以下である。このような範囲において、半導体チップの引張り強度が向上される。したがって、半導体チップと半田バンプ117との良好な密着性を確保することができる。
また、UBM109と半田バンプ117との接触界面に形成される合金層119は、UBM109と半田バンプ117とが直接接していない領域121の周縁に形成される。したがって、合金層119の形状は特に限定されないが、円環状、四角環状等の形状とすることができる。
以下、本実施形態の半導体装置200の製造方法を説明する。図2に、本実施形態の半導体装置200の製造方法の一例を示す。まず、シリコン基板201上に酸化膜203、配線205、および保護膜207を順次形成する(図2(a))。配線205は、銅、アルミニウムまたはこれらの合金などの導線性材料から形成される。
次に、スパッタリング法により第1の下地金属膜(UBM)を成膜する。本実施形態では、Niを主成分とするUBM(Ni膜209)を形成する。例えば、リソグラフィ技術を用いて所定のパターンでレジスト膜を形成した後、ウェットエッチングにより所定の位置にNi膜209を形成する(図2(b))。ここで、Ni膜209は電解めっき法により形成してもよい。
つづいて、第2の下地金属膜211をスパッタリング法により形成する(図2(c))。ここで、第2の下地金属膜211は、UBMを構成する材料であるNiと合金化しにくい材料を選択する。
第2の下地金属膜211上にフォトレジスト213を形成する(図2(d))。フォトレジスト213をマスクにして、ウェットエッチング法により第2の下地金属膜211を所定の位置に形成する(図2(e))。その後、フォトレジスト213を除去する(図2(f))。このようにして、Ni膜209上面の中央部分に選択的に第2の下地金属膜211が形成される。
次に、第2の下地金属膜211全面を覆うように、半田215を形成する(図2(g))。半田215としては、通常用いられる鉛フリー半田等を用いることができる。鉛フリー半田としては、Sn、Ag、およびCuを含むものが挙げられる。本実施形態では、Snを含む鉛フリー半田を用いる。半田215は電解めっき法、印刷法、またはボール搭載法により形成することができる。本実施形態では、Ni膜209と半田215との間に、第2の下地金属膜211が形成されているため、Ni膜209上面の中央部分において、Ni膜209と半田215とが直接接していない領域が形成される。
フラックス塗布後、リフローを行う。その結果、半田バンプ217が形成される(図2(h))。あるいは、フラックスなしのリフローにて半田バンプ217を形成してもよい。このようにして、半導体装置200においては、Ni膜209と半田バンプ217との接触界面には合金層219が形成される。一方、Ni膜209と半田バンプ217との間に第2の下地金属膜211が介在した領域においては、Ni膜209と第2の下地金属膜211との合金化は起こりにくい。したがって、Niと第2の下地金属膜211を構成する材料からなる合金層は形成されない。
合金化しにくい材料とは、UBMを構成する材料と合金化しにくく、実質的に合金層を形成しない材料、またはまったく合金化しない材料を含む。まったく合金化しない材料として非金属材料が挙げられる。本実施形態では、Ni膜209と合金化しにくい材料を用いることができる。Niと一般的な鉛フリー半田を構成するSnとは合金化しやすい。合金化しにくい材料として例えば金属を用いる場合、NiのSnへの拡散の活性化エネルギーを下回る活性化エネルギーを有する金属が挙げられる。例えば、NiのSnへの拡散の活性化エネルギーは0.2eV〜0.5eVである。したがって、合金化しにくい材料として、Niの拡散の活性化エネルギーが0.2eV未満の物質を用いることが好ましい。このような合金化しにくい材料としては、例えば、Au、Si、Ti、W、TaおよびAlからなる群より選択される一または二以上の材料が挙げられる。合金化しにくい材料として金属を用いた場合、UBMと半田バンプ217との接触面積が小さい場合であっても、電気的接続を十分に確保することができる。
従来のUBMを使用するフリップチップでは、UBM全面に半田バンプが接するように形成されていた。かかる構成では、合金層がUBMの全面に形成され、UBMの膜減りの問題が顕著であった。また、UBMの膜減りが進むことによる引張り強度および接合強度の劣化や、さらにはUBMが消失してしまい、ボイド等の発生により半田バンプの剥離等が生じるという懸念があった。しかしながら、接合強度を確保するためには、一定の合金化は必要である。
本実施形態では、Ni膜209と半田バンプ217とが直接接していない領域が設けられるため、部分的に合金層を有しない領域ができる。したがって、合金層を有しない領域ではNiの半田バンプ217への移動が抑制され、電流ストレスによるNiの移動量を減らすことができる。その結果、Ni膜209の膜減りが抑制される。さらに、かかる領域において、Ni膜209の消失を防止することができる。
一方、本実施形態において、Ni膜209と半田バンプ217とが直接接していない領域を取り囲むようにして合金層219が形成される。Ni膜209と半田バンプ217とが直接接していない領域を部分的に有していても、その周縁での合金層219による接合が可能である。したがって、半導体チップと半田バンプ217との密着性も損なわれない。さらに、合金層219の形状が合金層219の形成されていない領域の周縁を取り囲む形状となっているため、接合は強固で安定したものとなる。
本実施形態では、このような構成により、半導体チップと半田バンプ217との高い密着性が確保されるとともに、UBMの膜減りの問題が低減される。また、ボイドの発生が抑制され、半田バンプ217の剥がれを防ぐことができる。本実施形態によれば、高温や高電流での使用にも耐え得る信頼性の高い半導体装置が提供される。
(第2実施形態)
本実施形態では、本発明の他の半導体装置の例として、UBMと半田バンプ217とが直接接していない領域において、UBMと半田バンプ217との間にエアギャップが設けられた構造について説明する。図3に、本実施形態の半導体装置300の製造方法を示す。
シリコン基板201上にNi膜209を形成するところまでは、上述の第1実施形態と同様の手順を用いる。
次に、Ni膜209を覆うようにして印刷法により半田215を搭載する。ここで、Ni膜209と半田215との間にエアギャップ221が形成されるようにして半田215を搭載する(図3(a))。エアギャップ221は、保護膜207の開口寸法、Ni膜209の膜厚等を調整することにより、Ni膜209と半田215との間に形成することができる。
好ましくは、Ni膜209の上面の中央部には凹部が形成されている。凹部が形成されている場合、凹部にエアギャップ221が形成されるため、エアギャップ221の位置制御が容易になる。
第1実施形態と同様にして、フラックス塗布後、リフローを行う。その結果、半田バンプ217が形成される(図3(b))。あるいは、フラックスなしのリフローにて半田バンプ217を形成してもよい。このようにして、Ni膜209と半田バンプ217とが直接接していない領域において、Ni膜209と半田バンプ217との間にエアギャップ221が設けられた構造が達成される。
本実施形態の半導体装置300においては、第1実施形態の場合と同様に、Ni膜209と半田バンプ217との接触界面には合金層219が形成される。しかしながら、Ni膜209の上面にエアギャップ221が設けられた領域では、合金化が生じないため、かかる領域では合金層が形成されない。また、かかる領域では、Ni膜209と半田バンプ217とが直接接していないため、Ni膜209と半田バンプ217を構成する材料からなる合金層も形成されない。したがって、エアギャップ221が存在する領域では、Ni膜209の膜減りが抑制され、Ni膜209の消失を防止できる。一方、エアギャップ221の周縁領域では、Ni膜209と半田バンプ217を構成する材料からなる合金層219の存在により、半導体チップとNi膜209の接合強度を十分に確保することができる。その結果、バンプの剥がれ等が抑制され、信頼性の高い半導体装置を提供することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記実施形態ではUBMを主に構成する材料としてNiを用いたが、これに限定されず、Ni、Cu等から選択される一または二以上の材料を主成分として用いることができる。また、UBMは、一層または二層以上の多層構造であってもよく、例えば、Ni/TiWの二層構造であってもよい。
(実施例1)
上記第2実施形態と同様の方法を用いて、図3(b)に示すようなUBM上に半田バンプが形成され、さらにUBMと半田バンプとの間にエアギャップを有するフリップチップ構造を有する半導体装置を複数製造した。UBMとしてNiを主成分とする材料を用い、半田バンプとしてSnを主成分として含む鉛フリー半田を用いた。製造した複数の半導体装置において、エレクトロマイグレーション(EM)試験を行い、寿命比較を行った。かかる試験においては、通常仕様よりも高い電流および温度の試験条件を用いて寿命比較を行った。結果を図5に示す。
(実施例2)
実施例1と同様の方法を用いて、UBM上に半田バンプが形成され、さらにUBMと半田バンプとの間にエアギャップを有するフリップチップ構造を有する半導体装置を形成した。本実施例では、UBMが形成された上面全体の面積に基づいて、UBMと半田バンプとの接触面積が異なる複数の半導体装置を製造した。具体的には、UBMが形成された上面全体の面積に基づいて、UBMと半田バンプとの接触面積が、それぞれ(20%、)30%、85%、90%、および95%の半導体装置を製造した。
製造した半導体装置において、150℃で数千時間保管した後、JEDEC(Joint Election Device Engineering Council)規格に準拠して引張り強度試験を行った。具体的には、以下の方法を用いて試験した。
結果を図6に示す。
(比較例1)
エアギャップを形成しない以外は、実施例1と同様の方法を用いて、UBM上に半田バンプが形成されたフリップチップ構造を有する半導体装置を形成した。製造した複数の半導体装置において、実施例1と同様の条件でエレクトロマイグレーション(EM)試験を行い、寿命比較を行った。結果を図5に示す。
さらに、本比較例で得られた半導体装置において、実施例2と同様の引張り強度を試験を行った。図6に結果を示す。
図5からわかるように、エアギャップを有する実施例1においては、エアギャップを有しない比較例1よりも半導体装置の寿命が長い。実施例1においては、エアギャップの存在により、エアギャップの設けられた領域では合金化が生じない。また、Niと半田バンプとの電流経路を減らすことができるため、電流ストレスによるNiの移動量を減らすことができる。したがって、UBMの消失、ボイドの発生等が抑制される。さらに、エアギャップ周辺の領域では、Niと半田バンプとが直接接触している領域を有するため、高い接合強度も同時に確保される。その結果、半導体装置の寿命が長くなったと考えられる。実施例1では、UBMと半田バンプとの間にエアギャップを形成することにより、高温や高電流でもより長い寿命を有する、信頼性の高い半導体装置を得ることができた。
図6は、UBMと半田バンプとの接触面積と引張強度との関係を示す。図中、横軸はUBM上面全体の面積に対するUBMと半田バンプとの接触面積の割合(%)を示し、縦軸は、半導体装置の試験した全個数に対する、剥がれが生じた個数の比率(%)を示す。図6から、接合面積が100%の比較例1の場合と比較して、エアギャップを形成した実施例2の場合の方が剥がれ率が大きく減少していることがわかる。したがって、実施例2において、引張り強度の向上が達成された。
本実施形態の半導体装置の一例を示す断面図である。 本実施形態の半導体装置の製造方法の工程断面図である。 本実施形態の他の半導体装置の製造方法の工程断面図である。 従来の半導体装置の構造を示す断面図である。 実施例および比較例における、エレクトロマイグレーション試験による半導体装置の寿命比較を示す図である。 実施例および比較例における、UBMと半田バンプとの接触面積と引張強度との関係を示す図である。
符号の説明
100 半導体装置
101 半導体基板
103 酸化膜
105 配線
109 UBM
117 半田バンプ
119 合金層
121 UBMと半田バンプとが直接接していない領域
200 半導体装置
201 シリコン基板
203 酸化膜
205 配線
207 保護膜
209 Ni膜
211 第2の下地金属膜
213 フォトレジスト
215 半田
217 半田バンプ
219 合金層
221 エアギャップ
300 半導体装置
400 半導体装置

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に設けられ、配線と電気的に接続されたUBM(Under Bump Metal)と、
    前記UBMの上面に形成された半田バンプとを含み、
    前記UBMの上面は、前記UBMと前記半田バンプが直接接していない第一の領域と、前記UBMと前記半田バンプが直接接している第二の領域と、を有し、
    前記第二の領域において、前記UBMと前記半田バンプとが直接接している接触界面に前記UBMを構成する材料と前記半田バンプを構成する材料とからなる合金層を有することを特徴とする半導体装置。
  2. 前記第一の領域において、前記合金層を有しないことを特徴とする請求項1に記載の半導体装置。
  3. 前記第一の領域の面積が、前記半田バンプが形成された前記UBMの上面全体の面積に基づいて、5%以上、75%以下である、請求項1または2に記載の半導体装置。
  4. 前記第一の領域が、前記UBMの上面の中央部分に形成されている、請求項1乃至3のいずれかに記載の半導体装置。
  5. 前記第一の領域において、前記UBMと前記半田バンプとの間に合金化しにくい材料が設けられている、請求項1乃至4のいずれかに記載の半導体装置。
  6. 前記第一の領域において、前記UBMと前記半田バンプとの間にエアギャップが設けられている、請求項1乃至5のいずれかに記載の半導体装置。
  7. 前記UBMが主成分としてNiまたはCuを含む、請求項1乃至6のいずれかに記載の半導体装置。
  8. 前記合金化しにくい材料が、Au、Si、Ti、W、TaおよびAlからなる群より選択される一または二以上の材料である、請求項5に記載の半導体装置。
  9. 前記UBMの上面の中央部に凹部が形成されている、請求項1乃至8のいずれかに記載の半導体装置。
JP2008164503A 2008-06-24 2008-06-24 半導体装置 Pending JP2010010194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008164503A JP2010010194A (ja) 2008-06-24 2008-06-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164503A JP2010010194A (ja) 2008-06-24 2008-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2010010194A true JP2010010194A (ja) 2010-01-14

Family

ID=41590374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164503A Pending JP2010010194A (ja) 2008-06-24 2008-06-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2010010194A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128176A (ja) * 2009-07-13 2015-07-09 ウルトラテック インク 鉛フリーc4相互接続の信頼性を改善するための構造体及び方法
KR20190055699A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211751A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Structure of solder electrode
JPH0470743U (ja) * 1990-10-31 1992-06-23
JP2000164621A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2001156091A (ja) * 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211751A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Structure of solder electrode
JPH0470743U (ja) * 1990-10-31 1992-06-23
JP2000164621A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2001156091A (ja) * 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128176A (ja) * 2009-07-13 2015-07-09 ウルトラテック インク 鉛フリーc4相互接続の信頼性を改善するための構造体及び方法
KR20190055699A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102108981B1 (ko) * 2017-11-15 2020-05-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 및 방법
US11062978B2 (en) 2017-11-15 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11728249B2 (en) 2017-11-15 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Similar Documents

Publication Publication Date Title
TWI442532B (zh) 積體電路元件與封裝組件
TW449813B (en) Semiconductor device with bump electrode
US8492891B2 (en) Cu pillar bump with electrolytic metal sidewall protection
US5503286A (en) Electroplated solder terminal
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US20030155408A1 (en) Sacrificial seed layer process for forming c4 solder bumps
JP2007096315A (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
JP2005294827A (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続
JP2008172232A (ja) パッケージのバンプ下冶金(ubm)構造及びそれを製造する方法
TW201142997A (en) Integrated circuit devices, fabrication method thereof and packaging assembly
US20020086520A1 (en) Semiconductor device having bump electrode
JP2008028112A (ja) 半導体装置の製造方法
US11664297B2 (en) Manufacturing method for reflowed solder balls and their under bump metallurgy structure
JP2010010194A (ja) 半導体装置
JPH11145174A (ja) 半導体装置およびその製造方法
US9461010B2 (en) Debond interconnect structures
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2005109171A (ja) 半導体装置およびその製造方法
JPH11233542A (ja) 半導体装置及びその製造方法
CN101286464A (zh) 在凸块下金属层上形成金属凸块的方法
TWI264788B (en) Chip structure and chip manufacturing process
US20210242155A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2010087147A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127