JP2001156091A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001156091A JP2001156091A JP33941499A JP33941499A JP2001156091A JP 2001156091 A JP2001156091 A JP 2001156091A JP 33941499 A JP33941499 A JP 33941499A JP 33941499 A JP33941499 A JP 33941499A JP 2001156091 A JP2001156091 A JP 2001156091A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- organic material
- metal film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田バンプ付き半導体装置を実装基板に実装
する際に生ずる熱応力によって、半田バンプ部に熱疲労
が発生し、やがて亀裂が発生して接続不良に至ることが
あった。 【解決手段】 半導体基板１のパッド２の領域のカレン
トフィルム４上に拡散防止金属膜６を形成し、その上
に、内部にボイド８を形成した半田バンプ７を形成した
ものである。
する際に生ずる熱応力によって、半田バンプ部に熱疲労
が発生し、やがて亀裂が発生して接続不良に至ることが
あった。 【解決手段】 半導体基板１のパッド２の領域のカレン
トフィルム４上に拡散防止金属膜６を形成し、その上
に、内部にボイド８を形成した半田バンプ７を形成した
ものである。
Description
【０００１】
【発明の属する技術分野】本発明は半田バンプを有する
半導体装置及びその製造方法に関するものである。
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、接続端子として半田バンプを使用
する半導体装置においては、回路や電極を形成したシリ
コンの半導体基板（ウェハ又はチップ）のアルミパッド
領域上にカレントフィルム及び拡散防止金属膜を介して
半田バンプが形成されている。
する半導体装置においては、回路や電極を形成したシリ
コンの半導体基板（ウェハ又はチップ）のアルミパッド
領域上にカレントフィルム及び拡散防止金属膜を介して
半田バンプが形成されている。
【０００３】この半田バンプの内部はバンプ材料の半田
が充填されており、半田バンプ付き半導体装置を実装基
板上に実装した後もその構造は変らない。
が充填されており、半田バンプ付き半導体装置を実装基
板上に実装した後もその構造は変らない。
【０００４】
【発明が解決しようとする課題】しかしながら、半田バ
ンプ付き半導体装置が実際に使用される場合、実装基板
上に実装し、その後熱応力緩和のために半導体装置と実
装基板間に樹脂が充填される。この状態で温度負荷があ
った場合、半導体装置と実装基板間の線膨張係数の差か
ら起因する熱応力が発生し、樹脂はこの熱応力を緩和す
る。
ンプ付き半導体装置が実際に使用される場合、実装基板
上に実装し、その後熱応力緩和のために半導体装置と実
装基板間に樹脂が充填される。この状態で温度負荷があ
った場合、半導体装置と実装基板間の線膨張係数の差か
ら起因する熱応力が発生し、樹脂はこの熱応力を緩和す
る。
【０００５】しかし、熱応力が大きい場合には樹脂だけ
ではまかないきれなくなり、半田バンプ部に応力が集中
する。このためクリープ歪や塑性歪などの非弾性歪が蓄
積し、やがて亀裂が発生・進展し、接続不良に至る。
ではまかないきれなくなり、半田バンプ部に応力が集中
する。このためクリープ歪や塑性歪などの非弾性歪が蓄
積し、やがて亀裂が発生・進展し、接続不良に至る。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明は半田バンプ内にボイドを形成したものであ
る。
め、本発明は半田バンプ内にボイドを形成したものであ
る。
【０００７】
【発明の実施の形態】図１及び図２は本発明の第１の実
施形態の製造方法を示す図で、各工程を断面図で示して
いる。
施形態の製造方法を示す図で、各工程を断面図で示して
いる。
【０００８】第１の実施形態としての半導体装置は、図
２（ｆ）に示したように、半導体基板１のアルミ電極で
あるパッド２及びパッシベーション膜３上にカレントフ
ィルム４が形成され、更にパッド２の領域上のカレント
フィルム４上に穴５の開いた拡散防止金属膜６が形成さ
れている。
２（ｆ）に示したように、半導体基板１のアルミ電極で
あるパッド２及びパッシベーション膜３上にカレントフ
ィルム４が形成され、更にパッド２の領域上のカレント
フィルム４上に穴５の開いた拡散防止金属膜６が形成さ
れている。
【０００９】半田バンプ７は拡散防止金属膜６上に形成
され、半田バンプ７内にはボイド８が形成されている。
ボイド８は拡散防止金属膜６の穴５を含めて構成されて
いる。
され、半田バンプ７内にはボイド８が形成されている。
ボイド８は拡散防止金属膜６の穴５を含めて構成されて
いる。
【００１０】図１及び図２を用いて第１の実施形態の製
造方法を説明する。
造方法を説明する。
【００１１】まず、回路や電極等が形成されたウェハ又
はチップ状の半導体基板１を準備する。半導体基板１に
は、電極となるパッド２やパッシベーション膜３が形成
されているので、（ａ）に示すように、その上にカレン
トフィルム４をスパッタ法で形成する。カレントフィル
ム４は後に拡散防止金属膜６をメッキ法で形成するとき
に使用するカソード電極となるものである。
はチップ状の半導体基板１を準備する。半導体基板１に
は、電極となるパッド２やパッシベーション膜３が形成
されているので、（ａ）に示すように、その上にカレン
トフィルム４をスパッタ法で形成する。カレントフィル
ム４は後に拡散防止金属膜６をメッキ法で形成するとき
に使用するカソード電極となるものである。
【００１２】（ｂ）においては、パッド２の領域を除く
カレントフィルム４上にレジスト９を塗布して膜を形成
し、パッド２の領域のカレントフィルム４上の一部に有
機材料１０を塗布する。この際、有機材料１０はレジス
ト９と接触しないように、パッド２の領域上の中央部に
塗布すると良い。
カレントフィルム４上にレジスト９を塗布して膜を形成
し、パッド２の領域のカレントフィルム４上の一部に有
機材料１０を塗布する。この際、有機材料１０はレジス
ト９と接触しないように、パッド２の領域上の中央部に
塗布すると良い。
【００１３】なお、有機材料１０はリフロー時の高温例
えば２３０℃〜２４０℃で燃焼し、ガスを発生するよう
なものなら何でも良く、レジストでも良い。
えば２３０℃〜２４０℃で燃焼し、ガスを発生するよう
なものなら何でも良く、レジストでも良い。
【００１４】（ｃ）においては、露出しているカレント
フィルム４上に拡散防止金属膜６をメッキ法で形成す
る。このとき、拡散防止金属膜６を形成した後にも、パ
ッド２の領域上の有機材料１０が拡散防止金属膜６に完
全に覆われないで露出するように、有機材料１０と拡散
防止金属膜６の厚さを決定する。
フィルム４上に拡散防止金属膜６をメッキ法で形成す
る。このとき、拡散防止金属膜６を形成した後にも、パ
ッド２の領域上の有機材料１０が拡散防止金属膜６に完
全に覆われないで露出するように、有機材料１０と拡散
防止金属膜６の厚さを決定する。
【００１５】（ｄ）においては、拡散防止金属膜６及び
有機材料１０の上に半田メッキにより所定の高さまで半
田層１１を形成する。この際、レジスト９上に半田層１
１がかかっても構わない。
有機材料１０の上に半田メッキにより所定の高さまで半
田層１１を形成する。この際、レジスト９上に半田層１
１がかかっても構わない。
【００１６】（ｅ）においては、溶剤を用いて不要なレ
ジスト９を除去する。このとき、有機材料１０は半田層
１１に覆われているため除去されない。
ジスト９を除去する。このとき、有機材料１０は半田層
１１に覆われているため除去されない。
【００１７】（ｆ）においては、リフローを行い、半田
層１１の形状を整形して半田バンプ７を形成する。この
とき、パッド２の領域上の有機材料１０はリフロー時の
高温（２３０℃〜２４０℃）で燃焼し、炭素、炭酸ガ
ス、水蒸気に変化する。炭酸ガスや水蒸気は高温のため
膨張し、半田バンプ７内に拡散防止金属膜６の穴５を含
めてボイド８を形成する。また、炭素はこのボイド８の
内壁に付着する。
層１１の形状を整形して半田バンプ７を形成する。この
とき、パッド２の領域上の有機材料１０はリフロー時の
高温（２３０℃〜２４０℃）で燃焼し、炭素、炭酸ガ
ス、水蒸気に変化する。炭酸ガスや水蒸気は高温のため
膨張し、半田バンプ７内に拡散防止金属膜６の穴５を含
めてボイド８を形成する。また、炭素はこのボイド８の
内壁に付着する。
【００１８】ボイド８の体積はパッド２の領域上に形成
する有機材料１０の材質と体積とで制御することができ
る。有機材料１０の組成を調べれば、炭素、水素、酸素
の割合が分かり、その後、体積から重量を算出して全元
素の量を求め、そこからガスの体積を算出するのであ
る。所望の大きさのボイド８を得ることはこれにより可
能となる。
する有機材料１０の材質と体積とで制御することができ
る。有機材料１０の組成を調べれば、炭素、水素、酸素
の割合が分かり、その後、体積から重量を算出して全元
素の量を求め、そこからガスの体積を算出するのであ
る。所望の大きさのボイド８を得ることはこれにより可
能となる。
【００１９】なお、ボイド８の位置、個数、大きさ等は
パッケージ、半田バンプ７の大きさ、材料、さらされる
環境条件等で最適な条件が異なるため、条件に応じて設
定すれば良い。
パッケージ、半田バンプ７の大きさ、材料、さらされる
環境条件等で最適な条件が異なるため、条件に応じて設
定すれば良い。
【００２０】半導体装置を実装基板に実装する場合、半
導体装置と実装基板間に樹脂が充填されるが、第１の実
施形態のように半田バンプ７内にボイド８が形成されて
いる場合には、このボイド８が存在するため、温度負荷
が発生した場合、以下の事象が遂行すると考えられる。
導体装置と実装基板間に樹脂が充填されるが、第１の実
施形態のように半田バンプ７内にボイド８が形成されて
いる場合には、このボイド８が存在するため、温度負荷
が発生した場合、以下の事象が遂行すると考えられる。
【００２１】温度変化が生じた場合、半導体装置と実装
基板間の線膨張係数の差から起因する熱応力が発生す
る。半田バンプ７は樹脂に周りを囲まれているため、半
田バンプ７に発生する熱応力は主にバンプ７内のボイド
８を変形するエネルギーに変換される。これにより熱応
力が吸収、緩和され、半田バンプ部の亀裂を予防し、接
続不良を防止することができる。
基板間の線膨張係数の差から起因する熱応力が発生す
る。半田バンプ７は樹脂に周りを囲まれているため、半
田バンプ７に発生する熱応力は主にバンプ７内のボイド
８を変形するエネルギーに変換される。これにより熱応
力が吸収、緩和され、半田バンプ部の亀裂を予防し、接
続不良を防止することができる。
【００２２】この効果は構造解析シミュレーションによ
っても実証されている。
っても実証されている。
【００２３】半田接続部を持つパッケージの熱疲労寿命
は、一般に金属について成立すると言われているコフィ
ンマンソン則に基き、最大相当非弾性歪振幅値によって
以下のように表される。
は、一般に金属について成立すると言われているコフィ
ンマンソン則に基き、最大相当非弾性歪振幅値によって
以下のように表される。
【００２４】Ｎｆ＝Ｃ・Δεinmax-n Ｎｆ：熱疲労寿命、Δεinmax：最大相当非弾性歪振幅
値、Ｃ，ｎ：材料定数この式によると最大相当非線型歪
振幅値（以下、歪振幅値と称す）が大きいほど熱疲労寿
命が低下し、小さいほど熱疲労寿命が延伸することが予
想できる。構造解析シミュレーションを行うと、この式
の入力要素である歪振幅値を算出することができるた
め、今回ボイドの存在するモデルと存在しないモデルと
で解析を実施し、歪振幅値から熱疲労寿命の相対比較を
行った。なお、亀裂の発生個所はこの歪振幅値発生個所
であるということが一般的に知られている。
値、Ｃ，ｎ：材料定数この式によると最大相当非線型歪
振幅値（以下、歪振幅値と称す）が大きいほど熱疲労寿
命が低下し、小さいほど熱疲労寿命が延伸することが予
想できる。構造解析シミュレーションを行うと、この式
の入力要素である歪振幅値を算出することができるた
め、今回ボイドの存在するモデルと存在しないモデルと
で解析を実施し、歪振幅値から熱疲労寿命の相対比較を
行った。なお、亀裂の発生個所はこの歪振幅値発生個所
であるということが一般的に知られている。
【００２５】非線型解析ソフトを用い３次元弾塑性解析
を行ったところ、表１の結果が得られた。
を行ったところ、表１の結果が得られた。
【００２６】
【表１】
【００２７】これによると、ボイド有りモデルのボイド
内壁に発生した歪振幅値はボイドの無いモデルのバンプ
表面に発生した歪振幅値と比較して大きいため、寿命の
低下が懸念される。しかし、ボイド内部はボイド表面と
比較して面積も小さく、閉じた空間なので、たとえ歪振
幅値が大きくてもこの場所が亀裂の発生・進展個所には
ならないと考えられる。
内壁に発生した歪振幅値はボイドの無いモデルのバンプ
表面に発生した歪振幅値と比較して大きいため、寿命の
低下が懸念される。しかし、ボイド内部はボイド表面と
比較して面積も小さく、閉じた空間なので、たとえ歪振
幅値が大きくてもこの場所が亀裂の発生・進展個所には
ならないと考えられる。
【００２８】このため、自由度も大きく一般的に亀裂の
発生個所とされているバンプ表面に注目すると、ボイド
有りのモデルの方が無しのモデルよりも歪振幅値が小さ
いことが判る。これを前記したコフィンマンソン式に当
てはめた場合、ボイド無しのモデルの寿命を１とすると
ボイド有りのモデルの寿命は１．５３３となり、ボイド
の存在が熱疲労寿命の向上に関係してくることが判る。
発生個所とされているバンプ表面に注目すると、ボイド
有りのモデルの方が無しのモデルよりも歪振幅値が小さ
いことが判る。これを前記したコフィンマンソン式に当
てはめた場合、ボイド無しのモデルの寿命を１とすると
ボイド有りのモデルの寿命は１．５３３となり、ボイド
の存在が熱疲労寿命の向上に関係してくることが判る。
【００２９】図３及び図４は本発明の第２の実施形態の
製造方法を示す図で、各工程を断面図で示している。
製造方法を示す図で、各工程を断面図で示している。
【００３０】第２の実施形態の半導体装置は、図４
（ｇ）に示したように、半導体基板１のパッド２及びパ
ッシベーション膜３上にカレントフィルム４が形成さ
れ、更にパッド２の領域上のカレントフィルム４上に拡
散防止金属膜１６が形成されている。
（ｇ）に示したように、半導体基板１のパッド２及びパ
ッシベーション膜３上にカレントフィルム４が形成さ
れ、更にパッド２の領域上のカレントフィルム４上に拡
散防止金属膜１６が形成されている。
【００３１】半田バンプ７は拡散防止金属膜１６上に形
成され、半田バンプ７内にはボイド１８が形成されてい
る。ボイド１８は拡散防止金属膜１６に接して形成され
る。
成され、半田バンプ７内にはボイド１８が形成されてい
る。ボイド１８は拡散防止金属膜１６に接して形成され
る。
【００３２】図３及び図４を用いて第２の実施形態の製
造方法を説明する。図３（ａ）までは図１（ａ）の第１
の実施形態と同じである。
造方法を説明する。図３（ａ）までは図１（ａ）の第１
の実施形態と同じである。
【００３３】（ｂ）においては、パッド２の領域を除く
カレントフィルム４上にレジスト９を塗布する。
カレントフィルム４上にレジスト９を塗布する。
【００３４】（ｃ）においては、露出しているカレント
フィルム４上に拡散防止金属膜１６を形成する。
フィルム４上に拡散防止金属膜１６を形成する。
【００３５】（ｄ）においては、パッド２の領域の拡散
防止金属膜１６上の一部に有機材料１０を塗布する。こ
の際、有機材料１０がレジスト９と接触しないようにす
る。
防止金属膜１６上の一部に有機材料１０を塗布する。こ
の際、有機材料１０がレジスト９と接触しないようにす
る。
【００３６】（ｅ）においては、拡散防止金属膜１６及
び有機材料１０上に半田メッキにより所定の高さまで半
田層１１を形成する。
び有機材料１０上に半田メッキにより所定の高さまで半
田層１１を形成する。
【００３７】（ｆ）においては、溶剤を用いて不要なレ
ジスト９を除去する。このとき、有機材料１０は半田層
１１に覆われているため除去されない。
ジスト９を除去する。このとき、有機材料１０は半田層
１１に覆われているため除去されない。
【００３８】（ｇ）においては、リフローを行い、半田
層１１の形状を整形して半田バンプ７を形成すると共
に、有機材料１０を燃焼させ、ガスを発生させて半田バ
ンプ７内に拡散防止金属膜１６に接触するボイド１８を
形成する。
層１１の形状を整形して半田バンプ７を形成すると共
に、有機材料１０を燃焼させ、ガスを発生させて半田バ
ンプ７内に拡散防止金属膜１６に接触するボイド１８を
形成する。
【００３９】以上のように第２の実施形態によれば、第
１の実施形態の効果に加えて、第１の実施形態では拡散
防止金属膜６に穴５が開いており、このため有機材料１
０が完全燃焼しなかった場合に残存すると考えられる有
機物がこの穴５とカレントフィルム４を通してパッド２
を腐食させる可能性があるが、第２の実施形態では拡散
防止金属膜１６上にボイド１８が形成されるため、もし
有機物残渣が存在したとしてもパッド２は拡散防止金属
膜１６によって保護されるので、パッド２の腐食の心配
は無い。
１の実施形態の効果に加えて、第１の実施形態では拡散
防止金属膜６に穴５が開いており、このため有機材料１
０が完全燃焼しなかった場合に残存すると考えられる有
機物がこの穴５とカレントフィルム４を通してパッド２
を腐食させる可能性があるが、第２の実施形態では拡散
防止金属膜１６上にボイド１８が形成されるため、もし
有機物残渣が存在したとしてもパッド２は拡散防止金属
膜１６によって保護されるので、パッド２の腐食の心配
は無い。
【００４０】図５及び図６は本発明の第３の実施形態の
製造方法を示す図で、各工程を断面図で示している。
製造方法を示す図で、各工程を断面図で示している。
【００４１】第３の実施形態の半導体装置は、図６
（ｈ）に示したように、第２の実施形態と同様に半導体
基板１のパッド２及びパッシベーション膜３上にカレン
トフィルム４が形成され、更にパッド２の領域上のカレ
ントフィルム４上に拡散防止金属膜１６が形成されてい
る。
（ｈ）に示したように、第２の実施形態と同様に半導体
基板１のパッド２及びパッシベーション膜３上にカレン
トフィルム４が形成され、更にパッド２の領域上のカレ
ントフィルム４上に拡散防止金属膜１６が形成されてい
る。
【００４２】半田バンプ７は拡散防止金属膜１６上に形
成され、半田バンプ７内にはボイド２８が完全に内包さ
れるように形成されている。
成され、半田バンプ７内にはボイド２８が完全に内包さ
れるように形成されている。
【００４３】図５及び図６を用いて第３の実施形態の製
造方法を説明する。図５（ｃ）までは図３（ｃ）までの
第２の実施形態と同じである。
造方法を説明する。図５（ｃ）までは図３（ｃ）までの
第２の実施形態と同じである。
【００４４】（ｄ）においては、拡散防止金属膜１６上
に半田メッキにより第１の半田層１２を形成する。第１
の半田層１２はレジスト９の高さと同程度に形成され
る。
に半田メッキにより第１の半田層１２を形成する。第１
の半田層１２はレジスト９の高さと同程度に形成され
る。
【００４５】（ｅ）においては、第１の半田層１２上の
一部に有機材料１０を塗布する。
一部に有機材料１０を塗布する。
【００４６】（ｆ）においては、第１の半田層１２及び
有機材料１０上に、有機材料１０を覆うように所定の高
さまで半田メッキにより第２の半田層１３を形成する。
有機材料１０上に、有機材料１０を覆うように所定の高
さまで半田メッキにより第２の半田層１３を形成する。
【００４７】（ｇ）においては、溶剤を用いて不要なレ
ジスト９を除去する。このとき有機材料１０は第２の半
田層１３に覆われているため除去されない。
ジスト９を除去する。このとき有機材料１０は第２の半
田層１３に覆われているため除去されない。
【００４８】（ｈ）においては、リフローを行い、第１
の半田層１２、第２の半田層１３を整形して半田バンプ
７を形成すると共に、有機材料１０を燃焼させ、ガスを
発生させてボイド２８を形成する。
の半田層１２、第２の半田層１３を整形して半田バンプ
７を形成すると共に、有機材料１０を燃焼させ、ガスを
発生させてボイド２８を形成する。
【００４９】ボイド２８は拡散防止金属膜１６に接触す
ることなく、半田バンプ７内に完全に内包されるように
形成される。半導体装置を実装基板に実装したときはボ
イド２８は移動することはあるが、ボイド２８の表面張
力によって拡散防止金属膜１６と接触するようなことは
ない。
ることなく、半田バンプ７内に完全に内包されるように
形成される。半導体装置を実装基板に実装したときはボ
イド２８は移動することはあるが、ボイド２８の表面張
力によって拡散防止金属膜１６と接触するようなことは
ない。
【００５０】以上のように第３の実施形態によれば、第
２の実施形態の効果に加えて、ボイド２８が拡散防止金
属膜１６に接触していないので、半田バンプ７と拡散防
止金属膜１６間の密着強度が増加し、更に熱疲労寿命の
延伸が期待できる。
２の実施形態の効果に加えて、ボイド２８が拡散防止金
属膜１６に接触していないので、半田バンプ７と拡散防
止金属膜１６間の密着強度が増加し、更に熱疲労寿命の
延伸が期待できる。
【００５１】なお、上記では半田バンプを有する半導体
装置について説明してきたが、ＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）型半導体装置の半田ボール内にボイ
ドを形成しても良く、同様に熱応力を吸収・緩和して接
続不良を防止することができる。
装置について説明してきたが、ＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）型半導体装置の半田ボール内にボイ
ドを形成しても良く、同様に熱応力を吸収・緩和して接
続不良を防止することができる。
【００５２】
【発明の効果】上記したように、本発明は半田バンプ内
にボイドを形成したので、半導体装置を実装基板に実装
する際に生じる熱応力を吸収・緩和し、半田バンプ部の
亀裂を予防して接続不良を防止することができる。
にボイドを形成したので、半導体装置を実装基板に実装
する際に生じる熱応力を吸収・緩和し、半田バンプ部の
亀裂を予防して接続不良を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の製造方法を示す図
（その１）
（その１）
【図２】第１の実施形態の製造方法を示す図（その２）
【図３】本発明の第２の実施形態の製造方法を示す図
（その１）
（その１）
【図４】第２の実施形態の製造方法を示す図（その２）
【図５】本発明の第３の実施形態の製造方法を示す図
（その１）
（その１）
【図６】第３の実施形態の製造方法を示す図（その２）
１ 半導体基板 ２ パッド ３ パッシベーション膜 ４ カレントフィルム ５ 穴 ６，１６ 拡散防止金属膜 ７ 半田バンプ ８，１８，２８ ボイド ９ レジスト １０ 有機材料 １１ 半田層 １２ 第１の半田層 １３ 第２の半田層
Claims (9)
- 【請求項１】 半田バンプを有する半導体装置におい
て、 前記半田バンプ内にボイドを形成したことを特徴とする
半導体装置。 - 【請求項２】 前記ボイドを拡散防止金属膜に形成した
穴を含めて形成したことを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記ボイドを拡散防止金属膜に接触して
形成したことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記半田バンプに内包されるように前記
ボイドを形成したことを特徴とする請求項１記載の半導
体装置。 - 【請求項５】 半田バンプを有する半導体装置の製造方
法において、 半導体基板を準備する工程と、 前記半導体基板のパッド上を含めてカレントフィルムを
形成する工程と、 前記パッド領域を除く前記カレントフィルム上にレジス
トを塗布し、前記パッド領域の前記カレントフィルム上
の一部に高温でガスを発生する有機材料を塗布する工程
と、 露出している前記カレントフィルム上に拡散防止金属膜
を形成する工程と、 前記拡散防止金属膜及び有機材料上に半田層を形成する
工程と、 前記レジストを除去する工程と、 加熱して前記半田層から半田バンプを形成すると共に前
記有機材料を燃焼させ、ガスを発生させて前記半田バン
プ内にボイドを形成する工程と、を備えたことを特徴と
する半導体装置の製造方法。 - 【請求項６】 半田バンプを有する半導体装置の製造方
法において、 半導体基板を準備する工程と、 前記半導体基板のパッド上を含めてカレントフィルムを
形成する工程と、 前記パッド領域を除く前記カレントフィルム上にレジス
トを塗布する工程と、 露出している前記カレントフィルム上に拡散防止金属膜
を形成する工程と、 前記パッド領域の前記拡散防止金属膜上の一部に高温で
ガスを発生する有機材料を塗布する工程と、 前記拡散防止金属膜及び有機材料上に半田層を形成する
工程と、 前記レジストを除去する工程と、 加熱して前記半田層から半田バンプを形成すると共に前
記有機材料を燃焼させ、ガスを発生させて前記半田バン
プ内にボイドを形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項７】 半田バンプを有する半導体装置の製造方
法において、 半導体基板を準備する工程と、 前記半導体基板のパッド上を含めてカレントフィルムを
形成する工程と、 前記パッド領域を除く前記カレントフィルム上にレジス
トを塗布する工程と、 露出している前記カレントフィルム上に拡散防止金属膜
を形成する工程と、 前記拡散防止金属膜上に第１の半田層を形成する工程
と、 前記第１の半田層上の一部に高温でガスを発生する有機
材料を塗布する工程と、 前記有機材料を覆うように第
２の半田層を形成する工程と、 前記レジストを除去する工程と、 加熱して前記第１及び第２の半田層から半田バンプを形
成すると共に前記有機材料を燃焼させ、ガスを発生させ
て前記半田バンプ内にボイドを形成する工程と、を備え
たことを特徴とする半導体装置の製造方法。 - 【請求項８】 前記有機材料がレジストであることを特
徴とする請求項５〜７のいずれかに記載の半導体装置の
製造方法。 - 【請求項９】 ＢＧＡ型半導体装置において、 半田ボール内にボイドを形成したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33941499A JP2001156091A (ja) | 1999-11-30 | 1999-11-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33941499A JP2001156091A (ja) | 1999-11-30 | 1999-11-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156091A true JP2001156091A (ja) | 2001-06-08 |
Family
ID=18327256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33941499A Pending JP2001156091A (ja) | 1999-11-30 | 1999-11-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156091A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596452B1 (ko) | 2005-03-22 | 2006-07-04 | 삼성전자주식회사 | 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법 |
| US7268430B2 (en) | 2004-08-30 | 2007-09-11 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| US7301243B2 (en) | 2004-08-30 | 2007-11-27 | Sharp Kabushiki Kaisha | High-reliable semiconductor device using hermetic sealing of electrodes |
| JP2007317957A (ja) * | 2006-05-26 | 2007-12-06 | Sony Corp | はんだボール、半導体装置及びはんだボールの製造方法 |
| JP2008135518A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体とその製造方法 |
| JP2010010194A (ja) * | 2008-06-24 | 2010-01-14 | Nec Electronics Corp | 半導体装置 |
| US7888258B2 (en) * | 2007-09-27 | 2011-02-15 | Fujitsu Semiconductor Limited | Forming method of electrode and manufacturing method of semiconductor device |
| KR101030949B1 (ko) * | 2009-02-05 | 2011-04-28 | (주)애니솔 | 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지 |
| KR101050567B1 (ko) * | 2007-08-20 | 2011-07-19 | 완-링 유 | 반도체 연결패드 상의 금속범프 형성방법 |
| US8120188B2 (en) | 2006-11-28 | 2012-02-21 | Panasonic Corporation | Electronic component mounting structure and method for manufacturing the same |
| JP2015128176A (ja) * | 2009-07-13 | 2015-07-09 | ウルトラテック インク | 鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 |
| TWI673854B (zh) * | 2017-09-19 | 2019-10-01 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
-
1999
- 1999-11-30 JP JP33941499A patent/JP2001156091A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776735B2 (en) | 2004-08-30 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| US7268430B2 (en) | 2004-08-30 | 2007-09-11 | Renesas Technology Corp. | Semiconductor device and process for manufacturing the same |
| US7301243B2 (en) | 2004-08-30 | 2007-11-27 | Sharp Kabushiki Kaisha | High-reliable semiconductor device using hermetic sealing of electrodes |
| KR100596452B1 (ko) | 2005-03-22 | 2006-07-04 | 삼성전자주식회사 | 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법 |
| JP2007317957A (ja) * | 2006-05-26 | 2007-12-06 | Sony Corp | はんだボール、半導体装置及びはんだボールの製造方法 |
| JP2008135518A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体とその製造方法 |
| US8120188B2 (en) | 2006-11-28 | 2012-02-21 | Panasonic Corporation | Electronic component mounting structure and method for manufacturing the same |
| KR101050567B1 (ko) * | 2007-08-20 | 2011-07-19 | 완-링 유 | 반도체 연결패드 상의 금속범프 형성방법 |
| US7888258B2 (en) * | 2007-09-27 | 2011-02-15 | Fujitsu Semiconductor Limited | Forming method of electrode and manufacturing method of semiconductor device |
| JP2010010194A (ja) * | 2008-06-24 | 2010-01-14 | Nec Electronics Corp | 半導体装置 |
| KR101030949B1 (ko) * | 2009-02-05 | 2011-04-28 | (주)애니솔 | 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지 |
| JP2015128176A (ja) * | 2009-07-13 | 2015-07-09 | ウルトラテック インク | 鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 |
| TWI673854B (zh) * | 2017-09-19 | 2019-10-01 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW523898B (en) | Semiconductor device and method of manufacturing the same | |
| JP2001156091A (ja) | 半導体装置及びその製造方法 | |
| US6696757B2 (en) | Contact structure for reliable metallic interconnection | |
| Liu et al. | Effects of solder joint shape and height on thermal fatigue lifetime | |
| JP4904767B2 (ja) | 半導体装置 | |
| TW546693B (en) | Hollow solder structure having improved reliability and method of manufacturing the same | |
| JP4998073B2 (ja) | 半導体チップおよびその製造方法 | |
| TWI280652B (en) | High-reliable semiconductor device using hermetic sealing of electrodes | |
| TW550800B (en) | Integrated circuit package without solder mask and method for the same | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| TW592013B (en) | Solder bump structure and the method for forming the same | |
| JP2009200274A (ja) | 集積半導体装置 | |
| JP2009054790A (ja) | 半導体装置 | |
| JP2007059440A (ja) | 半導体装置の製造方法 | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| US7791185B2 (en) | Pin grid array package substrate including pins having curved pin heads | |
| JPH058570B2 (ja) | ||
| JPH11214447A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP2011238789A (ja) | 半導体装置及びその製造方法 | |
| Zama et al. | Flip chip interconnect systems using wire stud bumps and lead free solder | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| Geng et al. | Stress simulation analysis of CIS interconnect solder joints under thermal cycling | |
| US11764183B2 (en) | Joint structure, semiconductor device, and method of manufacturing same | |
| JP3284055B2 (ja) | 半導体素子、半導体装置、および半導体装置の検査方法 | |
| JP2006049427A (ja) | 半導体装置の製造方法 |