JP4998073B2 - 半導体チップおよびその製造方法 - Google Patents

半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP4998073B2
JP4998073B2 JP2007122156A JP2007122156A JP4998073B2 JP 4998073 B2 JP4998073 B2 JP 4998073B2 JP 2007122156 A JP2007122156 A JP 2007122156A JP 2007122156 A JP2007122156 A JP 2007122156A JP 4998073 B2 JP4998073 B2 JP 4998073B2
Authority
JP
Japan
Prior art keywords
layer
indium
semiconductor chip
copper
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007122156A
Other languages
English (en)
Other versions
JP2008277677A (ja
Inventor
裕司 尾崎
悟 脇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007122156A priority Critical patent/JP4998073B2/ja
Priority to US12/078,893 priority patent/US7863741B2/en
Priority to TW097112892A priority patent/TW200908175A/zh
Priority to KR1020080037027A priority patent/KR101477596B1/ko
Priority to CN2008100887819A priority patent/CN101304014B/zh
Publication of JP2008277677A publication Critical patent/JP2008277677A/ja
Application granted granted Critical
Publication of JP4998073B2 publication Critical patent/JP4998073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体チップ及びその製造方法に関する。特に、パッド電極に対応するようにバンプが形成されている半導体チップおよびその製造方法に関する。
半導体チップを高密度に実装するために、ワイヤボンディング方式に代わって、フェースダウン方式が適用されている。このフェースダウン方式においては、半導体チップのパッド電極に対応するように形成されたバンプを、配線基板の端子に加熱圧着する（たとえば、特許文献１、特許文献２参照）。
具体的には、基板の面に設けられたパッド電極に対応するように、バンプが形成された半導体チップを、そのバンプが形成された基板面を下方に向けて、ボンディング装置のボンディングヘッドに支持させる。そして、その半導体チップが実装される端子が形成された面が、その支持している半導体チップに対面するように、配線基板をボンディング装置に支持させる。その後、その半導体チップのバンプと、配線基板の端子とが互いに対応するように、位置合わせした後、そのバンプを端子に加熱圧着して接合させる。ここでは、たとえば、半田バンプが溶融状態である際に、ボンディングヘッドを対面方向において上下するように移動させたり、面方向において左右に移動させることによって、フラックスレス接続にて両者を接合する。
特許２６９７１１６号 特開２０００−３４９１２３号公報
図１４は、半導体チップ１０１において、パッド電極１１１に、バンプ１２１が形成された部分を模式的に示す断面図である。
図１４に示すように、半導体チップ１０１は、パッド電極１１１とバンプ１２１とを有している。そして、パッド電極１１１においては、たとえば、チタン層１１２と銅層１１３とニッケル層１１４とが、順次、その表面を被覆するように積層されている。ニッケル層１１４は、たとえば、電解メッキ法によって、厚さが３〜５μｍになるように形成される。そして、バンプ１２１は、インジウム層１２２を含み、そのインジウム層１２２とニッケル層１１４との間には、インジウムーニッケル合金層からなる中間金属化合物層１２３が介在している。
このインジウムーニッケル合金層からなる中間金属化合物層１２３は、インジウム層１２２とニッケル層１１４とが合金化して形成される。たとえば、耐熱温度が低い半導体チップに対応するために、２００℃以下の熱処理温度であって、１５秒の熱処理時間にて熱処理することによって、インジウム層１２２をリフローした場合には、０．１μｍから０．２μｍの厚さのＩｎ７Ｎｉ３として、この中間金属化合物層１２３が形成される。
しかし、上記の半導体チップ１０１を、フェースダウン方式によって配線基板に実装した際においては、この中間金属化合物層１２３において破断が生ずる場合がある。
このため、その半導体チップを配線基板に実装することによって製造した半導体装置においては、その装置の信頼性が低下する場合がある。
特に、耐熱温度が２００℃以下の低温においてリフローを実施した場合には、上述したように、Ｉｎ７Ｎｉ３が０．１μｍから０．２μｍの厚さしか形成されないために、上記のような不具合の発生が顕在化する場合がある。また、フラックレスボンディングにて実装する際においては、さらに、この不具合の発生が顕在化する。
また、特許文献１に記載の発明においては、インジウム半田バンプを形成する方法が提案されているが、ここでは、インジウムの合金成長を抑制するために、クロムやチタンの下地上に、バリアメタルとして白金層を形成することが開示されている。このように、この発明においては、白金を、インジウムと、クロムまたはチタンとの拡散防止膜としてのみ使用しているため、インジウム−白金の間での合金成長が困難である。このため、この発明において、特に、フラックスレス接合をする際においては、インジウムと白金との間で剥離が発生する場合がある。また、この他に、白金層の膜厚や組成がばらつくことによって、生成する合金組成や厚みのコントロールが困難になるため、特に、複数組成の合金が生成された場合には、その合金内でクラックが発生し、信頼性が低下する場合がある。そして、これに加えて、白金めっきは、高価であるため、コストダウンを実現することが困難である。
以上のように、半導体チップを実装する際においては、高い信頼性を実現することが困難な場合があった。
したがって、本発明は、半導体チップを的確に実装することが可能であって、信頼性を向上可能な、半導体チップおよびその製造方法を提供する。
本発明の半導体チップは、パッド電極に対応するようにバンプが形成されている半導体チップであって、前記パッド電極は、ニッケル層が被覆されるように形成されており、前記バンプは、インジウム層と、前記インジウム層と前記ニッケル層との間に形成されている中間金属化合物層とを有し、前記中間金属化合物層は、前記インジウム層と、当該インジウム層のインジウム原子に対して銅原子が０．５原子％以上、５原子％以下である銅層とが合金化されることによって形成されている。
好適には、前記ニッケル層は、０．５μｍ以下の厚さになるように前記パッド電極に形成されている。
本発明の半導体チップの製造方法は、パッド電極に対応するようにバンプを形成する半導体チップの製造方法であって、前記パッド電極を被覆するようにニッケル層を形成するニッケル層形成工程と、前記ニッケル層が被覆されたパッド電極に対応するように前記バンプを形成するバンプ形成工程とを有し、前記バンプ形成工程は、前記ニッケル層に銅層を形成する銅層形成工程と、前記銅層にインジウム層を形成するインジウム層形成工程と、前記銅層と前記インジウム層とを合金化させて中間金属化合物層を生成するように、熱処理を実施することによって、前記バンプを形成する熱処理工程とを含み、前記銅層形成工程おいては、前記インジウム層形成工程にて形成するインジウム層のインジウム原子に対して、前記銅層の銅原子が０．５原子％以上、５原子％以下の割合になるように、前記銅層を形成する。
好適には、前記ニッケル層形成工程においては、前記ニッケル層を０．５μｍ以下の厚さになるように前記パッド電極に形成する。
好適には、前記ニッケル層形成工程においては、スパッタリング法によってニッケルをスパッタすることによって前記ニッケル層を形成する。
好適には、前記銅層形成工程においては、電解メッキによって銅を前記ニッケル層にメッキすることによって前記銅層を形成し、前記インジウム層形成工程においては、電解メッキによってインジウムを前記銅層にメッキすることによって前記インジウム層を形成する。
上記の本発明においては、インジウム層と、当該インジウム層のインジウム原子に対して銅原子が０．５原子％以上、５原子％以下である銅層とを合金化することによって、中間金属化合物層を形成し、せん断強度を向上させる。
また、本発明の半導体チップは、パッド電極に対応するようにバンプが形成されている半導体チップであって、前記パッド電極は、ニッケル層が被覆されるように形成されており、前記バンプは、インジウム層と、前記インジウム層と前記ニッケル層との間に形成されている中間金属化合物層とを有し、前記中間金属化合物層は、Ｉｎ７Ｎｉ３を含むように前記インジウム層と前記ニッケル層とが合金化されたインジウムーニッケル合金層であり、当該インジウムーニッケル合金層の厚さが、１μｍ以上である。
また、本発明の半導体チップの製造方法は、パッド電極に対応するようにバンプを形成する半導体チップの製造方法であって、前記パッド電極を被覆するようにニッケル層を形成するニッケル層形成工程と、前記ニッケル層が被覆されたパッド電極に対応するように前記バンプを形成するバンプ形成工程とを有し、前記バンプ形成工程は、前記ニッケル層にインジウム層を形成するインジウム層形成工程と、前記インジウム層と前記ニッケル層とが、１μｍ以上の厚さのＩｎ７Ｎｉ３を含むインジウムーニッケル合金層に合金化し、中間金属化合物層が生成されるように、熱処理を実施することによって、前記バンプを形成する熱処理工程とを含む。
好適には、前記熱処理工程においては、前記インジウム層をリフローするように熱処理を実施する第１の熱処理工程と、前記インジウム層をリフローした後に、さらに、前記インジウム層と前記ニッケル層とを合金化し、Ｉｎ７Ｎｉ３が生成されるように、熱処理を実施する第２の熱処理工程とを含む。
好適には、前記第２の熱処理工程においては、１５６℃以上、４００℃未満の温度条件において、前記熱処理を実施する。
上記の本発明においては、Ｉｎ７Ｎｉ３を含むようにインジウム層とニッケル層とが合金化されたインジウムーニッケル合金層を、その厚さが１μｍ以上になるように形成し、せん断強度を向上させる。
本発明によれば、半導体チップを的確に実装することが可能であって、信頼性を向上可能な、半導体チップおよびその製造方法を提供することができる。
以下より、本発明にかかる実施形態について説明する。
＜実施形態１＞
（構成）
図１は、本発明にかかる実施形態１の半導体チップ１において、パッド電極１１に、バンプ２１が形成された部分を示す断面図である。
図１に示すように、半導体チップ１は、パッド電極１１とバンプ２１とを有しており、パッド電極１１に対応するように、バンプ２１が形成されている。そして、このパッド電極１１においては、チタン層１２とニッケル層１４とが、順次、その表面を被覆するように積層されている。そして、バンプ２１は、インジウム層２２を含み、そのインジウム層２２とニッケル層１４との間には、インジウムー銅合金層からなる中間金属化合物層２３が介在している。
各部について順次説明する。
パッド電極１１は、たとえば、アルミニウムからなり、半導体チップ１のウエハＷにおいて形成された電子回路（図示なし）に、層間絶縁膜Ｉを介して接続されている。また、図１に示すように、パッド電極１１は、その表面の周囲には、パッシベーション膜Ｐが被覆されており、その表面の中央部分には、チタン層１２とニッケル層１４とが、順次、形成されている。
チタン層１２は、図１に示すように、パッド電極１１の中央部分を被覆するように形成されている。たとえば、チタン層１２は、スパッタリング法によってチタンをスパッタし、成膜させることによってパッド電極１１の表面に形成される。
ニッケル層１４は、図１に示すように、チタン層１２を介して、パッド電極１１の中央部分を被覆するように形成されている。たとえば、ニッケル層１４は、スパッタリング法によってニッケルをスパッタし、成膜させることによって形成される。本実施形態においては、このニッケル層１４は、０．５μｍ以下の厚さになるように形成されている。
バンプ２１は、図１に示すように、インジウム層２２と、中間金属化合物層２３とを有しており、半導体チップ１においてパッド電極１１が形成されたウエハＷの面から突き出ている。
インジウム層２２は、図１に示すように、ニッケル層１４との間において、中間金属化合物層２３を挟むように形成されている。ここでは、インジウム層２２は、球状になるように形成されている。
中間金属化合物層２３は、図１に示すように、インジウム層２２とニッケル層１４との間に形成されている。詳細については後述するが、本実施形態においては、中間金属化合物層２３は、インジウムー銅合金層であり、インジウム層２２と、そのインジウム層２２のインジウム原子に対して銅原子が０．５原子（ａｔｏｍ）％以上、５原子％以下である銅層２０とが合金化されることによって形成されている。
（製造方法）
本発明にかかる実施形態１において、上記の半導体チップ１を製造する製造方法の要部について説明する。
図２と図３と図４は、本発明にかかる実施形態１において、各工程にて製造される半導体チップ１の要部の断面を示す断面図である。図２と図３と図４においては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ），（ｉ），（ｊ）の順にて、順次、各工程にて製造される装置の要部の断面を示しており、この各工程を順次実施することによって、図１に示すように、半導体チップ１を製造する。
まず、図２（ａ）に示すように、ウエハＷを準備する。
ここでは、パッド電極１１と、パッシベーション膜Ｐとが、層間絶縁膜Ｉを介して主面に形成されているウエハＷを準備する。このウエハＷにおいては、パッド電極１１は、たとえば、アルミニウム膜などの金属膜によって形成されている。また、パッシベーション膜Ｐは、たとえば、シリコン酸化膜などの絶縁膜によって形成されており、パッド電極１１の周辺部分を被覆すると共に、そのパッド電極１１の中心部分を露出するように開口が形成されている。そして、この後、逆スパッタを実施することによって、自然酸化膜を除去する。
つぎに、図２（ｂ）に示すように、チタン層１２を形成する。
ここでは、スパッタリング法によって、パッド電極１１にて露出された面を含む、ウエハＷの面に、チタンをスパッタして被覆することによって、チタン層１２を形成する。
つぎに、図２（ｃ）に示すように、ニッケル層１４を形成する。
ここでは、スパッタリング法によって、パッド電極１１にて露出された面を含むように、ウエハＷの面にニッケルをスパッタして被覆することによって、ニッケル層１４を形成する。たとえば、０．５μｍ以下の厚さになるように、このニッケル層１４を形成する。
つぎに、図２（ｄ）に示すように、フォトレジスト膜Ｒを塗布する。
ここでは、ウエハＷの面を被覆するように、たとえば、スピンコート法によって、フォトレジスト膜Ｒを塗布して成膜する。すなわち、感光性材料を含む塗布液を、ウエハＷの面を被覆するように塗布し塗膜を形成後、その塗膜を乾燥させることによって、フォトレジスト膜Ｒを形成する。たとえば、５０〜１００μｍ厚になるように、フォトレジスト膜Ｒを形成する。
つぎに、図３（ｅ）に示すように、フォトレジスト膜Ｒについて露光処理を実施する。
ここでは、ウエハＷにてパッド電極１１が形成された領域において、バンプ２１を形成する領域に対応するフォトレジスト膜Ｒの部分に、露光光を照射するように、フォトマスクＰＭを用いて露光する。
つぎに、図３（ｆ）に示すように、フォトレジスト膜Ｒについて現像処理を実施し、レジストマスク層ＲＭを形成する。
ここでは、フォトレジスト膜Ｒについて現像処理を実施することによって、フォトレジスト膜Ｒにおいて露光光が照射された領域を除去し、レジストマスク層ＲＭを形成する。すなわち、フォトレジスト膜Ｒにおいて、バンプ２１を形成する部分に対応するように開口を形成し、パッド電極１１の中心部分を露出させる。そして、この後、レジストディスカムを実施する。
つぎに、図３（ｇ）に示すように、銅層２０を形成する。
ここでは、レジストマスク層ＲＭの開口において露出されているパッド電極１１の中心部分へ、電解メッキ法によって銅をメッキすることによって、この銅層２０を形成する。本実施形態においては、後述の工程にて形成するインジウム層２２のインジウム原子に対して、銅層２０の銅原子が０．５原子％以上、５原子％以下の割合になるように、この銅層２０を形成する。たとえば、０．１μｍの厚さになるように、銅層２０を形成する。
つぎに、図４（ｈ）に示すように、インジウム層２２を形成する。
ここでは、レジストマスク層ＲＭの開口において露出されているパッド電極１１の中心部分へ、電解メッキ法によってインジウムをメッキすることによって、このインジウム層２２を形成する。本実施形態においては、上述したように、銅層２０の銅原子が、このインジウム層２２のインジウム原子に対して、０．５原子％以上、５原子％以下になるように、インジウム層２２を形成する。たとえば、１０μｍの厚さになるように、このインジウム層２２を形成する。すなわち、この場合には、インジウム層２２のインジウム原子に対して、銅層２０の銅原子が、１原子％含まれることになる。銅層２０の銅原子が、インジウム層２２のインジウム原子に対して、０．５原子％未満である場合には、インジウムー銅合金化の他に、インジウムーニッケル合金化が進行する場合があるため、好ましくない。一方で、銅層２０の銅原子が、インジウム層２２のインジウム原子に対して、５原子％を越える場合には、融点が上昇し、インジウムー銅合金化が阻害される場合があるため、好ましくない。
つぎに、図４（ｉ）に示すように、レジストマスク層ＲＭを除去する。
ここでは、レジストマスク層ＲＭを除去することによって、レジストマスク層ＲＭによって被覆されていたニッケル層１４を露出させる。
つぎに、図４（ｊ）に示すように、ニッケル層１４と、チタン層１２とを除去する。
ここでは、たとえば、インジウム層２２をハードマスクとして、エッチング処理を実施することによって、ニッケル層１４において表面に露出された部分を除去する。その後、同様に、たとえば、エッチング処理を実施することによって、チタン層１２において表面に露出された部分を除去する。
つぎに、図１に示すように、リフロー処理を実施し、半導体チップ１を完成する。
ここでは、インジウム層２２が球状にリフローし、かつ、銅層２０とインジウム層２２とを合金化させて中間金属化合物層２３が生成されるように、熱処理を実施し、バンプ２１を形成する。
具体的には、以下の条件にて、熱処理を実施する。
熱処理温度：１８０℃
熱処理時間：１５秒
以上のように、本実施形態において、パッド電極１１を被覆するようにニッケル層１４を形成後、そのニッケル層１４が被覆されたパッド電極１１に対応するようにバンプ２１を形成する。この際には、まず、そのニッケル層１４に銅層２０を形成する。そして、その銅層２０にインジウム層２２を形成する。その後、その銅層２０とインジウム層２２とを合金化させて中間金属化合物層２３を生成するように、熱処理を実施することによって、バンプ２１を形成する。このとき、銅層２０を形成する際においては、インジウム層２２のインジウム原子に対して、銅層２０の銅原子が０．５原子％以上、５原子％以下の割合になるように、この銅層２０を形成する。すなわち、本実施形態は、銅層２０とインジウム層２２とを好適に合金化可能な割合に形成している。
よって、本実施形態は、脆いインジウムーニッケル合金層ではなく、インジウムーニッケル合金層よりも脆くないインジウムー銅合金層からなる中間金属化合物層２３が、インジウム層２２とニッケル層１４との間に形成されているため、上記のようにして製造した半導体チップ１をフェースダウン方式によって実装した際に、その中間金属化合物層２３において破断が生ずることが防止できる。具体的には、本実施形態において形成したバンプ２１に関して、せん断強度を計測したところ、従来の場合と比較して、４〜５倍程度のせん断強度であった。
したがって、本実施形態は、半導体チップ１を配線基板に実装することによって製造した半導体装置において、その装置の信頼性を向上させることができる。
この他に、本実施形態においてニッケル層１４を形成する際においては、ニッケル層１４を０．５μｍ以下の厚さになるように、パッド電極１１に形成する。すなわち、本実施形態においては、ニッケル層１４は、インジウム層と合金化しないため、薄い膜厚になるように形成可能である。このため、スパッタリング法によって、ニッケル層１４を形成可能であり、かつ、薄膜化することが可能である。そして、このように、銅が混入したインジウムバンプは、融点が２２０℃以下であり、Ｓｎ系の無鉛半田よりも融点が低く、低温接合が可能である。このため、本実施形態は、耐熱温度が低い半導体チップに適用可能であって、高い汎用性を備えている。したがって、本実施形態は、効率的に製造を実施することができる。
＜実施形態２＞
本発明にかかる実施形態２について説明する。
（構成）
図５は、本発明にかかる実施形態２の半導体チップ１ｂにおいて、パッド電極１１に、バンプ２１が形成された部分を示す断面図である。
図５に示すように、本実施形態にかかる半導体チップ１ｂは、実施形態１と同様に、パッド電極１１とバンプ２１とを有しており、パッド電極１１に対応するように、バンプ２１が形成されている。そして、本実施形態においては、このパッド電極１１において、チタン層１２と、銅層１３と、ニッケル層１４とが、順次、その表面を被覆するように積層されている。そして、バンプ２１は、インジウム層２２を含み、そのインジウム層２２とニッケル層１４との間には、中間金属化合物層２３が介在している。
この半導体チップ１ｂにおいては、ニッケル層１４の下に銅層１３を含むと共に、ニッケル層１４の厚さが実施形態１と異なる。そして、これと共に、中間金属化合物層２３が、実施形態１と異なる組成にて形成されている。この点を除き、本実施形態は、実施形態１と同様である。したがって、重複する箇所については、その説明を省略する。
各部について順次説明する。
パッド電極１１は、実施形態１と同様に、たとえば、アルミニウムからなり、半導体チップ１において形成された電子回路（図示なし）に接続されている。また、図１に示すように、パッド電極１１は、その表面に、チタン層１２と、銅層１３と、ニッケル層１４とが、順次、形成されている。
チタン層１２は、実施形態１と同様に、パッド電極１１を被覆するように形成されている。
銅層１３は、図５に示すように、チタン層１２を介して、パッド電極１１を被覆するように形成されている。たとえば、銅層１３は、スパッタリング法によって銅がスパッタされることによって形成される。
ニッケル層１４は、図５に示すように、チタン層１２および銅層１３を介して、パッド電極１１を被覆するように形成されている。たとえば、ニッケル層１４は、スパッタリング法によってニッケルがスパッタされることによってパッド電極１１の表面に形成される。本実施形態においては、ニッケル層１４は、たとえば、３〜５μｍの厚さになるように形成されている。
バンプ２１は、図５に示すように、インジウム層２２と、中間金属化合物層２３とを有しており、半導体チップ１においてパッド電極１１が形成された基板Ｗの面から突き出ている。
インジウム層２２は、図５に示すように、ニッケル層１４との間において、中間金属化合物層２３を挟むように形成されている。インジウム層２２は、たとえば、高さが１０μｍであり、リフローされることによって球状になるように形成されている。
中間金属化合物層２３は、図５に示すように、インジウム層２２とニッケル層１４との間に形成されている。詳細については後述するが、本実施形態においては、中間金属化合物層２３は、インジウム層２２と、ニッケル層１４とが合金化されることによって形成されている。具体的には、この中間金属化合物層２３は、Ｉｎ７Ｎｉ３を含むように、インジウム層と前記ニッケル層とが合金化されたインジウムーニッケル合金層であり、当該インジウムーニッケル合金層の厚さが、１μｍ以上である。なお、ここで、Ｉｎ７Ｎｉ３は、Ｉｎ２７Ｎｉ１０、Ｉｎ６．４Ｎｉ３、Ｉｎ７２Ｎｉ２８の組成比を持つ合金でもよい。
（製造方法）
本発明にかかる実施形態２において、上記の半導体チップ１を製造する製造方法の要部について説明する。
図６と図７と図８は、本発明にかかる実施形態２において、各工程にて製造される半導体チップ１ｂの要部の断面を示す断面図である。図６と図７と図８においては、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ），（ｉ），（ｊ）の順にて、順次、各工程にて製造される装置の要部の断面を示しており、各工程を順次実施することによって、図５に示すように、半導体チップ１ｂを製造する。
まず、実施形態１と同様にして、図６（ａ）に示すように、ウエハＷを準備した後、図６（ｂ）に示すように、チタン層１２を形成する。
つぎに、図６（ｃ）に示すように、銅層１３を形成する。
ここでは、スパッタリング法によって、パッド電極１１にて露出された面を含むように、ウエハＷの面に銅をスパッタして被覆することによって、銅層１３を形成する。
つぎに、実施形態１と同様にして、図６（ｄ）に示すように、フォトレジスト膜Ｒを塗布した後、図７（ｅ）に示すように、フォトレジスト膜Ｒについて露光処理を実施する。そして、実施形態１と同様にして、図７（ｆ）に示すように、フォトレジスト膜Ｒについて現像処理を実施し、レジストマスク層ＲＭを形成する。
つぎに、図７（ｇ）に示すように、ニッケル層１４を形成する。
ここでは、レジストマスク層ＲＭの開口において露出されているパッド電極１１の中心部分へ、電解メッキ法によってニッケルをメッキすることによって、このニッケル層１４を形成する。本実施形態においては、たとえば、３から５μｍの厚さになるように、このニッケル層１４を形成する。
つぎに、実施形態１と同様にして、図８（ｈ）に示すように、インジウム層２２を形成する。その後、図８（ｉ）に示すように、レジストマスク層ＲＭを除去後、図８（ｊ）に示すように、銅層１３と、チタン層１２とを除去する。
ここでは、たとえば、インジウム層２２をハードマスクとしてエッチング処理を実施することによって、銅層１３において表面に露出された部分を除去する。その後、同様に、たとえば、エッチング処理を実施することによって、チタン層１２において表面に露出された部分を除去する。
つぎに、図５に示すように、リフロー処理を実施することによって、半導体チップ１ｂを完成する。
ここでは、インジウム層２２が球状にリフローし、かつ、ニッケル層１４とインジウム層２２とを合金化させて中間金属化合物層２３が生成されるように、熱処理を実施し、バンプ２１を形成する。具体的には、１５６℃以上、４００℃未満の温度条件にて熱処理を実施する。
そして、本実施形態においては、さらに、インジウム層２２とニッケル層１４とが、１μｍ以上の厚さのＩｎ７Ｎｉ３を含むインジウムーニッケル合金層に合金化して、中間金属化合物層２３が生成されるように、熱処理を実施する。すなわち、さらに、Ｉｎ７Ｎｉ３が厚く生成されるように、熱処理を実施する。なお、ここでは、インジウム半田高さ未満になるように、このＩｎ７Ｎｉ３を成長させる。すなわち、インジウム層２２において合金化されない部分を含むように、熱処理する。
具体的には、以下の条件にて、熱処理を実施する。
熱処理温度：１５６℃以上、４００℃未満
熱処理時間：６０分以上
上記のようにして半導体チップ１ｂにバンプ２１を形成後には、その半導体チップ１ｂを実装する。
ここでは、半導体チップ１ｂと同様なバンプ２１が形成された半導体チップ２００にフェースダウン方式によって実装する。具体的には、フラックレス接続によって実装する。
図９は、本発明にかかる実施形態２において、半導体チップ１ｂを、別の半導体チップ２００に実装する様子を示す側面図である。
まず、図９（ａ）に示すように、ボンディングヘッドＢＨに、半導体チップ１ｂを設置する。
ここでは、その半導体チップ１ｂにおいて、バンプ２１が形成された面が下方に向くように、ボンディング装置のボンディングヘッドＢＨに設置する。そして、その半導体チップ１ｂが実装される半導体チップ２００を、バンプ２２１が形成された面が上方へ向き、かつ、半導体チップ１ｂにおいてバンプ２１が形成された面に対面するように設置する。ここでは、上記と同様にして、バンプ２２１が形成された半導体チップ２００を設置する。そして、半導体チップ１ｂにおいて形成されたバンプ２１と、他の半導体チップ２００において形成されたバンプ２２１とが互いに対応するように、位置合わせして配置する。
つぎに、図９（ｂ）に示すように、ボンディング装置のボンディングヘッドＢＨを移動させる。
ここでは、半導体チップ１ｂと、その半導体チップ１ｂを実装する半導体チップ２００とを加熱し、バンプ２１，２２１が溶融した状態にする。具体的には、インジウムの融点である１５６℃を超える温度になるように加熱し、バンプ２１，２２１を溶融させる。そして、半導体チップ１ｂを、その半導体チップ１ｂを実装する半導体チップ２００へ加圧するように、ボンディングヘッドＢＨを下方に移動する。本実施形態においては、この半田バンプが溶融状態である際に、ボンディングヘッドＢＨを対面方向において上下するように移動させたり、面方向において左右に移動させることによって、フラックスレス接続にて両者を接合する。
そして、図９（ｃ）に示すように、半導体チップ１ｂを、半導体チップ２００に実装する。
すなわち、半導体チップ１ｂのバンプ２１と、その半導体チップ１ｂを実装する半導体チップ２００のバンプ２２１とを、溶融状態にした後に、互いを接触させることによって、接合させる。ここでは、図９（ｃ）に示すように、半導体チップ１ｂのバンプ２１と、その半導体チップ２００のバンプ２２１とのインジウムの全てが、Ｉｎ７Ｎｉ３に合金化されるように熱処理し、Ｉｎ７Ｎｉ３層３００を介して接合させるようにする。
以上のように、本実施形態においては、パッド電極１１を被覆するようにニッケル層１４を形成後、そのニッケル層１４が被覆されたパッド電極１１に対応するようにバンプ２１を形成する。ここでは、そのニッケル層１４にインジウム層２２を形成する。そして、そのインジウム層２２とニッケル層１４とが、１μｍ以上の厚さのＩｎ７Ｎｉ３を含むインジウムーニッケル合金層に合金化し、中間金属化合物層２３として生成されるように、熱処理を実施する。このため、本実施形態は、以下に示すように、接合強度を増加させることができるため、装置の信頼性を向上させることができる。
図１０は、本発明にかかる実施形態２において、Ｉｎ７Ｎｉ３の厚みＤ（μｍ）と、バンプシェア（ｓｈｅａｒ）強度Ｉ（ｇｆ）との関係を示すグラフである。ここでは、ニッケル層１４上の約１μｍの位置をシェア試験位置とし、その位置において面に対して平行になるようにバンプ２１にシェアを与え、バンプ２１が破断する際のせん断強度を測定した。
また、図１１は、本発明にかかる実施形態２において、温度サイクル試験を実施した際に、Ｉｎ−Ｎｉ間において剥離が生ずるか否かをテストした結果を示すＳＥＭ写真である。図１１においては、（ａ）は、Ｉｎ７Ｎｉ３の厚みＤが０．２μｍである場合の結果であり、（ｂ）は、Ｉｎ７Ｎｉ３の厚みＤが１．０μｍである場合の結果である。
図１０に示すように、Ｉｎ７Ｎｉ３の厚みＤが０．２μｍである場合には、バンプシェア強度が小さい。このため、図１１（ａ）に示すように、インジウム層２２とニッケル層１４の間の中間金属化合物層２３において剥離が生じ、接合不良が生じた。しかし、Ｉｎ７Ｎｉ３の厚みＤが１．０μｍである場合には、図１０に示すように、バンプシェア強度が大きくなり、図１１（ｂ）に示すように、インジウム層２２とニッケル層１４の間の中間金属化合物層２３において剥離が生じず、接合不良が発生することはなかった。つまり、Ｉｎ７Ｎｉ３の厚みＤが１．０μｍ以上である場合には、図１１（ｂ）に示すように、良好な接続性を確保できた。なお、これにより、Ｉｎ−Ｎｉ間において剥離が発生することを防止するためには、Ｉｎ７Ｎｉ３が０．３μｍ以上であることが良く、０．５μｍ以上が好ましく、１．０μｍ以上であることが、より好ましいことがわかった。
このように、本実施形態は、１μｍ以上の厚さのＩｎ７Ｎｉ３を含むインジウムーニッケル合金層に合金化し、中間金属化合物層２３として生成するため、半導体チップ１ｂをフェースダウン方式によって実装した際に、その中間金属化合物層２３において破断が生ずることが防止できる。
すなわち、本実施形態は、インジウム−ニッケル合金であるＩｎ７Ｎｉ３を加熱処理によって成長させることによって、インジウムと、インジウム−ニッケルとの間の接合強度を増加させることができる。そして、これに伴って、フラックスレスボンディング時のインジウムとインジウム−ニッケル間合金との剥離発生を防ぐことが可能になるために、高い接合歩留まりを得ることができる。
この他に、本実施形態においては、リフローした後に、さらに、インジウム層２２とニッケル層１４とを合金化し、Ｉｎ７Ｎｉ３が生成されるように、熱処理を実施している。ここでは、１５６℃以上、４００℃未満の温度条件において、この熱処理を実施している。このため、以下に示すように、高い信頼性を実現可能な装置を容易に製造することができる。
図１２は、本発明にかかる実施形態２において、熱処理温度Ｔおよび熱処理時間ｔの熱処理条件と、その熱処理条件において生成されるＩｎ７Ｎｉ３の厚みＤとの関係を示す図である。
また、図１３は、本発明にかかる実施形態２において合金化されるＩｎとＮｉとの状態図である。なお、この状態図は、「Ｐｈ． Ｄｕｒｕｓｓｅｌ ｅｔ ａｌ．， “Ｔｈｅ ｂｉｎａｒｙ ｓｙｓｔｅｍ Ｎｉ−Ｉｎ“，Ｊｏｕｒｎａｌ ｏｆ Ａｌｌｏｙｓ ａｎｄ Ｃｏｍｐｏｕｎｄｓ ２５７， ｐｐ． ２５３−２５８」から引用したものである。
図１２に示すように、インジウムの融点以上である１６０℃または１８０℃にて熱処理を実施した際においては、インジウムの融点未満である１５０℃にて熱処理を実施した場合と比較して、Ｉｎ７Ｎｉ３が生成される生成速度が大きい。具体的には、インジウムの融点以上である温度にて熱処理を実施した際においては、約１時間の熱処理時間にて、Ｉｎ７Ｎｉ３が１μｍの厚さになるように生成されたのに対して、インジウムの融点未満である温度にて熱処理を実施した場合には、約２４時間の熱処理時間にて、Ｉｎ７Ｎｉ３が１μｍの厚さになるように生成された。このため、本実施形態は、インジウムの融点である１５６℃以上の温度にて熱処理を実施するため、Ｉｎ７Ｎｉ３を効果的に生成することができる。
そして、図１３の状態図に示すように、４００℃以上の温度にて熱処理した場合には、Ｉｎ７Ｎｉ３が再溶融し、その再溶融後に冷却した後においては、複雑な組成のＩｎ−Ｎｉ合金が生成される。この場合には、線膨張係数差から発生するカーケンダルボイドによって、信頼性が低下する場合がある。しかしながら、本実施形態においては、４００℃未満の温度にて熱処理するために、Ｉｎ７Ｎｉ３を好適に生成することができるため、上記の不具合が発生することを防止できる。
よって、本実施形態は、Ｉｎ７Ｎｉ３からなる中間金属化合物層２３を、好適なバンプシェア強度を備えるような厚さになるように形成できるために、上記のようにして製造した半導体チップ１ｂをフェースダウン方式によって実装した際に、その中間金属化合物層２３において破断が生ずることが防止できる。
したがって、本実施形態は、半導体チップ１ｂを配線基板に実装することによって製造した半導体装置において、その装置の信頼性を向上させることができる。
特に、本実施形態においては、２００℃以下の低温な熱処理条件においても、上記の効果を奏することが可能であるため、好適である。そして、さらに、熱処理の温度や時間を調整することによって、Ｉｎ７Ｎｉ３の厚みを容易にコントロールできる。このため、プロセスの複雑化により、合金組成や厚みが変化することを防止することができるために、好適である。
なお、本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
たとえば、上記の実施形態においては、インジウム半田バンプが両者に形成された半導体チップを接合させる場合について説明したが、これに限定されない。たとえば、いずれか一方の半導体チップにインジウム半田バンプが形成されていても、本発明を適用可能である。
図１は、本発明にかかる実施形態１の半導体チップ１において、パッド電極１１に、バンプ２１が形成された部分を示す断面図である。 図２は、本発明にかかる実施形態１において、各工程にて製造される半導体チップ１の要部の断面を示す断面図である。 図３は、本発明にかかる実施形態１において、各工程にて製造される半導体チップ１の要部の断面を示す断面図である。 図４は、本発明にかかる実施形態１において、各工程にて製造される半導体チップ１の要部の断面を示す断面図である。 図５は、本発明にかかる実施形態２の半導体チップ１ｂにおいて、パッド電極１１に、バンプ２１が形成された部分を示す断面図である。 図６は、本発明にかかる実施形態２において、各工程にて製造される半導体チップ１ｂの要部の断面を示す断面図である。 図７は、本発明にかかる実施形態２において、各工程にて製造される半導体チップ１ｂの要部の断面を示す断面図である。 図８は、本発明にかかる実施形態２において、各工程にて製造される半導体チップ１ｂの要部の断面を示す断面図である。 図９は、本発明にかかる実施形態２において、半導体チップ１ｂを、別の半導体チップ２００に実装する様子を示す側面図である。 図１０は、本発明にかかる実施形態２において、Ｉｎ７Ｎｉ３の厚みＤ（μｍ）と、バンプシェア（ｓｈｅａｒ）強度Ｉ（ｇｆ）との関係を示すグラフである。 図１１は、本発明にかかる実施形態２において、温度サイクル試験を実施した際に、Ｉｎ−Ｎｉ間において剥離が生ずるか否かをテストした結果を示すＳＥＭ写真である。 図１２は、本発明にかかる実施形態２において、熱処理温度Ｔおよび熱処理時間ｔの熱処理条件と、その熱処理条件において生成されるＩｎ７Ｎｉ３の厚みＤとの関係を示す図である。 図１３は、本発明にかかる実施形態２において合金化されるＩｎとＮｉとの状態図である。 図１４は、半導体チップ１０１において、パッド電極１１１に、バンプ１２１が形成された部分を示す断面図である。
符号の説明
１，１ｂ：半導体チップ、１１：パッド電極、１２：チタン層、１３：銅層、１４：ニッケル層、２０：銅層、２１：バンプ、２２：インジウム層、２３：中間金属化合物層

Claims (6)

  1. パッド電極を有する半導体チップと、
    前記パッド電極に対応するように形成されたバンプとを有し、
    前記パッド電極は、ニッケル層が被覆されるように形成されており、
    前記バンプは、前記ニッケル層上に形成された銅層と、前記銅層上に形成されたインジウム−銅合金層と、前記インジウム−銅合金層上に形成されたインジウム層とを有し、
    前記インジウム−銅合金層と前記インジウム層中のインジウム原子に対する前記銅層と前記インジウム−銅合金層中の銅原子の原子比が、０．５〜５原子％である
    半導体チップ。
  2. 前記ニッケル層は、０．５μｍ以下の厚さになるように前記パッド電極に形成されている、
    請求項１に記載の半導体チップ。
  3. パッド電極に対応するようにバンプを形成する半導体チップを製造するために、
    前記パッド電極を被覆するようにニッケル層を形成するニッケル層形成工程と、
    前記ニッケル層が被覆されたパッド電極に対応するように前記バンプを形成するバンプ形成工程と
    を有し、
    前記バンプ形成工程は、
    前記ニッケル層に銅層を形成する銅層形成工程と、
    前記銅層にインジウム層をインジウム原子に対する前記銅層中の銅原子の原子比が、０．５〜５原子％となるように形成するインジウム層形成工程と、
    前記銅層と前記インジウム層の間にインジウム−銅合金層を形成するように、熱処理を実施することによって、前記バンプを形成する熱処理工程と
    を含む
    半導体チップの製造方法。
  4. 前記ニッケル層形成工程においては、前記ニッケル層を０．５μｍ以下の厚さになるように前記パッド電極に形成する、
    請求項３に記載の半導体チップの製造方法。
  5. 前記ニッケル層形成工程においては、スパッタリング法によってニッケルをスパッタすることによって前記ニッケル層を形成する、
    請求項３または４に記載の半導体チップの製造方法。
  6. 前記銅層形成工程においては、電解メッキによって銅を前記ニッケル層にメッキすることによって前記銅層を形成し、
    前記インジウム層形成工程においては、電解メッキによってインジウムを前記銅層にメッキすることによって前記インジウム層を形成する、
    請求項３〜５のいずれかに記載の半導体チップの製造方法。
JP2007122156A 2007-05-07 2007-05-07 半導体チップおよびその製造方法 Expired - Fee Related JP4998073B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007122156A JP4998073B2 (ja) 2007-05-07 2007-05-07 半導体チップおよびその製造方法
US12/078,893 US7863741B2 (en) 2007-05-07 2008-04-08 Semiconductor chip and manufacturing method thereof
TW097112892A TW200908175A (en) 2007-05-07 2008-04-09 Semiconductor chip, and manufacturing method thereof
KR1020080037027A KR101477596B1 (ko) 2007-05-07 2008-04-22 반도체칩 및 그 제조 방법
CN2008100887819A CN101304014B (zh) 2007-05-07 2008-05-07 半导体芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007122156A JP4998073B2 (ja) 2007-05-07 2007-05-07 半導体チップおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008277677A JP2008277677A (ja) 2008-11-13
JP4998073B2 true JP4998073B2 (ja) 2012-08-15

Family

ID=39968772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007122156A Expired - Fee Related JP4998073B2 (ja) 2007-05-07 2007-05-07 半導体チップおよびその製造方法

Country Status (5)

Country Link
US (1) US7863741B2 (ja)
JP (1) JP4998073B2 (ja)
KR (1) KR101477596B1 (ja)
CN (1) CN101304014B (ja)
TW (1) TW200908175A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024719B (zh) * 2009-09-18 2012-06-20 中芯国际集成电路制造(上海)有限公司 凸点的形成方法
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9190377B2 (en) * 2010-06-24 2015-11-17 Indium Corporation Metal coating for indium bump bonding
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
TWI484610B (zh) 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
JP2014036165A (ja) * 2012-08-09 2014-02-24 Shinko Electric Ind Co Ltd 半導体装置
TWI490994B (zh) * 2012-09-03 2015-07-01 矽品精密工業股份有限公司 半導體封裝件中之連接結構
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9687940B2 (en) 2014-11-18 2017-06-27 Baker Hughes Incorporated Methods and compositions for brazing, and earth-boring tools formed from such methods and compositions
US9731384B2 (en) 2014-11-18 2017-08-15 Baker Hughes Incorporated Methods and compositions for brazing
CN106282619B (zh) * 2015-05-18 2018-04-27 吕传盛 耐磨耗高强度无镀层的铝基线材及其制备方法
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
MY192389A (en) 2016-07-01 2022-08-18 Intel Corp Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
JP7083648B2 (ja) * 2018-01-16 2022-06-13 株式会社アルバック 半導体装置の製造方法
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US11862593B2 (en) * 2021-05-07 2024-01-02 Microsoft Technology Licensing, Llc Electroplated indium bump stacks for cryogenic electronics
CN117448819B (zh) * 2023-12-22 2024-03-19 墨卓生物科技(浙江)有限公司 一种用于芯片的金属电极及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647639A (en) * 1987-06-30 1989-01-11 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JP2697116B2 (ja) 1989-04-19 1998-01-14 富士通株式会社 インジウム半田の接合構造
US5131582A (en) * 1989-06-30 1992-07-21 Trustees Of Boston University Adhesive metallic alloys and methods of their use
JP3078646B2 (ja) * 1992-05-29 2000-08-21 株式会社東芝 インジウムバンプの製造方法
JP4275806B2 (ja) 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
TW578217B (en) * 2002-10-25 2004-03-01 Advanced Semiconductor Eng Under-bump-metallurgy layer
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2007234841A (ja) * 2006-02-28 2007-09-13 Kyocera Corp 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法

Also Published As

Publication number Publication date
KR101477596B1 (ko) 2014-12-30
JP2008277677A (ja) 2008-11-13
CN101304014B (zh) 2013-03-27
US7863741B2 (en) 2011-01-04
US20080277784A1 (en) 2008-11-13
TWI380388B (ja) 2012-12-21
TW200908175A (en) 2009-02-16
KR20080099139A (ko) 2008-11-12
CN101304014A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4998073B2 (ja) 半導体チップおよびその製造方法
JP6028449B2 (ja) 半導体装置、電子装置、半導体装置の製造方法
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP5217043B2 (ja) 半導体装置の製造方法
US20210242146A1 (en) Flip chip packaging rework
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
US20080251916A1 (en) UBM structure for strengthening solder bumps
TWI242866B (en) Process of forming lead-free bumps on electronic component
US20060087039A1 (en) Ubm structure for improving reliability and performance
JPH10294337A (ja) 半導体装置及びその製造方法
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
JP2021034600A (ja) 半導体装置
JP2006100844A (ja) バンプ電極付き電子部品
JPH11145174A (ja) 半導体装置およびその製造方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2016018915A (ja) 半導体装置及びその製造方法
JP3916850B2 (ja) 半導体装置
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
TWI242868B (en) Solder terminal and fabricating method thereof
JP6379650B2 (ja) 半導体装置の製造方法
JPH08222573A (ja) 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees