JP2697116B2 - インジウム半田の接合構造 - Google Patents
インジウム半田の接合構造Info
- Publication number
- JP2697116B2 JP2697116B2 JP9932889A JP9932889A JP2697116B2 JP 2697116 B2 JP2697116 B2 JP 2697116B2 JP 9932889 A JP9932889 A JP 9932889A JP 9932889 A JP9932889 A JP 9932889A JP 2697116 B2 JP2697116 B2 JP 2697116B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- chip
- semiconductor chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 インジウム半田を用いて半導体チップを回路基板へフ
リップチップ接合を行う構造に関し、 信頼性の優れた接合を行うことを目的とし、 インジウム半田を使用して半導体チップを回路基板へ
フリップチップ接合を行う際に、半導体チップおよび回
路基板の接合位置のそれぞれに、密着層としてクローム
またはチタン層，バリア層として白金層，半田付け層と
して金層と順次に層形成したメタライズ層を備えてイン
ジウム半田の接合構造を構成する。
リップチップ接合を行う構造に関し、 信頼性の優れた接合を行うことを目的とし、 インジウム半田を使用して半導体チップを回路基板へ
フリップチップ接合を行う際に、半導体チップおよび回
路基板の接合位置のそれぞれに、密着層としてクローム
またはチタン層，バリア層として白金層，半田付け層と
して金層と順次に層形成したメタライズ層を備えてイン
ジウム半田の接合構造を構成する。
本構造は半導体チップを回路基板に安定にフリップチ
ップ接合を行う接合層の構造に関する。
ップ接合を行う接合層の構造に関する。
情報処理技術の進歩により情報処理装置の主体を占め
る半導体装置は大容量化が必要であり、LSIやVLSIなど
の集積回路が実用化されている。
る半導体装置は大容量化が必要であり、LSIやVLSIなど
の集積回路が実用化されている。
こゝで、これらの集積回路素子は数mm角からなる半導
体チップに単位のトランジスタがマトリックス状に形成
されており、ワイヤボンディング・タイプの場合は半導
体チップの裏面を接着剤で回路基板に接着固定した後、
チップの周辺に設けられている多数の電極端子（パッ
ド）と回路基板に設けられている多数電極端子（パッ
ド）とをワイヤボンデング接続を行うことにより導体線
路との回路接続が行われている。
体チップに単位のトランジスタがマトリックス状に形成
されており、ワイヤボンディング・タイプの場合は半導
体チップの裏面を接着剤で回路基板に接着固定した後、
チップの周辺に設けられている多数の電極端子（パッ
ド）と回路基板に設けられている多数電極端子（パッ
ド）とをワイヤボンデング接続を行うことにより導体線
路との回路接続が行われている。
然し、LSIのような大容量素子については、かゝる方
法は困難であり、これに代わって第４図に示すように、
半導体チップ１の面上にマトリックス状に配列した半田
バンプ２を設け、これを多層セラミックなどの回路基板
３の最上層に設けてあるパッド４に位置合わせして直接
に熔着するフリップチップ接合が採られるに到ってい
る。
法は困難であり、これに代わって第４図に示すように、
半導体チップ１の面上にマトリックス状に配列した半田
バンプ２を設け、これを多層セラミックなどの回路基板
３の最上層に設けてあるパッド４に位置合わせして直接
に熔着するフリップチップ接合が採られるに到ってい
る。
本発明は安定なフリップチップ接合を行うための接合
構造に関するものである。
構造に関するものである。
現在、半導体集積回路はシリコン（Si）を用いて作ら
れており、また大部分の回路基板はアルミナセラミック
を用いて作られている。
れており、また大部分の回路基板はアルミナセラミック
を用いて作られている。
そして、先に記したようにLSIやVLSIなどの半導体チ
ップは回路基板とフリップチップ接合による回路接続が
とられつゝある。
ップは回路基板とフリップチップ接合による回路接続が
とられつゝある。
然し、Siの熱膨張係数が2.8×10-6/Kであるのに対し
アルミナ基板の熱膨張係数は７×10-6/Kと異なってお
り、また両者を接合する鉛・錫半田（67％Pb−33％Sn）
の熱膨張係数は25.0×10-6/Kと異なっている。
アルミナ基板の熱膨張係数は７×10-6/Kと異なってお
り、また両者を接合する鉛・錫半田（67％Pb−33％Sn）
の熱膨張係数は25.0×10-6/Kと異なっている。
そのために、フリップチップタイプ接合を行うに当た
っては常温とチップの発熱により起こる最高チップ温度
との繰り返しによる半田付け部の疲労破壊が問題とな
る。
っては常温とチップの発熱により起こる最高チップ温度
との繰り返しによる半田付け部の疲労破壊が問題とな
る。
次に、半田付けを行う場合には半田による電極金属の
喰われをなくすることが大切である。
喰われをなくすることが大切である。
すなわち、一般に半田付けにはPb・Sn系の半田が用い
られているが、電極との半田付け作業中に電極金属の溶
融半田への拡散が生じ、電極の消失が起りやすい。
られているが、電極との半田付け作業中に電極金属の溶
融半田への拡散が生じ、電極の消失が起りやすい。
また、半田付けに当たっては半田の濡れ性の良いこと
が必要である。
が必要である。
今まで、フリップチップタイプの接合構造として金
（Au）／銅（Cu）／クローム（Cr）系の接合構造が提案
されている。
（Au）／銅（Cu）／クローム（Cr）系の接合構造が提案
されている。
（例えば、IBM J.Res.Develop,Vol.13,1969） こゝで、Au層は表面酸化を防止すると共に半田の濡れ
性を良くするためのものであり、Cu層は半田との優れた
接着性を利用するものであり、またCr層は基板と強固な
接着を保つと共に半田溶融時に進行する基板金属との合
金化反応を阻止し、接着力の低下を防ぐために使用され
ている。
性を良くするためのものであり、Cu層は半田との優れた
接着性を利用するものであり、またCr層は基板と強固な
接着を保つと共に半田溶融時に進行する基板金属との合
金化反応を阻止し、接着力の低下を防ぐために使用され
ている。
一方、このAu/Cu/Cr系はPb/Sn系半田に対する反応速
度が大き過ぎるため、下地の電極部との接合強度が低下
するとして金（Au）／ニッケル（Ni）／クローム（Cr）
或いはチタン（Ti）系の接合構造が提案されている。
度が大き過ぎるため、下地の電極部との接合強度が低下
するとして金（Au）／ニッケル（Ni）／クローム（Cr）
或いはチタン（Ti）系の接合構造が提案されている。
（特開昭61−141155,昭和61年６月28日公開） こゝで、Cu層に代わってNi層が用いられる理由とし
て、Cuは半田を構成するSnと容易に金属間化合物を形成
するため、合金化反応が進むに従って機械的強度が低下
するが、Niは機械的強度が低下するほどには金属間化合
物の成長は認められないとしている。
て、Cuは半田を構成するSnと容易に金属間化合物を形成
するため、合金化反応が進むに従って機械的強度が低下
するが、Niは機械的強度が低下するほどには金属間化合
物の成長は認められないとしている。
また、Ti層はCr層と同様に基板との接着強度が優れて
いることから使用されている。
いることから使用されている。
このように、各種の接合構造が提供されているが、接
合力が優れ、且つ長期に亙って信頼性を補償できるよう
な接合構造は未だ実用化されていない。
合力が優れ、且つ長期に亙って信頼性を補償できるよう
な接合構造は未だ実用化されていない。
集積回路が形成されているSiチップを回路基板にフリ
ップチップ接合するには半田付け性が優れていることゝ
共に使用中に加わる温度サイクルに対して疲労破壊が生
じないことである。
ップチップ接合するには半田付け性が優れていることゝ
共に使用中に加わる温度サイクルに対して疲労破壊が生
じないことである。
そのため、これに適した半田材料と接合構造を決定
し、実用化することが課題である。
し、実用化することが課題である。
上記の課題はIn半田を使用して半導体チップを回路基
板へフリップチップ接合を行う際に、半導体チップおよ
び回路基板の接合位置のそれぞれに、密着層としてCrま
たはTi層，バリア層としてPt層，半田付け層としてAu層
と順次に層形成したメタライズ層を備えてIn半田の接合
構造を構成することにより解決することができる。
板へフリップチップ接合を行う際に、半導体チップおよ
び回路基板の接合位置のそれぞれに、密着層としてCrま
たはTi層，バリア層としてPt層，半田付け層としてAu層
と順次に層形成したメタライズ層を備えてIn半田の接合
構造を構成することにより解決することができる。
本発明は半導体チップをフリップチップ接合する半田
としてインジウム（In）を用いると共に、Inに適した接
合構造をとるものである。
としてインジウム（In）を用いると共に、Inに適した接
合構造をとるものである。
Inは軟らかい金属であり、融点が156.6℃と低いのに
拘らず、沸点は2080℃と高く安定な金属である。
拘らず、沸点は2080℃と高く安定な金属である。
発明者等はInの軟らかな材質に着目し、かねてよりフ
リップチップ接合を行う半田バンプの材料としてInを使
用することを提案している。
リップチップ接合を行う半田バンプの材料としてInを使
用することを提案している。
本発明はこれに適した接合構造に関するものである。
さて、半導体基板あるいは回路基板上に設けられ、半
田によって強固を接合を形成する接合層の必要条件は、 半田の濡れ性が良いこと、 半田との接合性は良いが、相互拡散と合金化反応が
起こりにくいこと、 半導体チップ或いは回路基板と充分な接着強度をも
っていること。
田によって強固を接合を形成する接合層の必要条件は、 半田の濡れ性が良いこと、 半田との接合性は良いが、相互拡散と合金化反応が
起こりにくいこと、 半導体チップ或いは回路基板と充分な接着強度をも
っていること。
などが必要で、これらの条件を満たすためには単一層
で接合層を構成するのは不可能であって、複数層で形成
する必要がある。
で接合層を構成するのは不可能であって、複数層で形成
する必要がある。
発明者等はの良好な濡れ性が必要な最上層には半田
付け層として従来のようにAu層を用い、 のIn半田との接合性が良いが、Inと金属間化合物を作
って機械的強度の低下を生じることのないバリア層とし
て白金（Pt）層を用い、 の半導体チップ或いは回路基板と充分な接着強度をも
つ密着層として従来のようにCrまたはTiを用いるもので
ある。
付け層として従来のようにAu層を用い、 のIn半田との接合性が良いが、Inと金属間化合物を作
って機械的強度の低下を生じることのないバリア層とし
て白金（Pt）層を用い、 の半導体チップ或いは回路基板と充分な接着強度をも
つ密着層として従来のようにCrまたはTiを用いるもので
ある。
すなわち、本発明は第１図に示すように半導体チップ
１或いは回路基板３の接合位置の上に密着層としてCrあ
るいはTi層５を設け、この上に半田の拡散を防ぐバリア
層としてPt層６を、そして最上層には半田付け層として
Au層７を設けることによりメタライズ層８を形成するも
のである。
１或いは回路基板３の接合位置の上に密着層としてCrあ
るいはTi層５を設け、この上に半田の拡散を防ぐバリア
層としてPt層６を、そして最上層には半田付け層として
Au層７を設けることによりメタライズ層８を形成するも
のである。
また、第２図は第１図に示すメタライズ層８の上にIn
半田９を溶着して半田パンプ10を形成した場合で半導体
チップ上に形成されてフリップチップタイプの半導体素
子を構成する。
半田９を溶着して半田パンプ10を形成した場合で半導体
チップ上に形成されてフリップチップタイプの半導体素
子を構成する。
こゝで、バリア層として従来使用されているNi層に代
えてPt層を使用する理由はIn半田に対して喰われがない
からである。
えてPt層を使用する理由はIn半田に対して喰われがない
からである。
実施例1:（Ptバリア層の効果） 面積が20×10mmで厚さが1mmのガラス基板上にマスク
を用いる電子ビーム蒸着法により3mm角の大きさでCr層,
Pt層,Au層と順次に層形成してメタライズ層を作った。
を用いる電子ビーム蒸着法により3mm角の大きさでCr層,
Pt層,Au層と順次に層形成してメタライズ層を作った。
この各層の厚さは何れも1000Åである。
なお、比較のために同一寸法のガラス基板上に同じ条
件でAu/Ni/Cr構成のメタライズ層を作った。
件でAu/Ni/Cr構成のメタライズ層を作った。
この二種類のメタライズ層の表面にロジン系のフラッ
クスを塗布した後、3mm角で厚さが2mmのIn片を置き、22
0℃に加熱してあるホットプレート上に置いて12分に亙
って加熱した。
クスを塗布した後、3mm角で厚さが2mmのIn片を置き、22
0℃に加熱してあるホットプレート上に置いて12分に亙
って加熱した。
フラックスを溶剤洗浄して除去した後、ガラス基板の
裏面から観察するとバリア層としてNi層を用いたものは
四隅から喰われてNi層が円形となっているのに対し、Pt
層はそのまゝの形状で初期状態と変わっておらず、Pt層
がバリア層として作用していることを確認できた。な
お、Au/Pt/Ti構成の場合も結果は全く同様であった。
裏面から観察するとバリア層としてNi層を用いたものは
四隅から喰われてNi層が円形となっているのに対し、Pt
層はそのまゝの形状で初期状態と変わっておらず、Pt層
がバリア層として作用していることを確認できた。な
お、Au/Pt/Ti構成の場合も結果は全く同様であった。
実施例2:（接合力の測定） Siチップ面とアルミナ基板面の上に実施例１と同様に
電子ビーム蒸着法により3mm角の大きさでCr層,Pt層,Au
層と順次に層形成し、Au/Pt/Cr構成のメタライズ層を形
成した。
電子ビーム蒸着法により3mm角の大きさでCr層,Pt層,Au
層と順次に層形成し、Au/Pt/Cr構成のメタライズ層を形
成した。
この各層の厚さは1000Åである。
次に、実施例１と同様にロジン系のフラックスを塗布
した後、3mm角で厚さが2mmのIn片を置き、220℃に加熱
してあるホットプレート上に置いて加熱し、第２図に示
すような半田バンプを形成した。
した後、3mm角で厚さが2mmのIn片を置き、220℃に加熱
してあるホットプレート上に置いて加熱し、第２図に示
すような半田バンプを形成した。
次に、半田バンプの表面にフラックスを塗布して後、
アルミナ基板上の半田バンプとSiチップ面の半田バンプ
を接合した状態で220℃に加熱してあるホットプレート
上に置き、In半田を溶融させて第３図に示すような接合
体を形成した。
アルミナ基板上の半田バンプとSiチップ面の半田バンプ
を接合した状態で220℃に加熱してあるホットプレート
上に置き、In半田を溶融させて第３図に示すような接合
体を形成した。
そして万能試験機（インストロン社製）を用いてSiチ
ップ12とアルミナ基板11の両側から引張り接合強さを測
定した。
ップ12とアルミナ基板11の両側から引張り接合強さを測
定した。
その結果、接合強さは0.4〜0.5Kg/mm2であり、Inバル
クの値（0.4Kg/mm2）と変わらなかった。
クの値（0.4Kg/mm2）と変わらなかった。
なお、Au/Pt/Ti構成の場合も結果は同様であった。
実施例3:（経時変化） Au/Pt/Cr構成の半田バンプを接合した実施例２の試料
を温度サイクル槽に入れ常温（20℃）と高温（100℃）
の温度サイクル試験を10000回に亙って行った。
を温度サイクル槽に入れ常温（20℃）と高温（100℃）
の温度サイクル試験を10000回に亙って行った。
なお、保持時間はそれぞれ15分である。
温度サイクル終了後に接着強さを測定したが、約0.4K
g/mm2であり、Siチップとアルミナ基板との熱膨張係数
が異なっているに拘らず、In半田により応力が吸収され
ており、疲労による劣化が認められなかった。
g/mm2であり、Siチップとアルミナ基板との熱膨張係数
が異なっているに拘らず、In半田により応力が吸収され
ており、疲労による劣化が認められなかった。
本発明の実施により接合力が強く、且つ経時変化の少
ないフリップチップ接合の実用化が可能となる。
ないフリップチップ接合の実用化が可能となる。
第１図は本発明に係る接合構造の断面図、 第２図は半田バンプの断面構造図、 第３図は実施例の接合状態を示す断面図、 第４図はフリップチップ接合を示す断面図、である。 図において、 １は半導体チップ、2,10は半田バンプ、 ３は回路基板、４はパッド、 ５はCrまたはTi層、６はPt層、 ７はAu層、８はメタライズ層、 ９はIn、 である。
Claims (1)
- 【請求項１】インジウム半田を使用して半導体チップを
回路基板へフリップチップ接合を行う際に、半導体チッ
プおよび回路基板の接合位置のそれぞれに、密着層とし
てクロームまたはチタン層，バリア層として白金層，半
田付け層として金属と順次に層形成したメタライズ層を
備えることを特徴とするインジウム半田の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9932889A JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9932889A JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02278743A JPH02278743A (ja) | 1990-11-15 |
| JP2697116B2 true JP2697116B2 (ja) | 1998-01-14 |
Family
ID=14244570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9932889A Expired - Fee Related JP2697116B2 (ja) | 1989-04-19 | 1989-04-19 | インジウム半田の接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697116B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863741B2 (en) | 2007-05-07 | 2011-01-04 | Sony Corporation | Semiconductor chip and manufacturing method thereof |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559817A (en) * | 1994-11-23 | 1996-09-24 | Lucent Technologies Inc. | Complaint layer metallization |
| EP1571704A1 (en) * | 2004-03-04 | 2005-09-07 | Interuniversitair Microelektronica Centrum Vzw | Method for depositing a solder material on a substrate in the form of a predetermined pattern |
| EP1575084B1 (en) * | 2004-03-01 | 2010-05-26 | Imec | Method for depositing a solder material on a substrate |
| DE102005009358B4 (de) * | 2005-03-01 | 2021-02-04 | Snaptrack, Inc. | Lötfähiger Kontakt und ein Verfahren zur Herstellung |
| JP4699812B2 (ja) * | 2005-06-07 | 2011-06-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN118099927B (zh) * | 2024-04-17 | 2024-07-30 | 化合积电(厦门)半导体科技有限公司 | 一种金刚石芯片及其制备方法 |
-
1989
- 1989-04-19 JP JP9932889A patent/JP2697116B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863741B2 (en) | 2007-05-07 | 2011-01-04 | Sony Corporation | Semiconductor chip and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02278743A (ja) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR0168463B1 (ko) | 분리가능한 금속 결합 방법 | |
| US7095121B2 (en) | Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices | |
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| JPS6187396A (ja) | 電子回路装置とその製造方法 | |
| KR101279291B1 (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| JPH07169875A (ja) | 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ | |
| KR920007121B1 (ko) | 전자회로 장치 | |
| JPS592595B2 (ja) | ろう合金 | |
| JP2697116B2 (ja) | インジウム半田の接合構造 | |
| US6742248B2 (en) | Method of forming a soldered electrical connection | |
| Baggerman et al. | Reliable Au-Sn flip-chip bonding on flexible prints | |
| JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
| KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
| JP2884872B2 (ja) | 半導体装置の実装構造 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JP3594442B2 (ja) | 半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| WO2024090143A1 (ja) | 装置、電気装置および基板 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPS6088483A (ja) | 超電導集積回路の配線基板組立法 | |
| Zakel et al. | Flip‐chip Bonding on Green Tape Ceramic Substrates | |
| Hashimoto et al. | Flip-chip interconnection technology for packaging of VLSI operated in liquid nitrogen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |