JPS6088483A - 超電導集積回路の配線基板組立法 - Google Patents

超電導集積回路の配線基板組立法

Info

Publication number
JPS6088483A
JPS6088483A JP58196055A JP19605583A JPS6088483A JP S6088483 A JPS6088483 A JP S6088483A JP 58196055 A JP58196055 A JP 58196055A JP 19605583 A JP19605583 A JP 19605583A JP S6088483 A JPS6088483 A JP S6088483A
Authority
JP
Japan
Prior art keywords
integrated circuit
superconducting
chip
electrode
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58196055A
Other languages
English (en)
Other versions
JPS6260836B2 (ja
Inventor
Mikio Hirano
幹夫 平野
Shinichiro Yano
振一郎 矢野
Ushio Kawabe
川辺　潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58196055A priority Critical patent/JPS6088483A/ja
Publication of JPS6088483A publication Critical patent/JPS6088483A/ja
Publication of JPS6260836B2 publication Critical patent/JPS6260836B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/45028—Side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は超電°導集積回路と外部基板とを接続する超電
導集積回路の配線基板組立法に関するものである。
〔発明の背景〕
超電導集積回路は２つの超電導薄膜の間に厚さ数ｎｍの
薄いトンネル障壁層を挟んだジョセフソン接合を主要部
品とし、薄膜抵抗、インダクタ、キャパシタなどで構成
されており、極低温（〜４Ｋ）における超電導トンネル
現象を応用したスイッチング素子である。この素子は従
来の半導体素子に較ベスイッチング速度は約１０分の１
、消費電力は約１０００分の１という特徴があり、今後
の超高速Ｒ１算機用の理論演算素子や記憶素子として期
待されるが、そのためにはＬＳＩ規模に集積化した理論
演算回路や記憶回路の開発と、それらのＬＳＩを高密度
に実装する技術とが必要である。超電導集積回路の実装
を行う上で特に重要な事項は、（１）複数のＬＳＩチッ
プを多層配線基板に搭載して接続する場合は、これらの
接続に用いる配線や接続用電極（入出力信号の取出し電
極）が全て超電導金属で構成されていること、（２）Ｌ
ＳＩチップの実装用基板への接続は、極薄の１ヘンネル
障壁層の劣化防止のために極力低温（１００℃以下）で
行うこと、（３）’ＬＳＩチップ主面の冷却効果を改善
し局部的な温度上昇に伴う特性の変動を抑えること、な
どである。
従来Ｓｉ半導体ＬＳＩチップと外部基板の電極との間の
接続に用いられる種々の方法のうちで、超電導集積回路
の組立に適用できる方法は、超電導特性を有するはんだ
電極を用いた溶融接合による方法である。一般にはんだ
電極の作製は第１図に示すように基板１上の能動素子部
２をチップ保護膜３で覆った集積回路チップの周辺に配
置した端子電極４上に、メタルマスクを用いた蒸着法に
より例えば５ｎ−Ｂｉ−Ｉｎのような超電導はんだ材料
を積上げて円柱状に形成したのち、上記嗜んだ材料の融
点以上に加熱して再溶融させ円柱昧゛の形情を半球状の
はんだ電極５に変化させる。ζ４＋１ のようなバンプと呼ばｈる半球状の電極５を形成したの
ち上記超電導集積回路チップにおけるチップ内の要素部
品、の性能を最終検査する。該検査はウェハ状で行わオ
ｔ、多数の検査用探触側をチップ上の上記バンプ５に押
（＝Ｊけて導通させるため、バンプ５は変形したり圧痕
が残ったりする。このため上記探触側の検査終了後に再
びウェハを加熱し変形損傷したバンプ５を再溶融して元
の１へ球状に再生する。その後ウェハを各チップ状に切
断し分割して良品を選別し、選別した良品のチップのバ
ンプ５と、第２図に示すように別に用意した多層配線基
板（モジュール基板）６上にモジュール配線７とこれを
覆うモジュール保護膜８によって形成された電極とを位
置合わせして（Ｉｉ（ｊけを行う。
仮付は後に上記の多層配線基板６を超電導集り、１２回
路チップとともに電気炉内で加熱し各電極の再溶融接合
を行う。したがってＩ−記のような再溶融接合によって
超電導集積回路チップと多層配線基板６とを接続する方
法は、その組立工程において、上記チップが少くとも３
回の溶融処理を経ることになる。これらの熱処理によっ
て超電導集積回路内に多数形成したトンネル障壁層の熱
的な経時変化のために特性が劣化するおそれを生じるこ
とがある。また再溶融接合を行った場合には上記チップ
の主表面が多層配線基板６に対面する状態とななり、上
記チップはいわゆるフェイスダウン方式になる。超電導
集積回路チップと多層配線基板６との間隔は１５〜２０
μ＋１１　Ｌ／かないため集積回路内で継続して発熱し
た場合には冷却効果が局部的に低下し、超電導特性が不
安定になったり誤動作を生じたりする原因になる。上記
のように従来のｔ１ｊ溶融接合を用いた場合は超電導集
積回路チップの主面を下向きに接合するため１組立を完
了した後に回路部分を観察することは全く不可能である
。また再溶融接合時に位置す、ｆＬシたまま接合された
り、あるいは所定の位置から脱落するなどの不良が生じ
た場合に、再度の組立を行うことは極めて国難である。
〔発明の目的〕
本発明は超電導集積回路チップの主面を上向きに配置し
、良好な超電導接続を得る超電導集積回路の配線基板組
立法を得ることを１ｊ的とする。
〔発明の概要〕
上記の目的を達成するために本発明による超電導集積回
路の配線基板組立法は、超電導集積回路チップの主面を
上に向けて集積回路搭載基板（以下キャリアという）に
低温溶融合金でダイボンド喚だうえ、上記超電導集積回
路チップの周辺に配７＋１４した接続用端子電極と、上
記キャリアの端部に、１１いて表面から裏面にかけて設
けた超電導金属か也なる配線パターンの接続用電極部と
の間を超電導合金被覆細線を用いて接続し、上記超電導
集積回路チップをキャリアを介して多層配線基板に接続
することにより、超電導集積回路チップの主面を上向き
に配置し良好な超電導接続を得たものである。超電導合
金被覆細線は芯材にＣｕ、八〇、あるいはＡｇを用い、
その表面に例えば１０〜２０％Ｉｎ、２０〜３０％Ｓｎ
、残りＰ　ｂ、１５〜２５％Ｂ＋、　２０〜３０％Ｉ　
ｎ、　残りＰｂ、ビ １５−２５％Ｂｉ、２０〜２５％Ｓ　ｎ、残り！、１５
−２５％Ｂ　ｉ　、１５−−２５％Ｃｄ、残りｐｂなど
からなる超電導合金のいずれか１つを被覆した超電導合
金被覆細線を用いる。また上記超電導合金被覆細線によ
る接合には短時間に局所加熱できるパルス上−１〜機構
を備えたワイヤボンダを用い、上記チップ内部の集積回
路要素部品に対し、熱による接合特性の劣化などのダメ
ージが生じることなく上記集積回路の端子電極とキャリ
アの接続用電極部とを接続できるようにする。さらに上
記キャリアと多層配線基板との接続は例えば５ｎ−Ｂｉ
−Ｉｎなどの超電導低融点合金のパン）す用いた溶融法
によって行うが、この際の加熱’１ｔａＡ’Ｊ度は上記
超電導合金被覆細線上に形成した超電涛合金層の融点よ
り５０℃以上低い温度になるように設定する。上記の方
法によって超電導集積回路チップを多層配線基板に組立
てることにより、上記集積回路チップの主面は表向きす
なわちフェイスアップ方式にすることができる。そのた
め冷却媒体（液体ヘリウム）が超電導集積回路の要素部
品に直接触れて冷却することになり、上記チップ内で発
生した熱により生じるヘリウムの気泡も容易に除去でき
るなど冷却効果が改善できるほか、上記集積回路の要素
部品のＷＪｌ察を常時行うことができ特に不良発生時の
解析がｉｊＪ能である。また組立の良否判定が容易で、
組立の不良に刻しても超電導集積回路に影響なく１ｊ度
組立か行えるなど、作業性、歩留りなどを改善すること
がてきる。
〔発明の実施例〕
つぎに本発明の実施例を図面とともに説明する。第３図
は本発明による超電導集積回路の配線基板組立法の一実
施例を示す断面図、第４図および第５図は接続用超電導
合金被覆細線の断面図、第６図は本発明による超電導Ｍ
Ｓ積回路の配線基板組立法の他の実施例を示す断面図で
ある。第３１２１に１おいて、あらかじめ清浄化処理を
したシリコンｒ１１ｕ＋ｊＡ晶基板１１上に熱酸化法に
よりノｑさ約６００ｎ…占紗二酸化シリコン層を形成す
る。」二記基板１１を百び清浄化処理したのち上記シリ
コン単結晶基板１１の主面側をレジスト膜で覆い、上記
基板１１の裏面の二酸化シリコン層を弗酸系水溶液によ
り除去する。その後上記基板１１の主面側のレジスト膜
を除去して再び上記基板１１の表面を清浄化処理し、つ
ぎに上記基板の裏面に厚さ約３μｍのＡｕ層１２を形成
する。この際の清浄化処理は減圧したＡｒ雰囲気中ての
高周波プラズマ放電による清浄化、あるいは弗酸系水溶
液を用いた化学エツチングによる清浄化などの方法を使
用する。またＡｕ層１２の形成は真空蒸着法、イオンブ
レーティング法、スパッタ法などのいずれの方法によっ
てもよい。つぎにＡＵ層１２を形成したシリコン単結晶
基板１１を３５０℃に加熱し、ＡｕとＳｉとの拡散処理
を行う。処理時間は通常１５〜６０分の範囲が適当であ
る。１５分以下では拡散が不十分でＡｕ層１２の接７６
カが不足し、６０分以上の熱処理ではＡｕとＳｉの拡散
反応が進行して合金化するため純粋なＡＬ１層１２が薄
くなり、超電導集積回路チップを接合する時にはんだの
濡れ性が低下する。これらの吠項を含み上記の拡散処理
条件は、上限温度を４１ｈ１０℃としその時の処理時間
が１０〜４５分の範−ｉｌであり、下限温度は３２０℃
で処理時間を３０３１−１２０分の範囲どするのが適当
である。」二記の、トうにウェハ状のシリコン単結晶基
板ｌｉｇ面にＡＵ層１２の形成処理を行ったのち、上記
基板１１の主面上に、グランドプレーン、薄膜抵抗、配
線、下部電極、接合用トンネル障壁層、上部電極、制御
線および各金’ａｑの相互間を絶縁するための層間絶縁
膜などを小片のチップ単位に構成されるようにして能動
素子部１３を形成し、電（４λｌ／Ｉの部分を除きチッ
プ保護膜１５で覆い超電導集積回路を作成する。上記の
下部電極、１一部電極、制御線、その他の配線、グラン
ドプレーンにはＰｂ合金、ＮｂおよびＮｂ化合物などの
超電導金属が用いられる。
また上記超電導集積回路の周辺部には３０’　Ｏｎ　ｒ
ｎの厚さのＮｂを最下層電極Ｉ４として、その上にＯｒ
およびＡｕをそれぞれ厚さ３０　ｎ　ｍおよび２００　
ｎ　ｒｎに積層して形成した外部接続用端Ｆ電４ｆＡ１
６を設ける。ここではＡｕの例について記したがＣＵあ
るいはＰｂ−Ｉｎ−Ａｕ等の超電導材料でもよい。さら
に上記Ｃｒの代りにＴ　ｉを用いてもよい。上記の接続
用端子電極１６のパターン形成はホ１−レジストをマス
クにしたリフトオフ法によって行った。ウェハ上に形成
した超電導集積回路を所去の小片状に分割した超電導集
積回路チップ１１’・１１主面を」二に向け、セラミッ
クまたはＳｉ結晶よ冒１なるチップ搭載用のキャリア１
７にダイボンドす満。」二記キャリア１７の表面の集積
回路チップ１１′が搭載される部分には、例えばはんだ
（ｐｂ−ｓｎ）のように低温で溶融しＡｕと極めてよく
濡れる合金層１８を形成して集積回路チップ１１′のＡ
ｕＪｆｆｌ１２に溶着させる。また」二記キャリア１７
の主面の所要の位置から裏面にかけて超電導金属からな
る配線パターン１９を設けている。本実施例では厚さ３
００　ｎ　ｒｎのＮｂ膜で配線パターン１９を形成し、
」−２配線パターン１９の表面の水平部分にはＡｕ層を
設けて接続用電極部１９’　と接続端１９“とを形成し
ている。直径２５μｒｎのＣｕ線の表面をＰｂ−Ｂ１−
１ｎの被膜で約３μｍの厚さに覆った超電導合金被覆細
線２０の一端を、上記集積回路チップ１１の外部接続用
端子電極１６にパルスヒート方式で熱圧着により接合し
、他端をキャリア１７の配線パターン１９における接続
用電極部１９′　に接合する。
このようにして集積回路チップ１１’　に形成した多数
の外部接続用端子電極１６とキ ャリア１７の電極部１９′　とはそオしぞＪし相互に接
続さ、Ｆ装置に形成した超電導配線２２」二のバンプ２
３に位置〜チｌわせしたのち、加熱して対向した接続端
子１９″、ＮＪバンプ２３とを相互に接合する。上記の
ようにして多層配線基板２１」二に多数の超電１　；Ｉ
ｓ積回路チップ１１’の主面を上向きにし°Ｃ組立てる
ことができる。
上記の超電導集積回路チップ１１’　とそれを搭載する
キャリア１７のそれぞＩシに形成した端子電極１６と接
続用電極部１９′　とを相互に接続する超電導合金被覆
細線２０は、第４図に示すようにＣｕ、ＡｕあるいはＡ
ｇのうちいずれか１つの月料からなる芯材２５を中心に
して、その表面に例えばｐｂ−ｓｎ、　Ｐｂ−３ｎ−Ｉ
ｎ、Ｐｂ−Ｉｎ−Ｂ１．Ｐｂ−８ｎ−Ｂｉ、５ｎ−Ｂ　
ｉ−１ｎなどの各金属の組合わせで構成された低融点の
超電導はんだ２６を被覆した細線を用いる方法と、第５
図に示すようにＣｕ、ΔＵあるいはＡｇのうちいずれか
１つの材料からなる芯線を束ねたクラッド線を芯材とし
、その周１１１Ｊに上記の超電導はんだ２６を被覆した
細線を用いる方法とがあるが、いずれの細線を使用して
も集積回路チップ１１′　とキャリア１７の接続用電極
部］９′　との間で良好な超電導接続を得ることができ
た。
第６図に示す本発明による超電導集積回路の配’＜＆　
ＩＩ、板組立法における他の実施例は、集積回路チ、？
ＲＪチップ１１′　が埋込まれるようなキャビティ構造
に形成し、集積回路チップ１１′　が搭載される上記キ
ャリア１７′　の表面の部分に、低温で溶融し、かつΔ
ｕＪｆｆｌ１２と極めてよく濡れる合金層１８を形成し
て−に記集積回路チップ１１′　を合金層１８の溶融に
より接合したのち、上記集積回路チップ１１′の端子電
極１６とキャリア１７′の配線パターン１９に設けた接
続用電極部１９’　との間を前記実施例と同様の方法に
より超′市導合金被覆、ｔｉｌｌｌ線２ｏで接続し、多
層配＃！基板２目二にあらかじめ設けられたバンプ２３
と上記配線パターン、１９の下面に設けた接続端子】９
“とを再溶融接合したものである。なおキャリア１７′
の端部における配線パターンおよび接線用電極部１９′
　と接続端子１９″の形成については前記実施例の場合
と同じである。」１記の実施例においても超電導集積回
路チップの主面が］二向きに配置され、かつ良好な超電
導接続を有する配線基板が得られた。
〔発明の効果〕
上記のように本発明による超電導集積回路の配線基板組
立法は、超電導集積回路チップの主面を」二に向けてキ
ャリアに低温溶融合金でダイボンド’ｉ　’、ｅ４ｉ、
％うえ、上記超電導集積回路チップの周辺に配（請）し
た外部接続用端子電極と上記キャリアの端部ｌＸφおい
て表面から裏面にかけて設けた超電導全屈からなる配線
パターンのノ妾続用電極部との間を、超電導合金被覆細
線を用いて接合し、」１記超電導集積回路チップをキャ
リアを介して多層配線基板に接続する方法であるから、
超電導集積回路チップの主面が上向きに配置さオし液体
ヘリウムによる冷却効果が改善されるとともに、静特性
を安定に観察し評価することができ、超電導合金で被覆
した細線や超電導はんだによる接合によって良好な超電
導接続を得ることができる。またキャリアを介して超電
導集積回路チップを多層配線基板に組立てるため組立の
再生も加能であり、組立の再現性や歩留りを向上させる
ことができる。
【図面の簡単な説明】
第１図はバンプを形成した超電導集積回路チップの断面
図、第２図は上記集積回路チップを組立てた従来の配線
基板を示す断面図、第３図は本発明による超電心象積回
路の配線基板組立法の一実施例を示す断面図、第４図お
よび第５図は接続用超電導合金被覆細線の断面図、第６
図は本発明による超電導集積回路の配線基板組立法の他
の実施ＵＩＬｉ示す断面図である。 ！７＋’ｉｌρｌ・・・超電導集積回路チップ、１６・
・・端子電極１、Ｑ７１７′−−−集積回路搭載基板、
１９・・・配線パタ゛１１゛□Ｌン、１９′・・・接続
用電極部、１９″・・・接続端子、：ｉｏ、　・、超電
導合金被覆細線１．２Ｉ・・・多層配線基板、２３・・
・電（御（バンプ）。 特許出願人」１業技術院長 用田裕部 第　１　回 歯　２圀

Claims (1)

  1. 【特許請求の範囲】 ソ （１）ジョセフＮン接合を有する超電導集積回路の周辺
    に配置した外部接続用の端子電極と、超電導材料と絶縁
    層とで構成した多層配線基板とを接続する超電導集積回
    路の配線基板組立法において、上記超電導集積回路を、
    該集積回路チップの主面を上に向けて集積回路搭載基板
    にダイボンドしたうえ、上記超電導集積回路チップの端
    子電極と、集積回路搭載基板の表面から裏面にかけて設
    Ｖ”た超導電金属からなる配線パターンの接続用電悼３
    工を用いて熱圧着により接続し、さらに上記配線パター
    ンの接続端子と多層配線基板の電極とを接続したことを
    特徴とする超電導集積回路の配線基板組立法。 （２）上記芯材はａ敬木の芯線を束ねたクラッド線であ
    ることを特徴とする特許請求の範囲第１項に記載した超
    電導集積回路の配線基板組立法。
JP58196055A 1983-10-21 1983-10-21 超電導集積回路の配線基板組立法 Granted JPS6088483A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58196055A JPS6088483A (ja) 1983-10-21 1983-10-21 超電導集積回路の配線基板組立法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58196055A JPS6088483A (ja) 1983-10-21 1983-10-21 超電導集積回路の配線基板組立法

Publications (2)

Publication Number Publication Date
JPS6088483A true JPS6088483A (ja) 1985-05-18
JPS6260836B2 JPS6260836B2 (ja) 1987-12-18

Family

ID=16351444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58196055A Granted JPS6088483A (ja) 1983-10-21 1983-10-21 超電導集積回路の配線基板組立法

Country Status (1)

Country Link
JP (1) JPS6088483A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228696A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 電子装置
US5041188A (en) * 1989-03-02 1991-08-20 Santa Barbara Research Center High temperature superconductor detector fabrication process
US5283465A (en) * 1987-08-13 1994-02-01 Semiconductor Energy Laboratory Co., Ltd. Superconducting lead on integrated circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569194B1 (en) 2000-12-28 2003-05-27 Advanced Cardiovascular Systems, Inc. Thermoelastic and superelastic Ni-Ti-W alloy

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228696A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 電子装置
US5283465A (en) * 1987-08-13 1994-02-01 Semiconductor Energy Laboratory Co., Ltd. Superconducting lead on integrated circuit
US5041188A (en) * 1989-03-02 1991-08-20 Santa Barbara Research Center High temperature superconductor detector fabrication process

Also Published As

Publication number Publication date
JPS6260836B2 (ja) 1987-12-18

Similar Documents

Publication Publication Date Title
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
EP0208494B1 (en) Method of fabricating a semiconductor apparatus comprising two semiconductor devices
US6822336B2 (en) Semiconductor device
US4360142A (en) Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
JP3489811B2 (ja) 半導体デバイスの製造方法
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
WO1993000703A1 (en) Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
JP3337461B2 (ja) 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
US4290079A (en) Improved solder interconnection between a semiconductor device and a supporting substrate
JP2001110957A (ja) パワー半導体モジュールの製造方法
US5946597A (en) Semiconductor chip mounting method
JPH06151701A (ja) 半導体装置の製造方法
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JPS6088483A (ja) 超電導集積回路の配線基板組立法
JP3279470B2 (ja) 半導体装置およびその製造方法
JP2697116B2 (ja) インジウム半田の接合構造
JP2615744B2 (ja) 半田バンプの形成方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JPH0158875B2 (ja)
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPH118345A (ja) マルチチップモジュールの接合構造とその製造方法
JPH02218143A (ja) 半導体装置およびその製造方法