JP2615744B2 - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JP2615744B2 JP2615744B2 JP63015611A JP1561188A JP2615744B2 JP 2615744 B2 JP2615744 B2 JP 2615744B2 JP 63015611 A JP63015611 A JP 63015611A JP 1561188 A JP1561188 A JP 1561188A JP 2615744 B2 JP2615744 B2 JP 2615744B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- solder bumps
- chip
- wettability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 フリップチップタイプ半導体素子に対する半田バンプ
の形成方法に関し、 半田蒸着法によって半田バンプを形成することを目的
とし、 複数のパッドがパターン形成してあって半田濡れ性の
良い被処理基板と該基板と同形で半田濡れ性の悪い基板
とを準備し、該両基板について同一形状のマスクを位置
決めして半田蒸着を行い、それぞれの基板上に半田バン
プを形成した後、該両基板の半田バンプを位置合わせし
て接合を行い、該基板の加熱を行って、半田濡れ性の悪
い基板の半田バンプを半田濡れ性の良い基板の半田バン
プ上に移行させて半田バンプを形成する。
の形成方法に関し、 半田蒸着法によって半田バンプを形成することを目的
とし、 複数のパッドがパターン形成してあって半田濡れ性の
良い被処理基板と該基板と同形で半田濡れ性の悪い基板
とを準備し、該両基板について同一形状のマスクを位置
決めして半田蒸着を行い、それぞれの基板上に半田バン
プを形成した後、該両基板の半田バンプを位置合わせし
て接合を行い、該基板の加熱を行って、半田濡れ性の悪
い基板の半田バンプを半田濡れ性の良い基板の半田バン
プ上に移行させて半田バンプを形成する。
本発明はフリップチップタイプの半導体素子に対する
半田バンプの形成方法に関する。
半田バンプの形成方法に関する。
情報処理技純の進歩により情報処理装置の主体を構成
する半導体装置は大容量化が必要になり、LSIやVLSIが
実用化されている。
する半導体装置は大容量化が必要になり、LSIやVLSIが
実用化されている。
こゝで、これらの半導体素子は数mm角からなる半導体
チップ（以下略してチップ）上に単位のトランジスタが
マトリックス状に形成されており、各トランジスタはチ
ップの周辺に設けられている電極端子を通じ、ワイヤボ
ンディングなどの方法により回路基板に設けられている
電極端子に回路接続して形成されている。
チップ（以下略してチップ）上に単位のトランジスタが
マトリックス状に形成されており、各トランジスタはチ
ップの周辺に設けられている電極端子を通じ、ワイヤボ
ンディングなどの方法により回路基板に設けられている
電極端子に回路接続して形成されている。
然し、LSIのような大容量素子については、かゝる方
法は困難であり、これに代わってチップ面上にマトリッ
クス状に配列した半田バンプを設け、これを多層セラミ
ック回路基板の最上層に設けてある導体線路のパッド位
置に位置合わせして直接に熔着するフリップチップ方法
が採られるに到っている。
法は困難であり、これに代わってチップ面上にマトリッ
クス状に配列した半田バンプを設け、これを多層セラミ
ック回路基板の最上層に設けてある導体線路のパッド位
置に位置合わせして直接に熔着するフリップチップ方法
が採られるに到っている。
LSIやVLSIが形成されているチップの大きさは10mm角
以下であり、この上に多数の半田バンプがマトリックス
状に形成されているが、この大きさは極めて小さい。
以下であり、この上に多数の半田バンプがマトリックス
状に形成されているが、この大きさは極めて小さい。
例えば、LSIの一例として10mm角のシリコン（Si）チ
ップ上には直径200μm,高さ100μｍの半田バンプが縦・
横17個づつ計289個形成されているが、この場合の半田
バンプ相互間の隙間は300μｍに過ぎない。
ップ上には直径200μm,高さ100μｍの半田バンプが縦・
横17個づつ計289個形成されているが、この場合の半田
バンプ相互間の隙間は300μｍに過ぎない。
かゝる半田バンプの形成法として真空蒸着法，半田ボ
ール法，鍍金法などが開発されている。
ール法，鍍金法などが開発されている。
然し、真空蒸着法については、 数μｍの位置精度で100μｍ程度の厚さまでマスク
蒸着を行うことは困難である。
蒸着を行うことは困難である。
半田ボール法については、 多数の半田ボールをチップのパッド位置に位置合わ
せし、熔着するには多大の工数を要し、また経済的では
ない。
せし、熔着するには多大の工数を要し、また経済的では
ない。
鍍金法については、 鍍金液によりチップ上に形成したLSIが化学的変化
を受け、特性劣化の原因になり易い。
を受け、特性劣化の原因になり易い。
マスクとして働くレジストとSi基板との密着が完全
でないために液が浸透し、半田バンプ間の絶縁の確保が
困難である。
でないために液が浸透し、半田バンプ間の絶縁の確保が
困難である。
などの問題があり、決定的な方法は決まっていない。
真空蒸着法は一括して多数のチップに半田バンプを形
成できる方法であり、真空蒸着機も大形化しており、数
10μｍの厚さに亙っても連続蒸着が可能である。
成できる方法であり、真空蒸着機も大形化しており、数
10μｍの厚さに亙っても連続蒸着が可能である。
然し、直径が100〜200μｍ程度で厚さが100μｍ程度
の多数の半田バンプを数μｍの位置精度で形成するには
メタルマスクの使用が必要となるが、半田バンプの径よ
りも厚いメタルマスク形成材料を用い、多数の穴を寸法
精度よく穴開けしてメタルマスクを形成することは技術
的に困難である。
の多数の半田バンプを数μｍの位置精度で形成するには
メタルマスクの使用が必要となるが、半田バンプの径よ
りも厚いメタルマスク形成材料を用い、多数の穴を寸法
精度よく穴開けしてメタルマスクを形成することは技術
的に困難である。
一法、薄いメタルマスクを用い、これに近いか或はこ
れよりも厚い蒸着パターンを形成することは原理的に不
可能である。
れよりも厚い蒸着パターンを形成することは原理的に不
可能である。
そこで、従来より使用されている厚さ100μｍ程度と
薄いメタルマスクを用い、厚さが100μｍ程度の半田バ
ンプを如何にして形成するかが課題となる。
薄いメタルマスクを用い、厚さが100μｍ程度の半田バ
ンプを如何にして形成するかが課題となる。
上記の課題は複数のパッドがパターン形成してあって
半田濡れ性の良い被処理基板と、この基板と同形で半田
濡れ性の悪い基板とを準備し、両基板について同一形状
のマスクを位置決めして半田蒸着を行い、それぞれの基
板上に半田バンプを形成した後、両基板の半田バンプを
位置合わせして接合を行い、基板の加熱を行って、半田
濡れ性の悪い基板の半田バンプを半田濡れ性の良い基板
の半田バンプ上に移行させる半田バンプの形成方法をと
ることにより解決することができる。
半田濡れ性の良い被処理基板と、この基板と同形で半田
濡れ性の悪い基板とを準備し、両基板について同一形状
のマスクを位置決めして半田蒸着を行い、それぞれの基
板上に半田バンプを形成した後、両基板の半田バンプを
位置合わせして接合を行い、基板の加熱を行って、半田
濡れ性の悪い基板の半田バンプを半田濡れ性の良い基板
の半田バンプ上に移行させる半田バンプの形成方法をと
ることにより解決することができる。
本発明は従来のメタルマスクを用い、これと同等の厚
さの半田バンプを形成する方法として、基板を変えて同
一形状の半田バンプを真空蒸着法により作り、一方の基
板の半田バンプを他の基板の半田バンプに移行させるこ
とにより半田バンプの高さを高めるものである。
さの半田バンプを形成する方法として、基板を変えて同
一形状の半田バンプを真空蒸着法により作り、一方の基
板の半田バンプを他の基板の半田バンプに移行させるこ
とにより半田バンプの高さを高めるものである。
この方法をとるためには半田バンプを高く形成しよう
とする基板は半田濡れ性が良く、一方、移行させようと
する基板は半田濡れ性が悪いことが必要である。
とする基板は半田濡れ性が良く、一方、移行させようと
する基板は半田濡れ性が悪いことが必要である。
こゝで、半田の移行は基板加熱により行うが、この際
に半田は溶融状態にあるために表面張力によって球状と
なり、結果として半田ボールを接着したと同様な結果と
なる。
に半田は溶融状態にあるために表面張力によって球状と
なり、結果として半田ボールを接着したと同様な結果と
なる。
なお、これによっても半田バンプの高さが不足する場
合は、この移行操作を繰り返すことにより必要とする高
さをもつ半田バンプを形成することができる。
合は、この移行操作を繰り返すことにより必要とする高
さをもつ半田バンプを形成することができる。
第１図は本発明の実施により形成した半田バンプを示
す断面図また第２図は本発明の工程を示すものである。
す断面図また第２図は本発明の工程を示すものである。
先ず、厚さ500μｍで縦・横がそれぞれ10mmのSiチッ
プ１を２個用意し、この１個の上に厚さが100μｍのメ
タルマスクを用いてチタン（Ti），ニッケル（Ni），金
（Au）と順次に真空蒸着し、直径200μｍのパッド２を2
89個形成して半田濡れ性のよいSiチップを作った。
プ１を２個用意し、この１個の上に厚さが100μｍのメ
タルマスクを用いてチタン（Ti），ニッケル（Ni），金
（Au）と順次に真空蒸着し、直径200μｍのパッド２を2
89個形成して半田濡れ性のよいSiチップを作った。
具体的には10mm角のSiチップ１の中央の8mm角の部分
に17×17個のパッド２を形成した。
に17×17個のパッド２を形成した。
こゝで、Ti/Ni/Auの三層構造をとる理由はTiはSiチッ
プとの密着性を高めるためであり、またAuは半田付け性
を良くするためで、これによりSi自体は半田濡れ性が悪
く、直接には半田付けできないが、半田濡れ性の良い表
面状態に変えることができる。
プとの密着性を高めるためであり、またAuは半田付け性
を良くするためで、これによりSi自体は半田濡れ性が悪
く、直接には半田付けできないが、半田濡れ性の良い表
面状態に変えることができる。
次に、この半田濡れ性の良いSiチップ（以下略して本
体チップ）３と半田濡れ性の悪いSiチップ（以下略して
ダミーチップ）４に対し、先と同じメタルマスク（厚さ
100μｍ）を位置合わせして半田（Pb−５％Sn）を60μ
ｍの厚さに真空蒸着して半田バンプ5,5′を形成した。
（以上第２図ＡおよびＢ） 次に、この半田バンブ5,5′の上に活性ロジンフラッ
クスを塗布した後、フリップチップ接合用の位置合わせ
機を用い、ダミーチップ４を上側にして接合した。（以
上同図Ｃ） これを窒素（N2）雰囲気中でホットプレートの上に置
き、350℃に加熱して半田を溶融させ、ダミーチップ４
を引き上げたところ、ダミーチップ４の上の半田バンプ
５′を形成していた半田は完全に本体チップ３に移行し
ており、半球状の半田バンプ６が形成されていた。（以
上同図Ｄ） 次に、温度冷却後に取り出し、フラックス洗滌を行う
ことによりフリップチップタイプの半田バンプを備えた
第１図に示すようなSiチップが完成した。
体チップ）３と半田濡れ性の悪いSiチップ（以下略して
ダミーチップ）４に対し、先と同じメタルマスク（厚さ
100μｍ）を位置合わせして半田（Pb−５％Sn）を60μ
ｍの厚さに真空蒸着して半田バンプ5,5′を形成した。
（以上第２図ＡおよびＢ） 次に、この半田バンブ5,5′の上に活性ロジンフラッ
クスを塗布した後、フリップチップ接合用の位置合わせ
機を用い、ダミーチップ４を上側にして接合した。（以
上同図Ｃ） これを窒素（N2）雰囲気中でホットプレートの上に置
き、350℃に加熱して半田を溶融させ、ダミーチップ４
を引き上げたところ、ダミーチップ４の上の半田バンプ
５′を形成していた半田は完全に本体チップ３に移行し
ており、半球状の半田バンプ６が形成されていた。（以
上同図Ｄ） 次に、温度冷却後に取り出し、フラックス洗滌を行う
ことによりフリップチップタイプの半田バンプを備えた
第１図に示すようなSiチップが完成した。
〔発明の効果〕 本発明の実施により位置精度の高く、相互の絶縁性の
よい半田バンプを真空蒸着法で作ることができ、これに
より量産化に適した半田バンプの形成が可能となる。
よい半田バンプを真空蒸着法で作ることができ、これに
より量産化に適した半田バンプの形成が可能となる。
第１図は本発明の実施により形成した半田バンプを示す
断面図、 第２図（Ａ）〜（Ｄ）は本発明の工程を示す断面図、 である。 図において、 １はSiチップ、２はパッド、 ３は本体チップ、４はダミーチップ、 5,5′,6は半田バンプ、 である。
断面図、 第２図（Ａ）〜（Ｄ）は本発明の工程を示す断面図、 である。 図において、 １はSiチップ、２はパッド、 ３は本体チップ、４はダミーチップ、 5,5′,6は半田バンプ、 である。
Claims (1)
- 【請求項１】複数のパッドがパターン形成してあって半
田濡れ性の良い被処理基板と該基板と同形で半田濡れ性
の悪い基板とを準備し、該両基板について同一形状のマ
スクを位置決めして半田蒸着を行い、それぞれの基板上
に半田バンプを形成した後、該両基板の半田バンプを対
向位置合わせして接合を行い、該基板の加熱を行って、
半田濡れ性の悪い基板の半田バンプを半田濡れ性の良い
基板の半田バンプ上に移行させることを特徴とする半田
バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015611A JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015611A JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189942A JPH01189942A (ja) | 1989-07-31 |
| JP2615744B2 true JP2615744B2 (ja) | 1997-06-04 |
Family
ID=11893500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015611A Expired - Lifetime JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615744B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297254B2 (ja) * | 1995-07-05 | 2002-07-02 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
| JPH11297735A (ja) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | バンプの製造方法及び半導体装置 |
| AU5283399A (en) | 1998-07-15 | 2000-02-07 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method for transferring solder to a device and/or testing the device |
| WO2020168117A1 (en) | 2019-02-13 | 2020-08-20 | Boston Scientific Scimed, Inc. | Stent delivery systems |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
-
1988
- 1988-01-26 JP JP63015611A patent/JP2615744B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01189942A (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6340630B1 (en) | Method for making interconnect for low temperature chip attachment | |
| US6033931A (en) | Semiconductor device including stacked chips having metal patterned on circuit surface and one edge side of chip | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US6921018B2 (en) | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array | |
| JPH05503191A (ja) | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 | |
| US5646068A (en) | Solder bump transfer for microelectronics packaging and assembly | |
| WO2008005586A2 (en) | Flipped, stacked-chip ic packaging for high bandwidth data transfer buses | |
| WO1997018584A1 (en) | Method for forming bump of semiconductor device | |
| TWI856619B (zh) | 多晶片封裝方法 | |
| US7534715B2 (en) | Methods including fluxless chip attach processes | |
| US6069026A (en) | Semiconductor device and method of fabrication | |
| JPS6221268B2 (ja) | ||
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| CN101459090B (zh) | 在电子基板表面上形成焊料突起的方法 | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| JP2001168268A (ja) | 半導体モジュールおよび電子回路装置 | |
| CN100580894C (zh) | 形成有预焊锡材料的半导体封装基板制法 | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JPS6088483A (ja) | 超電導集積回路の配線基板組立法 | |
| TWI251919B (en) | Semiconductor package substrate for forming presolder material thereon and method for fabricating the same | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| JP3090414B2 (ja) | はんだバンプの接続方法 | |
| JPH03190239A (ja) | はんだバンプの製造方法 | |
| JPH06268201A (ja) | Ｃｃｂバンプの形成方法 |