JPH06268201A - Ｃｃｂバンプの形成方法 - Google Patents
Ｃｃｂバンプの形成方法Info
- Publication number
- JPH06268201A JPH06268201A JP5447493A JP5447493A JPH06268201A JP H06268201 A JPH06268201 A JP H06268201A JP 5447493 A JP5447493 A JP 5447493A JP 5447493 A JP5447493 A JP 5447493A JP H06268201 A JPH06268201 A JP H06268201A
- Authority
- JP
- Japan
- Prior art keywords
- ccb
- forming
- semiconductor chip
- inspection
- ccb bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
- B23Q3/02—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for mounting on a work-table, tool-slide, or analogous part
- B23Q3/06—Work-clamping means
- B23Q3/08—Work-clamping means other than mechanically-actuated
Abstract
(57)【要約】
【目的】 良品の半導体チップのみにＣＣＢバンプが形
成されるようにし、ＣＣＢバンプの無駄使いを防止す
る。 【構成】 外部との電気的な接続のための電極としての
ＣＣＢバンプを半導体チップに形成する方法であって、
内部配線が設けられた半導体ウェハ上に積層下地層を形
成（ステップ１０１）した後、ダイシングを行い（ステ
ップ１０２）、その各々の半導体チップに対してペレッ
ト検査を実施し（ステップ１０３）、この検査で良品の
判定がなされた半導体チップにのみＣＣＢバンプを形成
し（ステップ１０４）、最後に組み立てを実施する（ス
テップ１０５）。
成されるようにし、ＣＣＢバンプの無駄使いを防止す
る。 【構成】 外部との電気的な接続のための電極としての
ＣＣＢバンプを半導体チップに形成する方法であって、
内部配線が設けられた半導体ウェハ上に積層下地層を形
成（ステップ１０１）した後、ダイシングを行い（ステ
ップ１０２）、その各々の半導体チップに対してペレッ
ト検査を実施し（ステップ１０３）、この検査で良品の
判定がなされた半導体チップにのみＣＣＢバンプを形成
し（ステップ１０４）、最後に組み立てを実施する（ス
テップ１０５）。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップの実装技
術、特に、半導体チップをＣＣＢバンプを介して基板に
実装するために用いて効果のある技術に関するものであ
る。
術、特に、半導体チップをＣＣＢバンプを介して基板に
実装するために用いて効果のある技術に関するものであ
る。
【０００２】
【従来の技術】ゲートアレイやマイクロコンピュータな
どの論理ＬＳＩにおいては、集積回路の多機能化、高速
化にともない、外部回路との接続を行う端子（入出力ピ
ン）の数が急速に増大し、半導体チップの周辺に設けた
ボンディングワイヤを接続して外部回路との接続を行う
ワイヤボンディング方式は既に限界に達している。
どの論理ＬＳＩにおいては、集積回路の多機能化、高速
化にともない、外部回路との接続を行う端子（入出力ピ
ン）の数が急速に増大し、半導体チップの周辺に設けた
ボンディングワイヤを接続して外部回路との接続を行う
ワイヤボンディング方式は既に限界に達している。
【０００３】また、ワイヤボンディング方式は、内部領
域の配線を周辺部のボンディングパッドまで引き回すの
で配線長が長くなり、信号伝達速度が遅延する欠点があ
るため、高速動作が要求される論理ＬＳＩの実装方式と
しては不向きである。
域の配線を周辺部のボンディングパッドまで引き回すの
で配線長が長くなり、信号伝達速度が遅延する欠点があ
るため、高速動作が要求される論理ＬＳＩの実装方式と
しては不向きである。
【０００４】このような理由から、はんだなどで構成さ
れたＣＣＢ（Controlled CollapseBonding:突起電極）
バンプを集積回路の最上層配線に接合し、このＣＣＢバ
ンプを介して半導体チップを基板に実装する所謂フリッ
プチップ方式が注目されている。このフリップチップ方
式は、チップの周辺のみならず、内部領域にも端子を設
けることができるので、チップの多ピン化を促進するこ
とができる利点がある。また、フリップチップ方式はワ
イヤボンディング方式に比べてチップ上の配線長を短く
することができるので、論理ＬＳＩの高速化を促進でき
るという利点がある。
れたＣＣＢ（Controlled CollapseBonding:突起電極）
バンプを集積回路の最上層配線に接合し、このＣＣＢバ
ンプを介して半導体チップを基板に実装する所謂フリッ
プチップ方式が注目されている。このフリップチップ方
式は、チップの周辺のみならず、内部領域にも端子を設
けることができるので、チップの多ピン化を促進するこ
とができる利点がある。また、フリップチップ方式はワ
イヤボンディング方式に比べてチップ上の配線長を短く
することができるので、論理ＬＳＩの高速化を促進でき
るという利点がある。
【０００５】ここで、簡単にＣＣＢバンプの形成プロセ
スについて、図５のフローを参照しながら説明する。ま
ず、内部配線を形成した半導体ウェハに電気絶縁膜を被
覆し、ホトレジスト技術で電極用窓を開孔し、多層金属
（例えば、Ｃｒ／Ｃｕ／Ａｕ、Ｃｒ／Ｎｉ／Ａｕなど）
で電極下地（ＢＬＭ：Ball Limiting Metalization）を
形成し（ステップ２０１）、その電極下地の上にＰｂ、
Ｓｎの蒸着技術によりはんだバンプとなる材料を形成す
る（ステップ２０２）。
スについて、図５のフローを参照しながら説明する。ま
ず、内部配線を形成した半導体ウェハに電気絶縁膜を被
覆し、ホトレジスト技術で電極用窓を開孔し、多層金属
（例えば、Ｃｒ／Ｃｕ／Ａｕ、Ｃｒ／Ｎｉ／Ａｕなど）
で電極下地（ＢＬＭ：Ball Limiting Metalization）を
形成し（ステップ２０１）、その電極下地の上にＰｂ、
Ｓｎの蒸着技術によりはんだバンプとなる材料を形成す
る（ステップ２０２）。
【０００６】ＣＣＢバンプ形成後は、半導体チップの電
気的動作状況を検査して良品を選別するためのペレット
検査（Ｐ検）を行い（ステップ２０３）、蒸着されたＰ
ｂ−Ｓｎ層を均一なはんだ組成に形成させるために、不
活性雰囲気中で加熱し、表面張力によって半球状のはん
だバンプを形成（これをウェットバック法という）する
（ステップ２０４）。こののち、ウェハ状態の半導体チ
ップをダイシングし（ステップ２０５）、半導体チップ
を組み立てる（ステップ２０６）。
気的動作状況を検査して良品を選別するためのペレット
検査（Ｐ検）を行い（ステップ２０３）、蒸着されたＰ
ｂ−Ｓｎ層を均一なはんだ組成に形成させるために、不
活性雰囲気中で加熱し、表面張力によって半球状のはん
だバンプを形成（これをウェットバック法という）する
（ステップ２０４）。こののち、ウェハ状態の半導体チ
ップをダイシングし（ステップ２０５）、半導体チップ
を組み立てる（ステップ２０６）。
【０００７】なお、フリップチップ方式に関する技術
は、例えば、ＩＢＭ社発行「ＩＢＭジャーナル・オブ・
リサーチ・アンド・ディベロップメント、第１３巻、Ｎ
ｏ．３（ＩＢＭ Journal of Reserch and Developmen
t， Vol.13 ，No.3）」２３９頁〜２５０頁に記載があ
る。
は、例えば、ＩＢＭ社発行「ＩＢＭジャーナル・オブ・
リサーチ・アンド・ディベロップメント、第１３巻、Ｎ
ｏ．３（ＩＢＭ Journal of Reserch and Developmen
t， Vol.13 ，No.3）」２３９頁〜２５０頁に記載があ
る。
【０００８】
【発明が解決しようとする課題】本発明者の検討によれ
ば、ＣＣＢバンプの形成後に半導体チップの電気的動作
状況を検査するペレット検査を行う従来のＣＣＢバンプ
の形成方法にあっては、ペレット検査で不良品となった
半導体チップ上に形成されたはんだバンプが無駄になる
という問題がある。また、工程完了が長く、製造工程が
複雑になるという問題もある。
ば、ＣＣＢバンプの形成後に半導体チップの電気的動作
状況を検査するペレット検査を行う従来のＣＣＢバンプ
の形成方法にあっては、ペレット検査で不良品となった
半導体チップ上に形成されたはんだバンプが無駄になる
という問題がある。また、工程完了が長く、製造工程が
複雑になるという問題もある。
【０００９】そこで、本発明の目的は、良品の半導体チ
ップのみにＣＣＢバンプが形成されるようにし、ＣＣＢ
バンプの無駄使いを防止することのできる技術を提供す
ることにある。
ップのみにＣＣＢバンプが形成されるようにし、ＣＣＢ
バンプの無駄使いを防止することのできる技術を提供す
ることにある。
【００１０】また、本発明の他の目的は、製造工程を簡
略化して、低コストの製品が提供することができるよう
にする技術を提供することにある。
略化して、低コストの製品が提供することができるよう
にする技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【００１３】すなわち、外部との電気的な接続のための
電極としてのＣＣＢバンプを半導体チップに形成する方
法であって、内部配線が設けられた半導体ウェハ上に積
層下地層を形成した後にダイシングを行い、その各々の
半導体チップに対してペレット検査を実施し、この検査
で良品の判定がなされた半導体チップにのみＣＣＢバン
プを形成するようにしている。
電極としてのＣＣＢバンプを半導体チップに形成する方
法であって、内部配線が設けられた半導体ウェハ上に積
層下地層を形成した後にダイシングを行い、その各々の
半導体チップに対してペレット検査を実施し、この検査
で良品の判定がなされた半導体チップにのみＣＣＢバン
プを形成するようにしている。
【００１４】
【作用】上記した手段によれば、ペレット検査で良品の
判定が出た半導体チップに対してのみＣＣＢバンプが形
成される。したがって、不良品に対してＣＣＢバンプを
しない分のはんだを節約することができる。また、工程
短縮も可能になり、量産製が向上する。
判定が出た半導体チップに対してのみＣＣＢバンプが形
成される。したがって、不良品に対してＣＣＢバンプを
しない分のはんだを節約することができる。また、工程
短縮も可能になり、量産製が向上する。
【００１５】
【実施例】図１は本発明によるＣＣＢバンプの形成方法
を示すフローチャートであり、図２は本発明方法の適用
の対象となる半導体チップの要部を示す断面図である。
を示すフローチャートであり、図２は本発明方法の適用
の対象となる半導体チップの要部を示す断面図である。
【００１６】図１に示すように、本発明は、図５のステ
ップ２０１と同様の工程を経て電極下地（ＢＬＭ）を形
成する（ステップ１０１）。ついで、半導体ウェハをダ
イシングし、集積回路をチップ状に切り出す（ステップ
１０２）。次に、予めシート状に配列されたはんだバン
プを使用してチップ毎にペレット検査（Ｐ検）を行う
（ステップ１０３）。このペレット検査を行うに際して
は、ウェハ上に形成されている集積回路（チップ）毎に
電気的な動作を検査針を接触させてチエックし、良品を
選別する。
ップ２０１と同様の工程を経て電極下地（ＢＬＭ）を形
成する（ステップ１０１）。ついで、半導体ウェハをダ
イシングし、集積回路をチップ状に切り出す（ステップ
１０２）。次に、予めシート状に配列されたはんだバン
プを使用してチップ毎にペレット検査（Ｐ検）を行う
（ステップ１０３）。このペレット検査を行うに際して
は、ウェハ上に形成されている集積回路（チップ）毎に
電気的な動作を検査針を接触させてチエックし、良品を
選別する。
【００１７】そして、良品として選別されたチップに対
応するはんだバンプのみを加熱溶解し（この加熱は検査
装置に設けられたリフロー機構により行われる）、これ
をＢＬＭ側へ転写してバンプを形成する（ステップ１０
４）。こののち、半導体チップの組み立てが行われる
（ステップ１０５）。
応するはんだバンプのみを加熱溶解し（この加熱は検査
装置に設けられたリフロー機構により行われる）、これ
をＢＬＭ側へ転写してバンプを形成する（ステップ１０
４）。こののち、半導体チップの組み立てが行われる
（ステップ１０５）。
【００１８】次に、図２のほか図３及び図４に示す説明
図を用い、本発明によるバンプ形成方法を説明する。
図を用い、本発明によるバンプ形成方法を説明する。
【００１９】図２に示すように、半導体基板１上には、
ＳｉＯ2 からなる絶縁膜２を介してアルミニウム導体配
線路（内部配線）３が形成されている。さらに、アルミ
ニウム導体配線路３上には表面保護膜（電気絶縁層）４
が設けられている。この表面保護膜４の一部にはコンタ
クト孔（電極窓）が設けられ、そのコンタクト孔部分に
積層下地層５が設けられている。この積層下地層５は、
ＢＬＭを順次積層（最下面にＣｒ層、この表面にＮｉ
層、最上面にＡｕ層を設けた３層）した構成になってい
る。
ＳｉＯ2 からなる絶縁膜２を介してアルミニウム導体配
線路（内部配線）３が形成されている。さらに、アルミ
ニウム導体配線路３上には表面保護膜（電気絶縁層）４
が設けられている。この表面保護膜４の一部にはコンタ
クト孔（電極窓）が設けられ、そのコンタクト孔部分に
積層下地層５が設けられている。この積層下地層５は、
ＢＬＭを順次積層（最下面にＣｒ層、この表面にＮｉ
層、最上面にＡｕ層を設けた３層）した構成になってい
る。
【００２０】この積層下地層５の表面にはんだバンプ６
が形成されるが、その形成方法について図３及び図４を
参照して説明する。なお、ここでは説明の便宜上はんだ
バンプ６は３個のみを図示しているが、実際には多数個
が設けられている。
が形成されるが、その形成方法について図３及び図４を
参照して説明する。なお、ここでは説明の便宜上はんだ
バンプ６は３個のみを図示しているが、実際には多数個
が設けられている。
【００２１】図３に示すように、ポリイミド製のシート
７にはＣｕまたはＡｌによるシート内配線８が一定間隔
（積層下地層５の中心相互間と同一間隔）に設けられ、
その上面にははんだ９が盛られており、このはんだ９に
ペレット検査用の針（ワイヤ）１０の先端が検査時に当
接される。シート内配線８の下面には微小なパッドメタ
ライズ１１が設けられ（このパッドメタライズ１１は、
はんだバンプ６転写後のバンプ体積のばらつきを極力抑
えるためである）、はんだバンプ６はパッドメタライズ
１１に吊下した状態で電気的に接続されている。
７にはＣｕまたはＡｌによるシート内配線８が一定間隔
（積層下地層５の中心相互間と同一間隔）に設けられ、
その上面にははんだ９が盛られており、このはんだ９に
ペレット検査用の針（ワイヤ）１０の先端が検査時に当
接される。シート内配線８の下面には微小なパッドメタ
ライズ１１が設けられ（このパッドメタライズ１１は、
はんだバンプ６転写後のバンプ体積のばらつきを極力抑
えるためである）、はんだバンプ６はパッドメタライズ
１１に吊下した状態で電気的に接続されている。
【００２２】ここで、ＣＣＢバンプ組成（Ｐｂ−1.８ｗ
ｔ％Ｓｎ）の溶融温度が３２０℃であるため、はんだバ
ンプ６をシート７から転写させる際には、少なくとも前
記温度より高い温度が必要となる。そこで、本実施例で
は、３５０℃の耐熱性を有するポリイミドをシート７に
用いている。また、ポリイミド製のシート７は凹凸など
の吸収が可能であり、はんだバンプ６を一括して集積回
路側へ転写させるようにも機能している。
ｔ％Ｓｎ）の溶融温度が３２０℃であるため、はんだバ
ンプ６をシート７から転写させる際には、少なくとも前
記温度より高い温度が必要となる。そこで、本実施例で
は、３５０℃の耐熱性を有するポリイミドをシート７に
用いている。また、ポリイミド製のシート７は凹凸など
の吸収が可能であり、はんだバンプ６を一括して集積回
路側へ転写させるようにも機能している。
【００２３】次に、ＣＣＢバンプの形成方法について説
明する。まず、図２の状態まで完成した半導体チップ１
２に対し、積層下地層５とシート７に設けられているは
んだバンプ６とを位置合わせし、シート７上のはんだバ
ンプ６を押し当てる。この状態で針１０をはんだ９に当
て、ペレット検査を実施する。
明する。まず、図２の状態まで完成した半導体チップ１
２に対し、積層下地層５とシート７に設けられているは
んだバンプ６とを位置合わせし、シート７上のはんだバ
ンプ６を押し当てる。この状態で針１０をはんだ９に当
て、ペレット検査を実施する。
【００２４】ペレット検査の結果、良品チップの判定が
出た場合、この検査工程において直ちにはんだバンプ６
と半導体チップ１２とを加圧接触したまま加熱してはん
だバンプ６を溶かし、積層下地層５にはんだバンプ６を
転写した後、はんだバンプ６とシート７を引き離す。は
んだバンプ６を溶融する手段としては、ヒートブロック
加熱、ホットジェットによる雰囲気加熱などがある。な
お、この加熱は、はんだバンプ６の酸化を防止するた
め、不活性雰囲気（例えば、窒素雰囲気）内で行うよう
にする。
出た場合、この検査工程において直ちにはんだバンプ６
と半導体チップ１２とを加圧接触したまま加熱してはん
だバンプ６を溶かし、積層下地層５にはんだバンプ６を
転写した後、はんだバンプ６とシート７を引き離す。は
んだバンプ６を溶融する手段としては、ヒートブロック
加熱、ホットジェットによる雰囲気加熱などがある。な
お、この加熱は、はんだバンプ６の酸化を防止するた
め、不活性雰囲気（例えば、窒素雰囲気）内で行うよう
にする。
【００２５】以上のように、ダイシングを先に行ってか
らペレット検査をし、良品に対してのみＣＣＢバンプの
形成を行うため、従来に比べ１／３程度に工程を短縮で
きることが確かめられた。
らペレット検査をし、良品に対してのみＣＣＢバンプの
形成を行うため、従来に比べ１／３程度に工程を短縮で
きることが確かめられた。
【００２６】なお、ペレット検査で不良の判定がなされ
た場合、はんだバンプ６の転写処理は行われない。した
がって、その分だけ高価なはんだバンプ６を回収でき、
はんだの節約が図れ、材料コストを低減することができ
る。
た場合、はんだバンプ６の転写処理は行われない。した
がって、その分だけ高価なはんだバンプ６を回収でき、
はんだの節約が図れ、材料コストを低減することができ
る。
【００２７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００２９】すなわち、外部との電気的な接続のための
電極としてのＣＣＢバンプを半導体チップに形成する方
法であって、内部配線が設けられた半導体ウェハ上に積
層下地層を形成した後にダイシングを行い、その各々の
半導体チップに対してペレット検査を実施し、この検査
で良品の判定がなされた半導体チップにのみＣＣＢバン
プを形成するようにしたので、はんだを節約することが
できる。また、工程短縮も可能になり、量産製が向上す
る。
電極としてのＣＣＢバンプを半導体チップに形成する方
法であって、内部配線が設けられた半導体ウェハ上に積
層下地層を形成した後にダイシングを行い、その各々の
半導体チップに対してペレット検査を実施し、この検査
で良品の判定がなされた半導体チップにのみＣＣＢバン
プを形成するようにしたので、はんだを節約することが
できる。また、工程短縮も可能になり、量産製が向上す
る。
【図１】本発明によるＣＣＢバンプの形成方法を示すフ
ローチャートである。
ローチャートである。
【図２】本発明方法の適用の対象となる半導体チップの
要部を示す断面図である。
要部を示す断面図である。
【図３】ペレット検査時の際のはんだバンプと半導体チ
ップの位置関係を示す断面図である。
ップの位置関係を示す断面図である。
【図４】ＣＣＢバンプの形成後の半導体チップの状態を
示す断面図である。
示す断面図である。
【図５】従来のＣＣＢバンプの形成方法を示すフローチ
ャートである。
ャートである。
１ 半導体基板 ２ 絶縁膜 ３ アルミニウム導体配線路 ４ 表面保護膜 ５ 積層下地層 ６ はんだバンプ ７ シート ８ シート内配線 ９ はんだ １０ 針 １１ パッドメタライズ １２ 半導体チップ
Claims (4)
- 【請求項１】 外部との電気的な接続のための電極とし
てのＣＣＢバンプを半導体チップに形成する方法であっ
て、内部配線が設けられた半導体ウェハ上に積層下地層
を形成した後にダイシングを行い、その各々の半導体チ
ップに対してペレット検査を実施し、この検査で良品の
判定がなされた半導体チップにのみＣＣＢバンプを形成
することを特徴とするＣＣＢバンプの形成方法。 - 【請求項２】 前記ペレット検査は、シート上に設けた
配線に対しＣＣＢバンプとなる材料を予め仮付けしたも
のを前記積層下地層上に押し当てた状態で行うことを特
徴とする請求項１記載のＣＣＢバンプの形成方法。 - 【請求項３】 前記シートは、ポリイミドであることを
特徴とする請求項２記載のＣＣＢバンプの形成方法。 - 【請求項４】 前記ペレット検査後に行うＣＣＢバンプ
の形成は、前記ペレット検査の直後に前記ＣＣＢバンプ
を加熱溶融し、前記半導体チップ側へ転写することを特
徴とする請求項１記載のＣＣＢバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5447493A JPH06268201A (ja) | 1993-03-16 | 1993-03-16 | Ｃｃｂバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5447493A JPH06268201A (ja) | 1993-03-16 | 1993-03-16 | Ｃｃｂバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268201A true JPH06268201A (ja) | 1994-09-22 |
Family
ID=12971673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5447493A Pending JPH06268201A (ja) | 1993-03-16 | 1993-03-16 | Ｃｃｂバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7390732B1 (en) | 1997-07-15 | 2008-06-24 | Hitachi, Ltd. | Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip |
| JP2008159948A (ja) * | 2006-12-25 | 2008-07-10 | Rohm Co Ltd | 半導体装置 |
-
1993
- 1993-03-16 JP JP5447493A patent/JPH06268201A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7390732B1 (en) | 1997-07-15 | 2008-06-24 | Hitachi, Ltd. | Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip |
| JP2008159948A (ja) * | 2006-12-25 | 2008-07-10 | Rohm Co Ltd | 半導体装置 |
| US9343416B2 (en) | 2006-12-25 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device employing wafer level chip size package technology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US7382049B2 (en) | Chip package and bump connecting structure thereof | |
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JP2002217227A (ja) | 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法 | |
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| US5863812A (en) | Process for manufacturing a multi layer bumped semiconductor device | |
| US20020192875A1 (en) | Method for fabricating a circuit device | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| JPH08288291A (ja) | 半導体装置 | |
| JPH06268201A (ja) | Ｃｃｂバンプの形成方法 | |
| JPH03187228A (ja) | 半田バンプの形成方法 | |
| JP3002034B2 (ja) | 半導体集積回路装置 | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JPS59229850A (ja) | 半導体装置 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| TWI496250B (zh) | 封裝基板及其製法 | |
| JP3193100B2 (ja) | 半導体装置 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH02105548A (ja) | フリップチップ搭載用回路基板 | |
| JPH06334009A (ja) | 半導体集積回路装置およびその検査方法 |