JPH03187228A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH03187228A JPH03187228A JP1325800A JP32580089A JPH03187228A JP H03187228 A JPH03187228 A JP H03187228A JP 1325800 A JP1325800 A JP 1325800A JP 32580089 A JP32580089 A JP 32580089A JP H03187228 A JPH03187228 A JP H03187228A
- Authority
- JP
- Japan
- Prior art keywords
- solder bumps
- bumps
- solder
- bump
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000007747 plating Methods 0.000 abstract description 4
- 238000001704 evaporation Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007651 thermal printing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
この発明は半導体基板に設けられたパラ半田バンプを形
成する方法に関する。
成する方法に関する。
ド上に
［従来の技術］
近年、ＩＣチップやＬＳＩチップ等の半導体チップにお
いては、多数のパッド上にそれぞれ半田バンプを突出さ
せて形成し、この各半田バンプを回路基板の各電極にフ
ェイスダウン方式により一度にポンディングすることが
行なわれている。
いては、多数のパッド上にそれぞれ半田バンプを突出さ
せて形成し、この各半田バンプを回路基板の各電極にフ
ェイスダウン方式により一度にポンディングすることが
行なわれている。
この半導体チップの実装技術において、半田バンプを形
成する一例を、以下に説明する。まず、多数の半導体チ
ップが配列され、表面に＾ｌパッドが露出したウェハを
用意する。このウェハの全表面にＡ１パッドとの接着力
を確保するＴｉ、Ｔｉ−Ｗ、Ｃｒ等の第１金属薄膜を蒸
着法またはスパッタ法により形成する。この後、第１金
属薄膜上に半田の拡散を防ぐＣｕ等の第２金属薄膜を同
様に形成する。さらに、このＩ８２金属薄膜上にＩ８２
金属薄膜の酸化を防ぐＡｕ、Ｘｉ等の第３金属薄膜を同
様に形成する０次に、Ｉ８３金属薄膜上にフォトレジス
トを塗布し、フォトリングラフィ法によってＡＩパッド
と対応する部分のフォトレジストを除去し、この除去し
た部分にメツキを施して半田バンプを形成する。この後
、フォトレジストを剥離して、半田バンプ以外の部分の
金属薄膜をエツチングにより順次除去し、最後に加熱炉
内で加熱して半田バンプを溶融させ、半田バンプの形を
ほぼ半球状に整える。なお、半田バンプの形成後は、ウ
ェハをダイシング法により個々の半導体チップに分割す
る。
成する一例を、以下に説明する。まず、多数の半導体チ
ップが配列され、表面に＾ｌパッドが露出したウェハを
用意する。このウェハの全表面にＡ１パッドとの接着力
を確保するＴｉ、Ｔｉ−Ｗ、Ｃｒ等の第１金属薄膜を蒸
着法またはスパッタ法により形成する。この後、第１金
属薄膜上に半田の拡散を防ぐＣｕ等の第２金属薄膜を同
様に形成する。さらに、このＩ８２金属薄膜上にＩ８２
金属薄膜の酸化を防ぐＡｕ、Ｘｉ等の第３金属薄膜を同
様に形成する０次に、Ｉ８３金属薄膜上にフォトレジス
トを塗布し、フォトリングラフィ法によってＡＩパッド
と対応する部分のフォトレジストを除去し、この除去し
た部分にメツキを施して半田バンプを形成する。この後
、フォトレジストを剥離して、半田バンプ以外の部分の
金属薄膜をエツチングにより順次除去し、最後に加熱炉
内で加熱して半田バンプを溶融させ、半田バンプの形を
ほぼ半球状に整える。なお、半田バンプの形成後は、ウ
ェハをダイシング法により個々の半導体チップに分割す
る。
［発明が解決しようとする課題］
上述した半田／ヘンプの形成方法では、半田バンプの下
地層として、 ＡＩパッドに対する接着力を確保する第
１金属薄膜、半田の拡散を防ぐ第２金属薄膜、および第
２金属薄膜の酸化を防ぐ第３金属薄膜を設けなければな
らないため、工程数が極めて多く、製造工程が煩雑であ
るという問題がある。特に、各金属薄膜および半田バン
プを製造するためには、蒸着法またはスパッタ法、フォ
トリングラフィ法、およびメツキ法等を必要とするため
、多大な設備投資が必要となり、コスト高になるという
問題がある。また、これらの装置では、その処理能力か
ら見てチップ単位の処理では能率が悪いため、ウェハ単
位の処理に限られてしまい、良品の半導体チップのみに
半田バンプを形成することができず、歩留まりが悪いと
いう問題もある。
地層として、 ＡＩパッドに対する接着力を確保する第
１金属薄膜、半田の拡散を防ぐ第２金属薄膜、および第
２金属薄膜の酸化を防ぐ第３金属薄膜を設けなければな
らないため、工程数が極めて多く、製造工程が煩雑であ
るという問題がある。特に、各金属薄膜および半田バン
プを製造するためには、蒸着法またはスパッタ法、フォ
トリングラフィ法、およびメツキ法等を必要とするため
、多大な設備投資が必要となり、コスト高になるという
問題がある。また、これらの装置では、その処理能力か
ら見てチップ単位の処理では能率が悪いため、ウェハ単
位の処理に限られてしまい、良品の半導体チップのみに
半田バンプを形成することができず、歩留まりが悪いと
いう問題もある。
この発明の目的は、多大な設備投資を必要とせず、間車
な製造工程で、安価に半田バンプを形成することのでさ
る半田バンプの形成方法を提供することである。
な製造工程で、安価に半田バンプを形成することのでさ
る半田バンプの形成方法を提供することである。
［ｆｆ題を解決するための手段Ｊ
この発明は上述した目的を達成するために、集積回路が
設けられた基板のパッド上にアンダバンプと半田バンプ
とをボールポンディング法によりａ層して形成すること
にある。
設けられた基板のパッド上にアンダバンプと半田バンプ
とをボールポンディング法によりａ層して形成すること
にある。
［作 用］
この発明によれば、パッド上に形成されるアンダバンプ
およびこのアンダバンプ上に形成される半田バンプをボ
ールポンディング法のみにより形成するので、一般のワ
イヤポンディング装置をそのまま使用することができ、
かつ、蒸着またはスパッタ装置、フォトリングラフィ用
の光学装置。
およびこのアンダバンプ上に形成される半田バンプをボ
ールポンディング法のみにより形成するので、一般のワ
イヤポンディング装置をそのまま使用することができ、
かつ、蒸着またはスパッタ装置、フォトリングラフィ用
の光学装置。
およびメツキ装！を等の多大な設備も一切必要としない
から、簡単かつ安価に半田バンプを形成することができ
る。
から、簡単かつ安価に半田バンプを形成することができ
る。
［実施例」
以下、第１図〜第３図を参照して、この発明の一実施例
を説明する。
を説明する。
まず、ｉｌｒｇＪに示すように、シリコン基板ｌを用意
する。このシリコン基板ｌはＩＣチップまたはウェハの
いずれの状態でもよく、その上部内にｔａ回路が設けら
れている。また、このシリコン基板ｌ上には＾！バッド
２ （ｒｇＪでは２つのみを示すが、実際には多数ある
）が所定間隔で配列されているとともに、このＡＩバッ
ド２を除いて絶縁保護！Ｉ３が設けられている。そして
、このＡＩパッド２上にボールポンディング法によりア
ンダバンプ４が形成されている。このアンダバンプ４は
、ＡＩバッド２に対する接着力および後述する半田バン
プ５の拡散を防ぐためのもので、Ａｕ、Ｇｔ＋、Ｇｕ合
金等よりなり、露出しているＡＩバッド２の全表面を覆
う。
する。このシリコン基板ｌはＩＣチップまたはウェハの
いずれの状態でもよく、その上部内にｔａ回路が設けら
れている。また、このシリコン基板ｌ上には＾！バッド
２ （ｒｇＪでは２つのみを示すが、実際には多数ある
）が所定間隔で配列されているとともに、このＡＩバッ
ド２を除いて絶縁保護！Ｉ３が設けられている。そして
、このＡＩパッド２上にボールポンディング法によりア
ンダバンプ４が形成されている。このアンダバンプ４は
、ＡＩバッド２に対する接着力および後述する半田バン
プ５の拡散を防ぐためのもので、Ａｕ、Ｇｔ＋、Ｇｕ合
金等よりなり、露出しているＡＩバッド２の全表面を覆
う。
このアンダバンプ４をボールポンデイグ法により形成す
る場合には、まず、キャピラリ内に挿通されたワイヤを
所定量引き出し、キャピラリの側方に配置されたトーチ
電極を発熱させてワイヤを溶融し、キャピラリの球状空
洞部内に溶融したワイヤによるボールを形成する。この
後、キャピラリを降下させ、キャピラリ内のボールをＡ
Ｉバッド２に接触させた状態でキャピラリを超音波振動
させてポンディングする。最後に、キャピラリを引き上
げることにより、ワイヤを引張り＋ＪＪｌｌｒする。
る場合には、まず、キャピラリ内に挿通されたワイヤを
所定量引き出し、キャピラリの側方に配置されたトーチ
電極を発熱させてワイヤを溶融し、キャピラリの球状空
洞部内に溶融したワイヤによるボールを形成する。この
後、キャピラリを降下させ、キャピラリ内のボールをＡ
Ｉバッド２に接触させた状態でキャピラリを超音波振動
させてポンディングする。最後に、キャピラリを引き上
げることにより、ワイヤを引張り＋ＪＪｌｌｒする。
次に、第２図に示すように、アンダバンプ４上にボール
ポンディング法により半田バンプ５を形成する。この半
田バンプ５は上述したアンダバンプ４と同様に形成され
るが、ボールを形成するためのワイヤはＰｂ−９ｎを主
成分とする半田材料を用い、また、その大きさはアンダ
バンプ４よりも大きく形成される。これは、半田バンプ
５が後述する最終工程でアンダバンプ４を覆い包んでほ
ぼ半球状となるようにするためである。なお、バンプの
大きさはキャピラリの球状空洞部の大きさによって決定
されるので、半田バンプ５を形成するキャピラリの球状
空洞部をアンダバンプ４のそれよりも大きくすることに
より形成することができる。
ポンディング法により半田バンプ５を形成する。この半
田バンプ５は上述したアンダバンプ４と同様に形成され
るが、ボールを形成するためのワイヤはＰｂ−９ｎを主
成分とする半田材料を用い、また、その大きさはアンダ
バンプ４よりも大きく形成される。これは、半田バンプ
５が後述する最終工程でアンダバンプ４を覆い包んでほ
ぼ半球状となるようにするためである。なお、バンプの
大きさはキャピラリの球状空洞部の大きさによって決定
されるので、半田バンプ５を形成するキャピラリの球状
空洞部をアンダバンプ４のそれよりも大きくすることに
より形成することができる。
この後、加熱炉内で加熱して半田バンプ５を溶融させる
。このときには、アンダバンプ４によって半田バンプ５
のＡＩバッド２への拡散が阻止される。そして、溶融し
た半田バンプ５は第３図に示すように、その表面張力に
よりアンダバンプ４を覆い包んでほぼ半球状に形が整え
られる。第３図の半田バンプ５が形成されたシリコン基
板ｌは、所謂、ＴＡＢ方式、フリップチップ等のワイヤ
ーレス方式として知られるギヤングポンディングを適用
することができるものである。
。このときには、アンダバンプ４によって半田バンプ５
のＡＩバッド２への拡散が阻止される。そして、溶融し
た半田バンプ５は第３図に示すように、その表面張力に
よりアンダバンプ４を覆い包んでほぼ半球状に形が整え
られる。第３図の半田バンプ５が形成されたシリコン基
板ｌは、所謂、ＴＡＢ方式、フリップチップ等のワイヤ
ーレス方式として知られるギヤングポンディングを適用
することができるものである。
このように、上述した半田バンプ５の形成方法では、ア
ンダバンプ４および半田バンプ５をボールポンディング
法により形成するので、従来のような蒸着またはスパッ
タ装置、フォトリングラフィ用の光学装置、およびメツ
キ装置等の多大な設備を必要としないばかりか、キャピ
ラリの球状空洞部の形状を変更するだけで通常のワイヤ
ポンディング装置を兼用して使用することができる。
ンダバンプ４および半田バンプ５をボールポンディング
法により形成するので、従来のような蒸着またはスパッ
タ装置、フォトリングラフィ用の光学装置、およびメツ
キ装置等の多大な設備を必要としないばかりか、キャピ
ラリの球状空洞部の形状を変更するだけで通常のワイヤ
ポンディング装置を兼用して使用することができる。
しかもウェハ単位に限らず、チップ単位で半田バンプ５
を形成することができるので、良品チップのみにバンプ
を形成でき、歩留まりがよく、バンプ材料の無駄がなく
、安価に製造することができる。
を形成することができるので、良品チップのみにバンプ
を形成でき、歩留まりがよく、バンプ材料の無駄がなく
、安価に製造することができる。
なお、この発明は上述した実施例に限定されるものでは
ない０例えば、基板は半導体基板に限らず、ガラス、石
英、セラミック等の絶縁基板上に多結晶シリコンを設け
て集積回路を形成したものでもよい、また、この発明は
発熱抵抗素子を有するサーマル印字用装置やイメージセ
ンサを有する読取り装置にも適用できるものである。
ない０例えば、基板は半導体基板に限らず、ガラス、石
英、セラミック等の絶縁基板上に多結晶シリコンを設け
て集積回路を形成したものでもよい、また、この発明は
発熱抵抗素子を有するサーマル印字用装置やイメージセ
ンサを有する読取り装置にも適用できるものである。
［発明の効果Ｊ
以上詳細に説明したように、この発明によれば、パッド
上に形成されるアンダバンプおよヒコのアンダバンプ上
に形成される半田バンプをボールポンディング法のみに
より形成するので、一般のワイヤポンディング装置をそ
のまま使用することができ、かつ、蒸着またはスパッタ
装置、フォトリングラフィ用の光学装置、およびメツキ
＊ｉｉ等の多大な設備も一切必要としないから、筒車か
つ安価に半田バンプを形成することができる。
上に形成されるアンダバンプおよヒコのアンダバンプ上
に形成される半田バンプをボールポンディング法のみに
より形成するので、一般のワイヤポンディング装置をそ
のまま使用することができ、かつ、蒸着またはスパッタ
装置、フォトリングラフィ用の光学装置、およびメツキ
＊ｉｉ等の多大な設備も一切必要としないから、筒車か
つ安価に半田バンプを形成することができる。
第１図〜第３図はこの発明の半田バンプの形成工程を示
し、第１図はシリコン基板のＡＩパッド上にアンダバン
プをポンディングした状態を示す断面図、第２図はアン
ダバンプ上に半田バンプをポンディングした状態を示す
断面図、第３図は半田バンプを溶融させて形を整えた完
成状態を示す断面図である。 ｌ・・・・・・シリコン基板、 ２・・・・・・Ａｌｌパ ラ、 ４・・・ ・・・アンダバンプ、 ５・・・・・・半田バンプ。 特 許 出 願 人 カシオ計′Ｘ機株式会社
し、第１図はシリコン基板のＡＩパッド上にアンダバン
プをポンディングした状態を示す断面図、第２図はアン
ダバンプ上に半田バンプをポンディングした状態を示す
断面図、第３図は半田バンプを溶融させて形を整えた完
成状態を示す断面図である。 ｌ・・・・・・シリコン基板、 ２・・・・・・Ａｌｌパ ラ、 ４・・・ ・・・アンダバンプ、 ５・・・・・・半田バンプ。 特 許 出 願 人 カシオ計′Ｘ機株式会社
Claims (1)
- 【特許請求の範囲】 集積回路が設けられた基板のパッド上にワイヤを溶融し
て形成したボールを接着してアンダバンプを形成する工
程と、 前記アンダバンプ上に半田材料からなるワイヤを溶融し
て形成したボールを接着して半田バンプを形成する工程
と、 からなる半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325800A JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325800A JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187228A true JPH03187228A (ja) | 1991-08-15 |
| JP2836027B2 JP2836027B2 (ja) | 1998-12-14 |
Family
ID=18180738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325800A Expired - Fee Related JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836027B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142488A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
| DE19526511A1 (de) * | 1994-07-22 | 1996-01-25 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage |
| JPH0974098A (ja) * | 1995-09-04 | 1997-03-18 | Anam Ind Co Inc | 半導体チップのボンディング方法 |
| JPH10242148A (ja) * | 1997-02-26 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 半田バンプの形成方法 |
| US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
| JP2010034527A (ja) * | 2008-06-27 | 2010-02-12 | Panasonic Corp | 実装構造体および実装方法 |
| JP2011014565A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
-
1989
- 1989-12-18 JP JP1325800A patent/JP2836027B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142488A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
| DE19526511A1 (de) * | 1994-07-22 | 1996-01-25 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage |
| JPH0974098A (ja) * | 1995-09-04 | 1997-03-18 | Anam Ind Co Inc | 半導体チップのボンディング方法 |
| US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
| JPH10242148A (ja) * | 1997-02-26 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 半田バンプの形成方法 |
| US7407877B2 (en) | 2001-02-27 | 2008-08-05 | Chippac, Inc. | Self-coplanarity bumping shape for flip-chip |
| JP2010034527A (ja) * | 2008-06-27 | 2010-02-12 | Panasonic Corp | 実装構造体および実装方法 |
| JP2011014565A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836027B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US7547850B2 (en) | Semiconductor device assemblies with compliant spring contact structures | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| JPH03187228A (ja) | 半田バンプの形成方法 | |
| TWI223425B (en) | Method for mounting passive component on wafer | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP5238929B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003007762A (ja) | 半導体装置のフリップチップ実装方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP2006108182A (ja) | 半導体装置およびその実装体およびその製造方法 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2009135345A (ja) | 半導体装置及びその製造方法 | |
| JPH07169790A (ja) | フリップチップ接合方法 | |
| KR100716869B1 (ko) | 반도체칩의 도전성범프 구조 및 그 형성 방법 | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JPH04280633A (ja) | ベアチップの電極上へのはんだバンプ形成方法 | |
| JPS6086840A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |