JPH07169790A - フリップチップ接合方法 - Google Patents
フリップチップ接合方法Info
- Publication number
- JPH07169790A JPH07169790A JP31388193A JP31388193A JPH07169790A JP H07169790 A JPH07169790 A JP H07169790A JP 31388193 A JP31388193 A JP 31388193A JP 31388193 A JP31388193 A JP 31388193A JP H07169790 A JPH07169790 A JP H07169790A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- solder
- chip
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Abstract
(57)【要約】 （修正有）
【目的】 はんだバンプの製造方法に関し、断線障害を
無くす。 【構成】 半導体チップの端子取り出し位置に金属より
なる突起を設け、一方、半導体チップを装着する回路基
板のパッドにはんだバンプを設け、突起をはんだバンプ
に位置合わせした後、回路基板を加熱して突起を中央に
含むはんだにより半導体チップと回路基板とを回路接続
することを特徴としてフリップチップ接合を構成する。
無くす。 【構成】 半導体チップの端子取り出し位置に金属より
なる突起を設け、一方、半導体チップを装着する回路基
板のパッドにはんだバンプを設け、突起をはんだバンプ
に位置合わせした後、回路基板を加熱して突起を中央に
含むはんだにより半導体チップと回路基板とを回路接続
することを特徴としてフリップチップ接合を構成する。
Description
【０００１】
【産業上の利用分野】本発明は破断障害を無くしたフリ
ップチップ接合方法に関する。大量の情報を高速に処理
する必要から、情報処理装置の主体を構成する半導体装
置は集積化が進んでＬＳＩやＶＬＳＩが実用化されてい
る。
ップチップ接合方法に関する。大量の情報を高速に処理
する必要から、情報処理装置の主体を構成する半導体装
置は集積化が進んでＬＳＩやＶＬＳＩが実用化されてい
る。
【０００２】こゝで、かゝる集積回路素子は耐湿技術の
進歩により半導体チップのまゝでセラミック回路基板な
どに装着できるフリップチップ構造がとられるようにな
っている。
進歩により半導体チップのまゝでセラミック回路基板な
どに装着できるフリップチップ構造がとられるようにな
っている。
【０００３】すなわち、半導体チップ面上にマトリック
ス状に端子電極が配列しているはんだバンプを設け、こ
れを多層セラミック回路基板の最上層にマトリックス状
にパターン形成してある電極パッドに位置合わせして、
直接に溶着することにより回路接続が行なわれている。
ス状に端子電極が配列しているはんだバンプを設け、こ
れを多層セラミック回路基板の最上層にマトリックス状
にパターン形成してある電極パッドに位置合わせして、
直接に溶着することにより回路接続が行なわれている。
【０００４】
【従来の技術】半導体チップの端子取り出し位置にはん
だバンプを形成する方法として蒸着法，めっき法，印刷
法などが知られている。
だバンプを形成する方法として蒸着法，めっき法，印刷
法などが知られている。
【０００５】図６はフリップチップ接合方法により装着
した半導体チップ１と回路基板２との接合状態を示す断
面図であって、半導体チップ１の表面にはアルミニウム
（Al) などの金属を用いて配線パターンが形成されてい
るが、この端子取り出し位置には、はんだ付け性を良く
するために銅(Cu)やニッケル(Ni)などの薄膜よりなるパ
ッド３が真空蒸着技術と写真蝕刻技術( フォトリソグラ
フィ) を用いて作られており、この上にメッキ法や真空
蒸着法などにより、はんだバンプ４が設けられている。
（以上同図Ａ）一方、セラミックスなどを用いて形成さ
れている回路基板２の表面には薄膜形成技術と写真蝕刻
技術により半導体チップ１の装着を行なうパッド５を含
む配線パターンがが形成されている。そして、半導体チ
ップ１の表面にマトリックス状に配列しているはんだバ
ンプ４を回路基板２の上にマトリックス状にパターン形
成してあるパッド５に正確に位置合わせした状態で回路
基板２を加熱することにより、はんだバンプ４を構成す
るはんだが溶融してボール状となることにより半導体チ
ップ１と回路基板２との回路接続が行なわれている。
した半導体チップ１と回路基板２との接合状態を示す断
面図であって、半導体チップ１の表面にはアルミニウム
（Al) などの金属を用いて配線パターンが形成されてい
るが、この端子取り出し位置には、はんだ付け性を良く
するために銅(Cu)やニッケル(Ni)などの薄膜よりなるパ
ッド３が真空蒸着技術と写真蝕刻技術( フォトリソグラ
フィ) を用いて作られており、この上にメッキ法や真空
蒸着法などにより、はんだバンプ４が設けられている。
（以上同図Ａ）一方、セラミックスなどを用いて形成さ
れている回路基板２の表面には薄膜形成技術と写真蝕刻
技術により半導体チップ１の装着を行なうパッド５を含
む配線パターンがが形成されている。そして、半導体チ
ップ１の表面にマトリックス状に配列しているはんだバ
ンプ４を回路基板２の上にマトリックス状にパターン形
成してあるパッド５に正確に位置合わせした状態で回路
基板２を加熱することにより、はんだバンプ４を構成す
るはんだが溶融してボール状となることにより半導体チ
ップ１と回路基板２との回路接続が行なわれている。
【０００６】然し、半導体集積回路が形成されている半
導体チップは集積度の向上と共にはんだバンプの直径は
100 μm 程度に、また、バンプのピッチが250 μm 程度
にまで縮小しているが、このように微少化すると、はん
だバンプの形成が困難になる以外に位置合わせが難しく
なり、また、半導体チップ１を回路基板２に接続するは
んだバンプの破断が生じ易くなってきた。
導体チップは集積度の向上と共にはんだバンプの直径は
100 μm 程度に、また、バンプのピッチが250 μm 程度
にまで縮小しているが、このように微少化すると、はん
だバンプの形成が困難になる以外に位置合わせが難しく
なり、また、半導体チップ１を回路基板２に接続するは
んだバンプの破断が生じ易くなってきた。
【０００７】すなわち、半導体チップ１を構成する半導
体材料例えばシリコン（Si) と回路基板２を構成するセ
ラミックス例えばアルミナ（Al2O3)や窒化アルミ(AlN)
とは熱膨張係数が異なっており、使用に当たって半導体
集積回路は発熱を伴うことから、温度サイクルを生じ、
これが原因ではんだバンプの破断を生じ易い。
体材料例えばシリコン（Si) と回路基板２を構成するセ
ラミックス例えばアルミナ（Al2O3)や窒化アルミ(AlN)
とは熱膨張係数が異なっており、使用に当たって半導体
集積回路は発熱を伴うことから、温度サイクルを生じ、
これが原因ではんだバンプの破断を生じ易い。
【０００８】そこで、はんだバンプの破断を防ぐ方法と
して半導体チップ１と回路基板２との間にエポキシなど
の熱硬化性樹脂を充填することが行なわれている。この
方法は樹脂が硬化する際に生ずる圧縮応力を利用して半
導体チップ１と回路基板２とを密着せしめ、これにより
はんだバンプの破断を無くするものである。然し、この
方法をとる場合は半導体チップ１と回路基板２とは固着
することから、半導体チップ１の交換や修復が不可能と
なる。
して半導体チップ１と回路基板２との間にエポキシなど
の熱硬化性樹脂を充填することが行なわれている。この
方法は樹脂が硬化する際に生ずる圧縮応力を利用して半
導体チップ１と回路基板２とを密着せしめ、これにより
はんだバンプの破断を無くするものである。然し、この
方法をとる場合は半導体チップ１と回路基板２とは固着
することから、半導体チップ１の交換や修復が不可能と
なる。
【０００９】
【発明が解決しようとする課題】集積度が向上した半導
体チップにおいては電極取り出し数は膨大であり、一般
にはマトリックス状にはんだバンプを形成し、回路基板
上にパターン形成してあるパッドに位置合わせして接合
するフリップチップ接合方法が採られている。然し、集
積度が向上してはんだバンプの直径が100 μm 程度まで
小形化してくると、ヤング率の小さな材料からなるはん
だバンプは機械的なストレスにより破断が生じ易い。
体チップにおいては電極取り出し数は膨大であり、一般
にはマトリックス状にはんだバンプを形成し、回路基板
上にパターン形成してあるパッドに位置合わせして接合
するフリップチップ接合方法が採られている。然し、集
積度が向上してはんだバンプの直径が100 μm 程度まで
小形化してくると、ヤング率の小さな材料からなるはん
だバンプは機械的なストレスにより破断が生じ易い。
【００１０】すなわち、はんだバンプは一般に6-4 はん
だ（63％Sn−37％Pb）と言われる低融点合金（融点183
℃) を用いて作られていることからヤング率が小さく、
そのため、前記の熱膨張係数の違いにより生ずる温度サ
イクルによっても容易に破断が生ずる。そこで、低融点
合金を使用するに拘らず、破断が生じないフリップチッ
プ接合方法を実用化することが課題である。
だ（63％Sn−37％Pb）と言われる低融点合金（融点183
℃) を用いて作られていることからヤング率が小さく、
そのため、前記の熱膨張係数の違いにより生ずる温度サ
イクルによっても容易に破断が生ずる。そこで、低融点
合金を使用するに拘らず、破断が生じないフリップチッ
プ接合方法を実用化することが課題である。
【００１１】
【課題を解決するための手段】上記の課題は半導体チッ
プの端子取り出し位置に金属よりなる突起を設け、一
方、回路基板のパッドにはんだバンプを設け、前記突起
を該はんだバンプに位置合わせした後、回路基板を加熱
して前記突起を中央に含むはんだにより半導体チップと
回路基板とを回路接続することを特徴としてフリップチ
ップ接合方法を構成することにより解決することができ
る。
プの端子取り出し位置に金属よりなる突起を設け、一
方、回路基板のパッドにはんだバンプを設け、前記突起
を該はんだバンプに位置合わせした後、回路基板を加熱
して前記突起を中央に含むはんだにより半導体チップと
回路基板とを回路接続することを特徴としてフリップチ
ップ接合方法を構成することにより解決することができ
る。
【００１２】
【作用】本発明は半導体チップの端子取り出し位置にヤ
ング率が大きく且つはんだ付け性の優れた材料からなる
突起を設けることで、従来の問題点を解決するものであ
る。すなわち、銅(Cu)やニッケル(Ni)など比較的廉価で
はんだ付け性の優れた金属からなり、はんだバンプに較
べて遙かに直径が小さな突起を用い、これを心棒とする
ことにより破断を回避するものである。
ング率が大きく且つはんだ付け性の優れた材料からなる
突起を設けることで、従来の問題点を解決するものであ
る。すなわち、銅(Cu)やニッケル(Ni)など比較的廉価で
はんだ付け性の優れた金属からなり、はんだバンプに較
べて遙かに直径が小さな突起を用い、これを心棒とする
ことにより破断を回避するものである。
【００１３】この具体的な方法として発明者等は図１に
示す三つの方法を提案する。すなわち、同図（Ａ）は半
導体チップ１の端子取り出し位置に写真蝕刻技術とメッ
キ技術とを用いて高さが低い突起７を形成するもので、
直径は、はんだバンプの1/2〜1/3,高さは1/5 で足り、
これにより半導体チップ１の端子取り出し位置が固定で
き、これにより、少なくとも半導体チップ１の接合部で
の破断を無くすることができる。
示す三つの方法を提案する。すなわち、同図（Ａ）は半
導体チップ１の端子取り出し位置に写真蝕刻技術とメッ
キ技術とを用いて高さが低い突起７を形成するもので、
直径は、はんだバンプの1/2〜1/3,高さは1/5 で足り、
これにより半導体チップ１の端子取り出し位置が固定で
き、これにより、少なくとも半導体チップ１の接合部で
の破断を無くすることができる。
【００１４】次に、同図（Ｂ）は半導体チップ１の端子
取り出し位置に写真蝕刻技術とメッキ技術とを用いて高
さが高い突起８を形成するもので、直径は同図（Ａ）と
同様に、はんだバンプの1/2 〜1/3 でよいが、高さはは
んだバンプの高さと等しくするもので、これにより、半
導体チップと回路基板との装着距離は決まり、また、破
断を無くすることができる。
取り出し位置に写真蝕刻技術とメッキ技術とを用いて高
さが高い突起８を形成するもので、直径は同図（Ａ）と
同様に、はんだバンプの1/2 〜1/3 でよいが、高さはは
んだバンプの高さと等しくするもので、これにより、半
導体チップと回路基板との装着距離は決まり、また、破
断を無くすることができる。
【００１５】また、同図（Ｃ）は半導体チップ１の端子
取り出し位置に写真蝕刻技術と薄膜形成技術を用いて従
来のはんだバンプの直径にほゞ等しいパッド９を設けた
後、この中心部に同図（Ｂ）と同様に高い突起８を設け
るもので、このパッド９の存在により、はんだバンプを
構成するはんだを半導体チップ側に引上げることから、
はんだバンプの断面形状を従来のボール型よりウエスト
（Waist)型に変えることができ、半導体チップと回路基
板との膨張係数による歪みの影響を回避するのに最適な
接合形状とすることができる。
取り出し位置に写真蝕刻技術と薄膜形成技術を用いて従
来のはんだバンプの直径にほゞ等しいパッド９を設けた
後、この中心部に同図（Ｂ）と同様に高い突起８を設け
るもので、このパッド９の存在により、はんだバンプを
構成するはんだを半導体チップ側に引上げることから、
はんだバンプの断面形状を従来のボール型よりウエスト
（Waist)型に変えることができ、半導体チップと回路基
板との膨張係数による歪みの影響を回避するのに最適な
接合形状とすることができる。
【００１６】
【実施例】実施例１：請求項１，図１（Ａ）および図２
関連 10 mm 角のSiよりなる半導体チップ１には端子取り出し
位置が441 個存在するが、この端子取り出し位置に写真
蝕刻技術を用いて直径が30μm のレジスト窓開け部を設
け、無電解メッキ法により高さが10μm の低い突起７を
形成した。なお、無電解メッキの成長速度は液温70℃で
毎時７μm であり、また、回路基板との接合予定間隔は
60μm である。( 以上図２Ａ）一方、アルミナよりなる
回路基板11の半導体チップ１の装着位置には直径が80μ
m でCuよりなるパッドが441 個パターン形成されてお
り、この上に無電解メッキ法により低融点はんだ（63％
Sn−37％Pb）を成長させた後、加熱して高さが60μm の
ボール状のはんだバンプ12が形成してあり、この回路基
板11のはんだバンプ12に半導体チップ１の低い突起７を
位置合わせした。（以上同図Ｂ）次に、回路基板11を低
融点はんだの融点にまで加熱し、相互間隔を60μm に保
って冷却することにより装着が終わった。（以上同図
Ｃ） 実施例２：請求項２，図１（Ｂ）および図３関連 実施例１と同様にして端子取り出し位置に写真蝕刻技術
を用いて直径が30μmのレジスト窓開け部を設け、無電
解メッキ法により高さが60μm の高い突起８を形成し
た。（以上図３Ａ）一方、アルミナよりなる回路基板11
の半導体チップ１の装着位置には実施例１と同様に直径
が80μm でCuよりなるパッドが形成されており、この上
に無電解メッキ法により低融点はんだ（63％Sn−37％P
b）が高さが60μm のボール状をしたはんだバンプ12が
形成してあり、このはんだバンプ12に半導体チップ１の
低い突起８を位置合わせした。（以上同図Ｂ）次に、回
路基板11を低融点はんだの融点にまで加熱した後、冷却
すると相互間隔は自動的に60μm になって装着が終わっ
た。（以上同図Ｃ） 実施例３：請求項３，図１（Ｃ）と図４関連 10 mm 角のSiよりなる半導体チップ１の端子取り出し位
置に写真蝕刻技術を用いて直径の100 μm のレジスト窓
開け部を設け、真空蒸着法によりCuを1000Åの厚さに形
成した後、リフトオフ法によりパッド14を形成した後、
実施例２と同様にして、無電解メッキ法を用いて高さが
60μm の高い突起８を形成した。（以上図４Ａ）一方、
アルミナよりなる回路基板11の半導体チップ１の装着位
置には実施例２と同様に直径が80μm でCuよりなるパッ
ドが形成されており、この上に無電解メッキ法により低
融点はんだ（63％Sn−37％Pb）で高さが60μm のボール
状をしたはんだバンプ12が形成してあり、このはんだバ
ンプ12に半導体チップ１の高い突起８を位置合わせし
た。（以上同図Ｂ）次に、回路基板を低融点はんだの融
点にまで加熱すると、はんだバンプのはんだはパッド14
にまで這い上がる結果、はんだはウェスト形状となり、
また相互間隔は自動的に60μm になって装着が終わっ
た。（以上同図Ｃ）以上実施例１〜３の方法により実装
した回路基板について−55℃〜125 ℃の熱衝撃試験を20
00回行なったが何れの方法についてもバンプの破断は認
められなかった。
関連 10 mm 角のSiよりなる半導体チップ１には端子取り出し
位置が441 個存在するが、この端子取り出し位置に写真
蝕刻技術を用いて直径が30μm のレジスト窓開け部を設
け、無電解メッキ法により高さが10μm の低い突起７を
形成した。なお、無電解メッキの成長速度は液温70℃で
毎時７μm であり、また、回路基板との接合予定間隔は
60μm である。( 以上図２Ａ）一方、アルミナよりなる
回路基板11の半導体チップ１の装着位置には直径が80μ
m でCuよりなるパッドが441 個パターン形成されてお
り、この上に無電解メッキ法により低融点はんだ（63％
Sn−37％Pb）を成長させた後、加熱して高さが60μm の
ボール状のはんだバンプ12が形成してあり、この回路基
板11のはんだバンプ12に半導体チップ１の低い突起７を
位置合わせした。（以上同図Ｂ）次に、回路基板11を低
融点はんだの融点にまで加熱し、相互間隔を60μm に保
って冷却することにより装着が終わった。（以上同図
Ｃ） 実施例２：請求項２，図１（Ｂ）および図３関連 実施例１と同様にして端子取り出し位置に写真蝕刻技術
を用いて直径が30μmのレジスト窓開け部を設け、無電
解メッキ法により高さが60μm の高い突起８を形成し
た。（以上図３Ａ）一方、アルミナよりなる回路基板11
の半導体チップ１の装着位置には実施例１と同様に直径
が80μm でCuよりなるパッドが形成されており、この上
に無電解メッキ法により低融点はんだ（63％Sn−37％P
b）が高さが60μm のボール状をしたはんだバンプ12が
形成してあり、このはんだバンプ12に半導体チップ１の
低い突起８を位置合わせした。（以上同図Ｂ）次に、回
路基板11を低融点はんだの融点にまで加熱した後、冷却
すると相互間隔は自動的に60μm になって装着が終わっ
た。（以上同図Ｃ） 実施例３：請求項３，図１（Ｃ）と図４関連 10 mm 角のSiよりなる半導体チップ１の端子取り出し位
置に写真蝕刻技術を用いて直径の100 μm のレジスト窓
開け部を設け、真空蒸着法によりCuを1000Åの厚さに形
成した後、リフトオフ法によりパッド14を形成した後、
実施例２と同様にして、無電解メッキ法を用いて高さが
60μm の高い突起８を形成した。（以上図４Ａ）一方、
アルミナよりなる回路基板11の半導体チップ１の装着位
置には実施例２と同様に直径が80μm でCuよりなるパッ
ドが形成されており、この上に無電解メッキ法により低
融点はんだ（63％Sn−37％Pb）で高さが60μm のボール
状をしたはんだバンプ12が形成してあり、このはんだバ
ンプ12に半導体チップ１の高い突起８を位置合わせし
た。（以上同図Ｂ）次に、回路基板を低融点はんだの融
点にまで加熱すると、はんだバンプのはんだはパッド14
にまで這い上がる結果、はんだはウェスト形状となり、
また相互間隔は自動的に60μm になって装着が終わっ
た。（以上同図Ｃ）以上実施例１〜３の方法により実装
した回路基板について−55℃〜125 ℃の熱衝撃試験を20
00回行なったが何れの方法についてもバンプの破断は認
められなかった。
【００１７】なお、図５は上記三種類の接合方法を実施
した場合に発生する塑性歪み量を有限要素法による弾塑
性解析を行なって求めた結果であって、従来例に較べて
何れも少なくなるが、特に実施例１より実施例３に進む
に従って塑性歪み量は少なくなることが判る。
した場合に発生する塑性歪み量を有限要素法による弾塑
性解析を行なって求めた結果であって、従来例に較べて
何れも少なくなるが、特に実施例１より実施例３に進む
に従って塑性歪み量は少なくなることが判る。
【００１８】
【発明の効果】本発明の実施によりはんだバンプの形成
において、塑性歪み量を少なくすることができ、これに
より破断による不良発生を抑制することができる。
において、塑性歪み量を少なくすることができ、これに
より破断による不良発生を抑制することができる。
【図１】本発明に係る突起の形成状態を示す断面図であ
る。
る。
【図２】本発明に係るフリップチップ接合工程を示す断
面図である。
面図である。
【図３】本発明に係る別のフリップチップ接合工程を示
す断面図である。
す断面図である。
【図４】本発明に係る更に別のフリップチップ接合工程
を示す断面図である。
を示す断面図である。
【図５】フリップチップ接合の弾塑性解析結果である。
【図６】半導体チップと回路基板との接合状態を示す断
面図である。
面図である。
１ 半導体チップ ２, 11 回路基板 ３，５，９，14 パッド ４，12 はんだバンプ ７ 低い突起 ８ 高い突起
Claims (3)
- 【請求項１】 半導体チップの端子取り出し位置に金属
よりなる突起を設け、一方、該半導体チップを装着する
回路基板のパッドにはんだバンプを設け、前記突起を該
はんだバンプに位置合わせした後、回路基板を加熱して
前記突起を中央に含むはんだにより半導体チップと回路
基板とを回路接続することを特徴とするフリップチップ
接合方法。 - 【請求項２】 前記突起の高さが半導体チップと回路基
板との接合間隔に等しいことを特徴とする請求項１記載
のフリップチップ接合方法。 - 【請求項３】 前記突起がはんだ付け性の優れた金属よ
りなるパッドの上に形成されていることを特徴とする請
求項１および２記載のフリップチップ接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31388193A JPH07169790A (ja) | 1993-12-15 | 1993-12-15 | フリップチップ接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31388193A JPH07169790A (ja) | 1993-12-15 | 1993-12-15 | フリップチップ接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169790A true JPH07169790A (ja) | 1995-07-04 |
Family
ID=18046639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31388193A Withdrawn JPH07169790A (ja) | 1993-12-15 | 1993-12-15 | フリップチップ接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169790A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351589A (ja) * | 2005-06-13 | 2006-12-28 | Sony Corp | 半導体チップ、電子装置及びその製造方法 |
| JP2014150235A (ja) * | 2013-02-01 | 2014-08-21 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置および半導体装置の製造方法 |
| JP2016018914A (ja) * | 2014-07-09 | 2016-02-01 | 三菱マテリアル株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-12-15 JP JP31388193A patent/JPH07169790A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351589A (ja) * | 2005-06-13 | 2006-12-28 | Sony Corp | 半導体チップ、電子装置及びその製造方法 |
| JP2014150235A (ja) * | 2013-02-01 | 2014-08-21 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置および半導体装置の製造方法 |
| JP2016018914A (ja) * | 2014-07-09 | 2016-02-01 | 三菱マテリアル株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| US20010048166A1 (en) | Flip chip type semiconductor device and method of manufactruing the same | |
| JP2003197673A (ja) | 半導体装置およびその製造方法 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10135613A (ja) | 配線基板 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JPH11297735A (ja) | バンプの製造方法及び半導体装置 | |
| JPH07169790A (ja) | フリップチップ接合方法 | |
| JP2001298046A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4736762B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08288291A (ja) | 半導体装置 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH10209591A (ja) | 配線基板 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH02105548A (ja) | フリップチップ搭載用回路基板 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH0750316A (ja) | 電子回路のフリップチップ接合方法 | |
| JPH0574857A (ja) | 半導体装置 | |
| JP2002009099A (ja) | 転写バンプ基板およびバンプ転写方法 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JPS6057957A (ja) | 接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |