JP2016018914A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016018914A JP2016018914A JP2014141235A JP2014141235A JP2016018914A JP 2016018914 A JP2016018914 A JP 2016018914A JP 2014141235 A JP2014141235 A JP 2014141235A JP 2014141235 A JP2014141235 A JP 2014141235A JP 2016018914 A JP2016018914 A JP 2016018914A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor substrate
- metal
- semiconductor
- sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 234
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 214
- 239000000758 substrate Substances 0.000 claims abstract description 160
- 239000002184 metal Substances 0.000 claims abstract description 118
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 239000000843 powder Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 29
- 229910045601 alloy Inorganic materials 0.000 claims description 24
- 239000000956 alloy Substances 0.000 claims description 24
- 238000005245 sintering Methods 0.000 claims description 12
- 238000007639 printing Methods 0.000 claims description 8
- 239000011295 pitch Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000004907 flux Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000011812 mixed powder Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 229910008433 SnCU Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000013008 thixotropic agent Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Abstract
【課題】少なくとも一方の半導体基板に小径の焼結芯柱を形成することによって、はんだバンプのファインピッチ化を図り、もって、高密度実装可能な半導体装置を提供する。
【解決手段】相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置において、少なくとも一方の半導体基板に小径の焼結芯柱あるいは有芯構造はんだバンプを形成し、他方の半導体基板と前記焼結芯柱あるいは有芯構造はんだバンプを近接配置して、焼結芯柱あるいは有芯構造はんだバンプを再リフローして、半導体基板の焼結芯柱を包み込んだ状態ではんだ金属を凝固させ、相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置およびその製造方法。
【選択図】 図５
【解決手段】相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置において、少なくとも一方の半導体基板に小径の焼結芯柱あるいは有芯構造はんだバンプを形成し、他方の半導体基板と前記焼結芯柱あるいは有芯構造はんだバンプを近接配置して、焼結芯柱あるいは有芯構造はんだバンプを再リフローして、半導体基板の焼結芯柱を包み込んだ状態ではんだ金属を凝固させ、相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置およびその製造方法。
【選択図】 図５
Description
本発明は、半導体装置とその製造方法に係り、特に、半導体装置の高密度実装化を図った半導体装置及びその製造方法に関する。
近年、半導体の高密度実装のために、はんだバンプを用いた接合が一般に用いられているが、より一層の高密度化を図るためには、はんだバンプ形成のファインピッチ化が求められており、この要請に応えるべく、ファインピッチ化を実現するためのはんだバンプあるいはその製造法について、従来からいくつかの提案がなされている。
例えば、特許文献１には、半導体基板表面の導体パッド上に、ピラー金属、ピラー金属上面を覆うアンダーバンプ金属層及び導体パッドとほぼ等径のはんだ金属層を順次形成してはんだ金属のリフロー処理を行うことによってはんだバンプを形成することが提案されており、また、特許文献２には、特許文献１記載のものと同様に導体パッドとほぼ等径のはんだ金属層を順次形成した後、ピラー金属層の直径を減少させ、次いで、はんだ金属のリフロー処理を行い、図１に示すようなはんだバンプを形成することによって、ファインピッチ化を図ることが提案されている。
また、例えば、特許文献３には、半導体チップ上のパット電極を下向きにして溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成し、この一次はんだバンプが形成されたパッド電極を上向きにし、これにスクリーン印刷の手法によってはんだペーストを載置し、このはんだペーストを下向きにし、この下向きにされ重力が加えられた状態で前記はんだペーストをリフローして二次はんだバンプを形成することによって、パット電極のファインピッチ化を可能としたはんだバンプの製造も提案されている。
上記従来技術に示されるように、半導体の高密度実装に向けて、はんだバンプのファインピッチ化が図られているところであり、はんだバンプの密着性、導電性を確保した上でのファインピッチ化技術につき様々な手法が検討されている。
例えば、特許文献１、２記載の技術においては、ウエハや有機基板の電極上に、電気メッキ法を用いて、小径のピラーを形成し、その上にメッキ法を用いてはんだ金属を形成し、リフロー処理を施すことではんだバンプを形成し、バンプの高さをある程度にまで高く形成している。しかし、メッキ法にてピラー形成、はんだ金属形成しているために、プロセススループットが悪く、また、溶融時のはんだ金属の自重および表面張力によって、バンプが扁平になりバンプ高さが制限されるため、はんだバンプ径に比して、それほど高いアスペクト比のものを得ることはできず、仮に、はんだ金属の載置量を増やしたとしても、隣接する他のはんだバンプに接触してショートを引き起こすおそれが生じるという問題があるため、半導体装置の高密度実装が十分に実現されているとはいえない。
また、特許文献３記載の技術においても、一次はんだバンプ表面のはんだペーストに対して、下向きにしてリフローすることによって、比較的、アスペクト比の高いバンプは形成されるが、アッセンブリ時など、再リフロー時に、はんだ金属の自重および表面張力によって自ずとアスペクト比は制約を受け、隣接する溶融はんだ金属バンプと接触することで、電気的導通不良の原因となる恐れがあるため、この技術においても、半導体装置の高密度実装は十分ではない。
したがって、高密度実装を実現する半導体装置およびその製造法が望まれる。
例えば、特許文献１、２記載の技術においては、ウエハや有機基板の電極上に、電気メッキ法を用いて、小径のピラーを形成し、その上にメッキ法を用いてはんだ金属を形成し、リフロー処理を施すことではんだバンプを形成し、バンプの高さをある程度にまで高く形成している。しかし、メッキ法にてピラー形成、はんだ金属形成しているために、プロセススループットが悪く、また、溶融時のはんだ金属の自重および表面張力によって、バンプが扁平になりバンプ高さが制限されるため、はんだバンプ径に比して、それほど高いアスペクト比のものを得ることはできず、仮に、はんだ金属の載置量を増やしたとしても、隣接する他のはんだバンプに接触してショートを引き起こすおそれが生じるという問題があるため、半導体装置の高密度実装が十分に実現されているとはいえない。
また、特許文献３記載の技術においても、一次はんだバンプ表面のはんだペーストに対して、下向きにしてリフローすることによって、比較的、アスペクト比の高いバンプは形成されるが、アッセンブリ時など、再リフロー時に、はんだ金属の自重および表面張力によって自ずとアスペクト比は制約を受け、隣接する溶融はんだ金属バンプと接触することで、電気的導通不良の原因となる恐れがあるため、この技術においても、半導体装置の高密度実装は十分ではない。
したがって、高密度実装を実現する半導体装置およびその製造法が望まれる。
本発明者らは、はんだバンプのファインピッチ化により高密度実装を可能とした半導体装置及びその製造方法について鋭意検討した結果、以下の知見を得た。
従来から、相対向する半導体基板の所定位置（例えば、半導体パッケージ用有機基板上に形成されたパッド電極表面あるいは半導体パッケージ用ウエハ上に形成されたＵＢＭ(アンダーバンプメタル)）に形成したはんだバンプにより、半導体基板を接続・導通することによる半導体装置の高密度実装化技術が知られている。
本発明者らは、相対向する半導体基板をはんだバンプにより接続・導通するに際し、一方の半導体基板の所定位置に、予め、所定の材料からなる焼結芯柱を形成し、他方の半導体基板を、一方の半導体基板の上方に配置し、かつ、他方の半導体基板の所定位置に前記焼結芯柱に向き合うようにはんだバンプを形成し、上記焼結芯柱とはんだバンプを接触する程度にまで近接させた状態において、再リフロー処理により、はんだバンプを再溶融させると、溶融したはんだ金属が前記焼結芯柱全体を取り囲み、これを冷却することによって、一方の半導体基板に形成された焼結芯柱を包み込んだ状態ではんだ金属が凝固して、一方の半導体基板と他方の半導体基板の両者は、はんだ金属によって、相互に接続・導通されるが、ファインピッチにおいて隣接する溶融はんだ金属バンプと接触することなく、また十分なバンプ及び焼結芯の高さが得られるため、導通不良発生率が低いことから、はんだバンプのファインピッチ化に寄与し得るとともに、上記焼結芯柱の材質を適切に選択することにより、はんだ金属との密着性が向上し、これに伴い、半導体基板相互の接合強度も向上し、さらに、従来バンプを用いた半導体装置の導電性と遜色のない導電性を備えることを見出したのである。
即ち、この焼結芯柱を、小径のものとして形成することにより、焼結芯柱を内包したはんだ金属は、やはり小径のものが形成されるため、はんだバンプのファインピッチ化による半導体装置のより一層の高密度実装化が可能となることを見出したのである。
また、本発明者らは、前記他方の半導体基板に、焼結芯柱を取り囲むようにはんだ金属を形成した有芯構造はんだバンプを使用した場合には、基板間隔を大きくとった状態で導通不良なく接合できることを見出した。
さらに、前記他方の半導体基板に有芯構造はんだバンプを使用した場合には、一方の半導体基板には、焼結芯柱を形成せずとも、従来のはんだバンプ接合に比べれば、ファインピッチにおいて導通不良発生率が低いことを見出したのである。
なお、以下では、相対向する半導体基板のうち、下側に位置する半導体基板を半導体基板Ａとよび、上側に位置する半導体基板を半導体基板Ｂと呼ぶ。
本発明者らは、相対向する半導体基板をはんだバンプにより接続・導通するに際し、一方の半導体基板の所定位置に、予め、所定の材料からなる焼結芯柱を形成し、他方の半導体基板を、一方の半導体基板の上方に配置し、かつ、他方の半導体基板の所定位置に前記焼結芯柱に向き合うようにはんだバンプを形成し、上記焼結芯柱とはんだバンプを接触する程度にまで近接させた状態において、再リフロー処理により、はんだバンプを再溶融させると、溶融したはんだ金属が前記焼結芯柱全体を取り囲み、これを冷却することによって、一方の半導体基板に形成された焼結芯柱を包み込んだ状態ではんだ金属が凝固して、一方の半導体基板と他方の半導体基板の両者は、はんだ金属によって、相互に接続・導通されるが、ファインピッチにおいて隣接する溶融はんだ金属バンプと接触することなく、また十分なバンプ及び焼結芯の高さが得られるため、導通不良発生率が低いことから、はんだバンプのファインピッチ化に寄与し得るとともに、上記焼結芯柱の材質を適切に選択することにより、はんだ金属との密着性が向上し、これに伴い、半導体基板相互の接合強度も向上し、さらに、従来バンプを用いた半導体装置の導電性と遜色のない導電性を備えることを見出したのである。
即ち、この焼結芯柱を、小径のものとして形成することにより、焼結芯柱を内包したはんだ金属は、やはり小径のものが形成されるため、はんだバンプのファインピッチ化による半導体装置のより一層の高密度実装化が可能となることを見出したのである。
また、本発明者らは、前記他方の半導体基板に、焼結芯柱を取り囲むようにはんだ金属を形成した有芯構造はんだバンプを使用した場合には、基板間隔を大きくとった状態で導通不良なく接合できることを見出した。
さらに、前記他方の半導体基板に有芯構造はんだバンプを使用した場合には、一方の半導体基板には、焼結芯柱を形成せずとも、従来のはんだバンプ接合に比べれば、ファインピッチにおいて導通不良発生率が低いことを見出したのである。
なお、以下では、相対向する半導体基板のうち、下側に位置する半導体基板を半導体基板Ａとよび、上側に位置する半導体基板を半導体基板Ｂと呼ぶ。
そして、本発明者らは、前記焼結芯柱は、通常のスクリーン印刷法で簡易に作製し得ることを見出した。
即ち、半導体基板の所定位置に、パッド電極あるいはＵＢＭが僅かに露出する程度の開口を有するマスクを取付け、焼結芯柱となる芯用ペーストをパッド電極あるいはＵＢＭの中央部分に印刷し、次いで、マスクを取り外し、パッド電極あるいはＵＢＭに塗布された芯用ペーストを焼結することにより、パッド電極あるいはＵＢＭのほほ中央部分に所定の高さを有する焼結芯柱を作製し得るのである。
即ち、半導体基板の所定位置に、パッド電極あるいはＵＢＭが僅かに露出する程度の開口を有するマスクを取付け、焼結芯柱となる芯用ペーストをパッド電極あるいはＵＢＭの中央部分に印刷し、次いで、マスクを取り外し、パッド電極あるいはＵＢＭに塗布された芯用ペーストを焼結することにより、パッド電極あるいはＵＢＭのほほ中央部分に所定の高さを有する焼結芯柱を作製し得るのである。
本発明は、前記知見に基づいてなされたものであって、
（１）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、一方の半導体基板に焼結芯柱が形成され、他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、再リフローにより、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置、
（２）前記他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、該バンプの内部に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプであることを特徴とする（１）に記載の半導体装置、
（３）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、他方の半導体基板には、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプが形成され、一方の半導体基板は、前記有芯構造はんだバンプに近接して配置され、再リフローにより、前記有芯構造はんだバンプのはんだ金属が、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置、
（４）前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする（１）乃至（３）のいずれかに記載の半導体装置、
に特徴を有するものである。
（１）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、一方の半導体基板に焼結芯柱が形成され、他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、再リフローにより、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置、
（２）前記他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、該バンプの内部に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプであることを特徴とする（１）に記載の半導体装置、
（３）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、他方の半導体基板には、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプが形成され、一方の半導体基板は、前記有芯構造はんだバンプに近接して配置され、再リフローにより、前記有芯構造はんだバンプのはんだ金属が、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置、
（４）前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする（１）乃至（３）のいずれかに記載の半導体装置、
に特徴を有するものである。
さらに、本発明は、
（５）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面にはんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成されたはんだバンプを近接して対向配置し、他方の半導体基板上のはんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態で凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（１）に記載の半導体装置の製造方法、
（６）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成された前記有芯構造はんだバンプを近接して対向配置し、他方の半導体基板上の有芯構造はんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（２）に記載の半導体装置の製造方法、
（７）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、この有芯構造はんだバンプを、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルバンプと近接して対向配置し、有芯構造はんだバンプを再リフローさせて、他方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（３）に記載の半導体装置の製造方法、
（８）前記有芯構造はんだバンプは、半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、パッド電極あるいはアンダーバンプメタルのほぼ中央部に形成された小径の焼結芯柱全体を覆うようにはんだペーストを印刷塗布し、はんだペーストのリフロー処理温度でリフロー処理することにより、パッド電極表面上あるいはアンダーバンプメタルの表面上に有芯構造はんだバンプを形成することを特徴とする（６）または（７）に記載の半導体装置の製造方法、
（９）前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする（５）〜（８）のいずれかに記載の半導体装置の製造方法、
に特徴を有するものである。
（５）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面にはんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成されたはんだバンプを近接して対向配置し、他方の半導体基板上のはんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態で凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（１）に記載の半導体装置の製造方法、
（６）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成された前記有芯構造はんだバンプを近接して対向配置し、他方の半導体基板上の有芯構造はんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（２）に記載の半導体装置の製造方法、
（７）相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、この有芯構造はんだバンプを、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルバンプと近接して対向配置し、有芯構造はんだバンプを再リフローさせて、他方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする（３）に記載の半導体装置の製造方法、
（８）前記有芯構造はんだバンプは、半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、パッド電極あるいはアンダーバンプメタルのほぼ中央部に形成された小径の焼結芯柱全体を覆うようにはんだペーストを印刷塗布し、はんだペーストのリフロー処理温度でリフロー処理することにより、パッド電極表面上あるいはアンダーバンプメタルの表面上に有芯構造はんだバンプを形成することを特徴とする（６）または（７）に記載の半導体装置の製造方法、
（９）前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする（５）〜（８）のいずれかに記載の半導体装置の製造方法、
に特徴を有するものである。
以下、図面とともに本発明を詳細に説明する。
図２に、本発明の第一の実施の態様における半導体基板Ａへの焼結芯柱の作製工程の概略説明図を示し、図３に、本発明の第一の実施の態様における半導体基板Ａに形成される焼結芯柱の概略模式図を示す。
図２に、本発明の第一の実施の態様における半導体基板Ａへの焼結芯柱の作製工程の概略説明図を示し、図３に、本発明の第一の実施の態様における半導体基板Ａに形成される焼結芯柱の概略模式図を示す。
図２に示すように、本発明の焼結芯柱は、（ａ）〜（ｄ）の工程により作製することができる。
まず、パッド電極が形成されている半導体基板Ａの表面（半導体パッケージ用ウエハ上にＵＢＭが設けられている場合も当然に含むが、以下、ＵＢＭについての説明は省略する。）に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け（図２（ａ）参照）、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて芯用ペーストを印刷する（図２（ｂ）参照）。
次いで、メタルマスクを取り外し（図２（ｃ）参照）、芯用ペーストの種類に応じた温度（例えば、はんだペーストのリフロー温度近傍またはそれ以下の温度）で焼結し、パッド電極のほぼ中央部に、半導体基板Ａに垂直な方向に延び、かつ、小径の焼結芯柱（図２（ｄ）参照）を形成する。
図３は、上記の工程で半導体基板Ａに作製された垂直な方向に延び、かつ、小径の焼結芯柱を示す。
図１２に、焼結芯柱の一例として、芯用ペーストＥ(表２参照)を用いて、焼結温度２４０℃で形成された９個の焼結芯柱のＳＥＭ画像を示す。
なお、図２では、パッド電極表面に形成されるＵＢＭの図示を省略しているが、パッド電極上にＵＢＭが設けられている場合も、本発明の範囲に含まれることは勿論である。
まず、パッド電極が形成されている半導体基板Ａの表面（半導体パッケージ用ウエハ上にＵＢＭが設けられている場合も当然に含むが、以下、ＵＢＭについての説明は省略する。）に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け（図２（ａ）参照）、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて芯用ペーストを印刷する（図２（ｂ）参照）。
次いで、メタルマスクを取り外し（図２（ｃ）参照）、芯用ペーストの種類に応じた温度（例えば、はんだペーストのリフロー温度近傍またはそれ以下の温度）で焼結し、パッド電極のほぼ中央部に、半導体基板Ａに垂直な方向に延び、かつ、小径の焼結芯柱（図２（ｄ）参照）を形成する。
図３は、上記の工程で半導体基板Ａに作製された垂直な方向に延び、かつ、小径の焼結芯柱を示す。
図１２に、焼結芯柱の一例として、芯用ペーストＥ(表２参照)を用いて、焼結温度２４０℃で形成された９個の焼結芯柱のＳＥＭ画像を示す。
なお、図２では、パッド電極表面に形成されるＵＢＭの図示を省略しているが、パッド電極上にＵＢＭが設けられている場合も、本発明の範囲に含まれることは勿論である。
次いで、図４に示すように、前記焼結芯柱が形成された半導体基板Ａと、通常の方法ではんだバンプが形成された半導体基板Ｂを、焼結芯柱とはんだバンプが対向するように、かつ、それぞれが近接するように配置し、半導体基板Ｂのはんだバンプを再リフローさせて、溶融したはんだ金属が半導体基板Ａに形成した小径の焼結芯柱を包み込んだ状態にし、その後これを冷却することにより、図５に示すようにはんだ金属と焼結芯柱が密着接合し、かつ、ファインピッチ化が可能な半導体基板Ａと半導体基板Ｂが接続された半導体装置を作製することができる。
ここで、焼結芯柱は、これを構成する材質を選択することにより、溶融したはんだ金属との濡れ性を高め、密着性、付着強度の高い半導体相互の接続・導通をもたらすことができる。
ここで、焼結芯柱は、これを構成する材質を選択することにより、溶融したはんだ金属との濡れ性を高め、密着性、付着強度の高い半導体相互の接続・導通をもたらすことができる。
本発明では、半導体基板Ａと半導体基板Ｂの接続時に、溶融したはんだ金属が焼結芯柱を包み込むが、この時に、焼結芯柱がその形を維持する必要があることから、焼結芯柱構成材料は、はんだバンプの再リフロー温度で軟化しない材料であることが必要であり、また、はんだ金属との濡れ性、密着性が望まれる。
このような特性を備え、かつ、本発明の焼結芯柱を形成するための焼結温度があまり高くない好適なペースト材料としては、例えば、以下にあげる第一群粉末と第二群粉末の混合粉を含有するペースト材料があげられる。
例えば、第一群粉末としては、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が４５０℃以上のろう合金粉末及び液相温度が２８０℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末を用いることができるが、特に、Ｃｕ，Ａｇ，Ａｕの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
また、第二群粉末としては、Ｓｎ，Ｉｎ，Ｂｉ，Ｇａの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が２４０℃以下のはんだ合金の合金粉末を用いることができるが、特に、Ｓｎ，Ｉｎ，Ｂｉの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
上記第一群粉末と第二群粉末の混合粉末を含有するペーストを用い、これを印刷法で半導体基板Ａに印刷塗布し、焼結することによって、焼結温度があまり高くなく、はんだバンプの再リフロー温度で軟化しない焼結芯柱を形成することができる。
また、はんだ金属の種類と焼結芯柱を構成する材質の組合せによっては、はんだ金属と焼結芯柱材料の界面で拡散反応が生じ、はんだ金属と焼結芯柱との密着性、濡れ性が向上し、一段と密着強度の向上を図ることができる。
このような特性を備え、かつ、本発明の焼結芯柱を形成するための焼結温度があまり高くない好適なペースト材料としては、例えば、以下にあげる第一群粉末と第二群粉末の混合粉を含有するペースト材料があげられる。
例えば、第一群粉末としては、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が４５０℃以上のろう合金粉末及び液相温度が２８０℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末を用いることができるが、特に、Ｃｕ，Ａｇ，Ａｕの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
また、第二群粉末としては、Ｓｎ，Ｉｎ，Ｂｉ，Ｇａの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が２４０℃以下のはんだ合金の合金粉末を用いることができるが、特に、Ｓｎ，Ｉｎ，Ｂｉの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
上記第一群粉末と第二群粉末の混合粉末を含有するペーストを用い、これを印刷法で半導体基板Ａに印刷塗布し、焼結することによって、焼結温度があまり高くなく、はんだバンプの再リフロー温度で軟化しない焼結芯柱を形成することができる。
また、はんだ金属の種類と焼結芯柱を構成する材質の組合せによっては、はんだ金属と焼結芯柱材料の界面で拡散反応が生じ、はんだ金属と焼結芯柱との密着性、濡れ性が向上し、一段と密着強度の向上を図ることができる。
具体的には、はんだ金属として、Ｐｂ−Ｓｎ系合金（融点：約２１０℃）を用いる場合は、この温度で軟化しない焼結芯柱を形成するための芯用ペーストを用いる必要があり、焼結芯を形成させた後、Ｐｂ−Ｓｎ系合金ペーストを印刷し、このリフロー温度でバンプを形成することになる。また、Ｓｎ、ＳｎＡｇ系合金、ＳｎＣｕ合金、ＳｎＡｇＣｕ系合金（リフロー処理温度は、約 ２４０℃）を用いる場合は、このリフロー温度で焼結する芯用ペーストを用いる必要があり、焼結芯を形成させた後、Ｓｎ、ＳｎＡｇ系合金、ＳｎＣｕ合金、ＳｎＡｇＣｕ系合金ペーストを印刷し、このリフロー温度でバンプ形成することになる。
上記のとおり、本発明で用いる芯用ペーストは、これらのリフロー処理温度で焼結が進むように第一群粉末と第二群粉末の種類、配合割合を決定する必要がある。通常、焼結は第二群粉末が溶融することで、第一群粉末と反応することで進む。
なお、焼結芯柱（あるいは芯用ペーストの混合粉末）とはんだ金属とを、同じ成分系の材料を用いてはんだバンプを形成した場合には、焼結芯柱の界面におけるはんだ金属とのなじみ性が高いため、より一層密着性の高いはんだバンプを形成することができる。
上記のとおり、本発明で用いる芯用ペーストは、これらのリフロー処理温度で焼結が進むように第一群粉末と第二群粉末の種類、配合割合を決定する必要がある。通常、焼結は第二群粉末が溶融することで、第一群粉末と反応することで進む。
なお、焼結芯柱（あるいは芯用ペーストの混合粉末）とはんだ金属とを、同じ成分系の材料を用いてはんだバンプを形成した場合には、焼結芯柱の界面におけるはんだ金属とのなじみ性が高いため、より一層密着性の高いはんだバンプを形成することができる。
焼結芯柱を形成するためのペースト材料の選定にあたり、上記第一群粉末の含有量が１０質量％未満であると、第二群粉末が多すぎて、焼結時に焼結芯柱の形が崩れてしまい、芯柱状にならないことから、本発明では、混合粉末中における第一群粉末の含有量を１０〜９０質量％とすることが望ましく、３０〜８０質量％とすることがより望ましい。
前記焼結芯柱を形成するために使用される芯用ペーストは、例えば、以下の手順で調製することができる。
芯用ペースト用原料粉末として、第一群粉末と第二群粉末を用意する。
これらの粉末を、芯用ペースト用粉末の総重量を１００質量％とした場合に、第一群粉末が１０〜９０質量％であり、また、残部は第二群粉末となるように配合して混合粉末を作製する。
この混合粉末を、Ｖ型混合機等の通常用いられる粉末混合機中で混合する。
次に、芯用ペーストの総重量を１００質量％とした時に、好ましくは、フラックスを５〜４０質量％、残りは前記混合粉末となるように配合し、この芯用ペーストを、機械混練機等の通常用いられる混練機中で混合することにより、本発明の焼結芯柱を形成するために使用される芯用ペーストが作製される。
芯用ペースト用原料粉末として、第一群粉末と第二群粉末を用意する。
これらの粉末を、芯用ペースト用粉末の総重量を１００質量％とした場合に、第一群粉末が１０〜９０質量％であり、また、残部は第二群粉末となるように配合して混合粉末を作製する。
この混合粉末を、Ｖ型混合機等の通常用いられる粉末混合機中で混合する。
次に、芯用ペーストの総重量を１００質量％とした時に、好ましくは、フラックスを５〜４０質量％、残りは前記混合粉末となるように配合し、この芯用ペーストを、機械混練機等の通常用いられる混練機中で混合することにより、本発明の焼結芯柱を形成するために使用される芯用ペーストが作製される。
芯用ペーストのフラックスとしては、通常用いられる一般的なフラックスを用いることが可能であり、特に制限するものではないが、ペーストの濡れ性の観点等から、ＲＡやＲＭＡフラックスを用いることが好ましい。また、このフラックス中には、通常用いられるロジン、活性剤、溶剤およびチキソ剤等が含まれていても構わない。
また、芯用ペーストにおけるフラックス含有量が５質量％未満であると、ペースト状にならない。一方、フラックス含有量が４０質量％を超えると芯用ペーストの粘度が低すぎて、印刷の際にダレが生じたり、焼結時に芯が崩れてしまい芯柱状の焼結芯柱としての十分な高さが確保できないことから、芯用ペースト中のフラックス含有量を５〜４０質量％とすることが望ましく、フラックス含有量を６〜１５質量％とすることがさらに望ましい。
また、芯用ペーストにおけるフラックス含有量が５質量％未満であると、ペースト状にならない。一方、フラックス含有量が４０質量％を超えると芯用ペーストの粘度が低すぎて、印刷の際にダレが生じたり、焼結時に芯が崩れてしまい芯柱状の焼結芯柱としての十分な高さが確保できないことから、芯用ペースト中のフラックス含有量を５〜４０質量％とすることが望ましく、フラックス含有量を６〜１５質量％とすることがさらに望ましい。
具体的には、はんだ金属として、Ｐｂ−Ｓｎ系合金（溶融温度：約２１０℃）を用いる場合は、この温度(約２１０℃)で軟化しない焼結芯柱を形成するための芯用ペーストを用いる必要があり、また、Ｓｎ、ＳｎＡｇ系合金、ＳｎＣｕ合金、ＳｎＡｇＣｕ系合金（溶融温度：約２４０℃）を用いる場合は、この温度(約２４０℃)で軟化しない焼結芯柱を形成するための芯用ペーストを用いる必要がある。
次に、図６〜図９にもとづいて、本発明の第二の実施の態様における半導体装置の製造工程図を示す。
まず、半導体基板Ａに対する焼結芯柱の形成は、図２の（ａ）〜（ｄ）として示す工程により行われる。
次に、半導体基板Ｂには、通常のはんだ金属のみからなるバンプではなく、有芯構造を有するはんだバンプを形成する。
有芯構造はんだバンプの作製工程は、図６（ａ）〜（ｈ）に示す。
なお、図６（ａ）〜（ｄ）に示す工程は、半導体基板Ｂに対して焼結芯柱を形成するための工程であるが、本発明の前記第一の実施の態様について図２（ａ）〜（ｄ）として説明した半導体基板Ａへの焼結芯柱の作製工程と同じである。
まず、半導体基板Ｂの表面（半導体パッケージ用ウエハ上にＵＢＭが設けられている場合も当然に含む）に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け（図６（ａ）参照）、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて芯用ペーストを印刷する（図６（ｂ）参照）。
次いで、メタルマスクを取り外し（図６（ｃ）参照）、芯用ペーストの種類に応じた温度で焼結し、パッド電極のほぼ中央部に、半導体基板Ｂに垂直な方向に延び、かつ、小径の焼結芯柱を形成する（図６（ｄ）参照）。
次いで、焼結芯柱がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯柱の高さ以上の厚みを有するメタルマスクを取付け（図６（ｅ）参照）、メタルマスクの開口からパッド電極の露出部分及び焼結芯柱全体を覆うようにスキージを用いてはんだペーストを印刷塗布する（図６（ｆ）参照）。
次いで、メタルマスクを取り外し（図６（ｇ）参照）、はんだペーストの種類に応じたリフロー処理温度でリフロー処理し、パッド電極の表面に、しかも、焼結芯柱をその内部に閉じ込めるようにして有芯構造はんだバンプを形成する（図６（ｈ）参照）。
前記の図６（ａ）〜（ｈ）に示される工程により、半導体基板Ｂ上に、図７に示す有芯構造はんだバンプが形成される。
次に、半導体基板Ｂには、通常のはんだ金属のみからなるバンプではなく、有芯構造を有するはんだバンプを形成する。
有芯構造はんだバンプの作製工程は、図６（ａ）〜（ｈ）に示す。
なお、図６（ａ）〜（ｄ）に示す工程は、半導体基板Ｂに対して焼結芯柱を形成するための工程であるが、本発明の前記第一の実施の態様について図２（ａ）〜（ｄ）として説明した半導体基板Ａへの焼結芯柱の作製工程と同じである。
まず、半導体基板Ｂの表面（半導体パッケージ用ウエハ上にＵＢＭが設けられている場合も当然に含む）に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け（図６（ａ）参照）、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて芯用ペーストを印刷する（図６（ｂ）参照）。
次いで、メタルマスクを取り外し（図６（ｃ）参照）、芯用ペーストの種類に応じた温度で焼結し、パッド電極のほぼ中央部に、半導体基板Ｂに垂直な方向に延び、かつ、小径の焼結芯柱を形成する（図６（ｄ）参照）。
次いで、焼結芯柱がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯柱の高さ以上の厚みを有するメタルマスクを取付け（図６（ｅ）参照）、メタルマスクの開口からパッド電極の露出部分及び焼結芯柱全体を覆うようにスキージを用いてはんだペーストを印刷塗布する（図６（ｆ）参照）。
次いで、メタルマスクを取り外し（図６（ｇ）参照）、はんだペーストの種類に応じたリフロー処理温度でリフロー処理し、パッド電極の表面に、しかも、焼結芯柱をその内部に閉じ込めるようにして有芯構造はんだバンプを形成する（図６（ｈ）参照）。
前記の図６（ａ）〜（ｈ）に示される工程により、半導体基板Ｂ上に、図７に示す有芯構造はんだバンプが形成される。
上記の工程で半導体基板Ｂ上に形成された有芯構造はんだバンプは、バンプ内部に焼結芯柱が内包され、該焼結芯柱の周囲にはんだ金属が被着している。
したがって、上記有芯構造はんだバンプは、はんだバンプ自体の自重により、バンプが扁平化する恐れがなく、バンプ高さを高くすることができることから、はんだバンプのファインピッチ化を実現することができるとともに、バンプ内部の焼結芯柱にはんだ金属が密着することにより、導電性の低下を招くこともなく、はんだバンプと焼結芯柱、ひいては、はんだバンプとパッド電極、半導体基板Ｂとの密着力が向上する。
したがって、上記有芯構造はんだバンプは、はんだバンプ自体の自重により、バンプが扁平化する恐れがなく、バンプ高さを高くすることができることから、はんだバンプのファインピッチ化を実現することができるとともに、バンプ内部の焼結芯柱にはんだ金属が密着することにより、導電性の低下を招くこともなく、はんだバンプと焼結芯柱、ひいては、はんだバンプとパッド電極、半導体基板Ｂとの密着力が向上する。
次に、図２（ａ）〜（ｄ）の工程で形成された焼結芯柱を備えた半導体基板Ａと、図６（ａ）〜（ｈ）の工程で形成された図７に示す有芯構造はんだバンプを備えた半導体基板Ｂを、図８に示すように、焼結芯柱と有芯構造はんだバンプが対向するように、かつ、それぞれが近接するように配置し、半導体基板Ｂの有芯構造はんだバンプを再リフローさせて、溶融したはんだ金属が半導体基板Ａに形成した小径の焼結芯柱を包み込んだ状態にし、その後これを冷却することにより、図９に示すように、半導体基板Ａと半導体基板Ｂからそれぞれ垂直に伸びたそれぞれの焼結芯柱がはんだ金属に包み込まれた状態で、密着接合し、半導体基板Ａと半導体基板Ｂが強固に接続された半導体装置を作製することができる。
ここで、焼結芯柱は、これを構成する材質を選択することにより、溶融したはんだ金属との濡れ性を高め、密着性、付着強度の高い半導体相互の接続・導通をもたらすことができる。
有芯構造はんだバンプの焼結芯柱の材質については、既に述べた半導体基板Ａに形成する焼結芯柱のそれと同じものを用いることができる。
ここで、焼結芯柱は、これを構成する材質を選択することにより、溶融したはんだ金属との濡れ性を高め、密着性、付着強度の高い半導体相互の接続・導通をもたらすことができる。
有芯構造はんだバンプの焼結芯柱の材質については、既に述べた半導体基板Ａに形成する焼結芯柱のそれと同じものを用いることができる。
また、本発明の第三の実施の態様における半導体装置の製造工程図を図１０、図１１に示すが、本発明の第三の実施の態様は、本発明の第二の実施の態様において、半導体基板Ａに焼結芯柱を形成しない点のみが異なり、半導体基板Ｂに対する有芯構造はんだバンプの形成工程は、本発明の第二の実施の態様の場合とまったく同様である。
本発明の半導体装置およびその製造方法によれば、半導体基板Ａあるいは半導体基板Ｂの少なくとも一方に、焼結芯柱を形成する、あるいは、有芯構造はんだバンプを形成することによって、導電性の低下を招くことなく十分な密着強度が得られるばかりか、ファインピッチ化が可能となるバンプ接続が行える。
特に、半導体基板Ｂに形成するはんだバンプを、有芯構造はんだバンプにすることによって、十分な導電性に加えて、よりすぐれた密着強度が得られ、さらなるファインピッチ化が可能となる。
したがって、本発明によれば、より一層の高密度実装化が図られる半導体装置を提供することができる。
特に、半導体基板Ｂに形成するはんだバンプを、有芯構造はんだバンプにすることによって、十分な導電性に加えて、よりすぐれた密着強度が得られ、さらなるファインピッチ化が可能となる。
したがって、本発明によれば、より一層の高密度実装化が図られる半導体装置を提供することができる。
以下、本発明の半導体装置およびその製造方法について、実施例を用いて説明する。
［実施例１］
表１に、本実施例１ではんだバンプを形成するために使用したはんだ金属として、５種類の合金粉末の成分組成を示す。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍである。
また、表２に、本実施例１で焼結芯柱を形成するために使用した芯用ペーストＡ〜Ｍに含有される粉末の種類、組合せ、配合割合、さらに、フラックスの種類とその含有割合を示す。
なお、芯用ペーストに含有される粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
表１に、本実施例１ではんだバンプを形成するために使用したはんだ金属として、５種類の合金粉末の成分組成を示す。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍである。
また、表２に、本実施例１で焼結芯柱を形成するために使用した芯用ペーストＡ〜Ｍに含有される粉末の種類、組合せ、配合割合、さらに、フラックスの種類とその含有割合を示す。
なお、芯用ペーストに含有される粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
まず、図２（ａ）〜（ｄ）に示す工程で、パッド電極（直径：６０μｍ）が形成されている半導体基板Ａの表面に、パッド電極径より小径の開口（開口直径：４３μｍ、開口ピッチ：１００μｍ）が設けられた厚さ２０μｍのメタルマスクを載置し、表２に示す芯用ペーストＡ〜Ｍをスキージによりパッド電極表面に印刷塗布し、メタルマスクを取り外した後、印刷塗布した芯用ペーストを、窒素雰囲気のベルト炉で、表３に示す温度で焼結して、半導体基板Ａのパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する４０００個の焼結芯柱を作製した。
次に、半導体基板Ｂに対して、パッド電極（直径：６０μｍ）が形成されている半導体基板Ｂの表面に、メタルマスク（開口直径：７２μｍ、開口ピッチ：１００μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からスキージを用いて、表１に示すはんだ金属を含むペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表４に示す温度でリフロー処理し、半導体基板Ｂのパッド電極の表面に、表４に示す４０００個のはんだバンプ１〜５を作製した。
次に上記で作製した焼結芯柱を形成した半導体基板Ａと、表４に示すはんだバンプを形成した半導体基板Ｂを、図４に示すように、焼結芯柱とはんだバンプが近接するように配置し、厚み８０μｍのスペーサーを基板間に挟み、はんだバンプを再リフローさせることにより、図５に示すバンプで接続された２００個の半導体装置を製造した。
上記で作製した本発明半導体装置１〜１７について、ファインピッチ化、高密度実装化の指標として、半導体基板Ａと半導体基板Ｂを接合後、導通不良発生率の電気検査を行った。
プローブピンを用いて半導体パッケージ（ユニット）を無作為に抽出した５０個測定した際の導通不良ユニット発生個数を評価した。 なお、本実施例では、プロセスによって異なる一定のスペーサ―を用いて測定するため、十分な高さのないバンプまたは焼結芯ができた場合、短絡しやすくなることから、本試験の結果から不良率の少ないものはファインピッチ化、高密度実装化が可能であるといえる。
表５には、本発明半導体装置１〜１７について求めた導通不良発生個数を示す。
プローブピンを用いて半導体パッケージ（ユニット）を無作為に抽出した５０個測定した際の導通不良ユニット発生個数を評価した。 なお、本実施例では、プロセスによって異なる一定のスペーサ―を用いて測定するため、十分な高さのないバンプまたは焼結芯ができた場合、短絡しやすくなることから、本試験の結果から不良率の少ないものはファインピッチ化、高密度実装化が可能であるといえる。
表５には、本発明半導体装置１〜１７について求めた導通不良発生個数を示す。
［実施例２］
実施例２として、第一群粉末あるいは第二群粉末の少なくとも一方を合金粉末とした表６に示す本発明芯用ペーストＮ〜Ｒを用いて、実施例１と同様にして、半導体基板Ａに表７に示す焼結芯柱を作製し、この半導体基板Ａと、表１に示すはんだバンプを形成した半導体基板Ｂを、図４に示すように、焼結芯柱とはんだバンプが近接するように配置し、はんだバンプを再リフローさせることにより、図５に示すバンプで接続された半導体装置２１〜２５を製造した。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍであり、芯用ペーストに含有される金属粉末、合金粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
実施例１と同様にして、本発明半導体装置２１〜２５について導通不良発生個数を測定した。
表７に、本発明半導体装置２１〜２５について求めた導通不良発生個数を示す。
実施例２として、第一群粉末あるいは第二群粉末の少なくとも一方を合金粉末とした表６に示す本発明芯用ペーストＮ〜Ｒを用いて、実施例１と同様にして、半導体基板Ａに表７に示す焼結芯柱を作製し、この半導体基板Ａと、表１に示すはんだバンプを形成した半導体基板Ｂを、図４に示すように、焼結芯柱とはんだバンプが近接するように配置し、はんだバンプを再リフローさせることにより、図５に示すバンプで接続された半導体装置２１〜２５を製造した。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍであり、芯用ペーストに含有される金属粉末、合金粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
実施例１と同様にして、本発明半導体装置２１〜２５について導通不良発生個数を測定した。
表７に、本発明半導体装置２１〜２５について求めた導通不良発生個数を示す。
［実施例３］
実施例１で作製したパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する焼結芯柱を備えた半導体基板Ａと、有芯構造はんだバンプを形成した半導体基板Ｂとをバンプで接続することにより、本発明半導体装置３１〜４７を作製した。
有芯構造はんだバンプを形成した半導体基板Ｂの作製法は以下のとおりである。
まず、第一工程として、図６（ａ）〜（ｄ）に示す工程で、パッド電極（直径：６０μｍ）が形成されている半導体基板Ｂの表面に、パッド電極径より小径の開口（開口直径：４３μｍ、開口ピッチ：１００μｍ）が設けられた厚さ２０μｍのメタルマスクを載置し、表２に示す芯用ペーストＡ〜Ｍをスキージによりパッド電極表面に印刷塗布し、メタルマスクを取り外した後、印刷塗布した芯用ペーストを、窒素雰囲気のベルト炉で、表３に示す温度で焼結して、半導体基板Ｂのパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する４０００個の焼結芯柱を作製した。
次に、第二工程として、図６（ｅ）〜（ｈ）に示すように、焼結芯柱がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯柱の高さ以上の厚みを有するメタルマスク（開口直径：７２μｍ、開口ピッチ：１００μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からパッド電極の露出部分及び焼結芯柱全体を覆うようにスキージを用いて、表１に示すはんだ金属用粉末を含有するはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表３に示す温度でリフロー処理する。
前記の第一工程及び第二工程により、パッド電極の表面に、図７に示すように焼結芯柱をその内部に閉じ込めた表８に示す有芯構造はんだバンプを作製し、実施例１で作製した焼結芯柱を備える半導体基板Ａと、上記で作製した有芯構造はんだバンプを備える半導体基板Ｂを、図８に示すように、焼結芯柱と有芯構造はんだバンプが近接するように配置し、有芯構造はんだバンプのはんだ金属を厚み80μｍのスペーサーを基板間に挟み再リフローさせることにより、図９に示すバンプで接続された半導体装置３１〜４７を製造した。
実施例１と同様にして、本発明半導体装置３１〜４７について導通不良発生個数を測定した。
表８に、本発明半導体装置３１〜４７について求めた導通不良発生個数を示す。
実施例１で作製したパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する焼結芯柱を備えた半導体基板Ａと、有芯構造はんだバンプを形成した半導体基板Ｂとをバンプで接続することにより、本発明半導体装置３１〜４７を作製した。
有芯構造はんだバンプを形成した半導体基板Ｂの作製法は以下のとおりである。
まず、第一工程として、図６（ａ）〜（ｄ）に示す工程で、パッド電極（直径：６０μｍ）が形成されている半導体基板Ｂの表面に、パッド電極径より小径の開口（開口直径：４３μｍ、開口ピッチ：１００μｍ）が設けられた厚さ２０μｍのメタルマスクを載置し、表２に示す芯用ペーストＡ〜Ｍをスキージによりパッド電極表面に印刷塗布し、メタルマスクを取り外した後、印刷塗布した芯用ペーストを、窒素雰囲気のベルト炉で、表３に示す温度で焼結して、半導体基板Ｂのパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する４０００個の焼結芯柱を作製した。
次に、第二工程として、図６（ｅ）〜（ｈ）に示すように、焼結芯柱がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯柱の高さ以上の厚みを有するメタルマスク（開口直径：７２μｍ、開口ピッチ：１００μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からパッド電極の露出部分及び焼結芯柱全体を覆うようにスキージを用いて、表１に示すはんだ金属用粉末を含有するはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表３に示す温度でリフロー処理する。
前記の第一工程及び第二工程により、パッド電極の表面に、図７に示すように焼結芯柱をその内部に閉じ込めた表８に示す有芯構造はんだバンプを作製し、実施例１で作製した焼結芯柱を備える半導体基板Ａと、上記で作製した有芯構造はんだバンプを備える半導体基板Ｂを、図８に示すように、焼結芯柱と有芯構造はんだバンプが近接するように配置し、有芯構造はんだバンプのはんだ金属を厚み80μｍのスペーサーを基板間に挟み再リフローさせることにより、図９に示すバンプで接続された半導体装置３１〜４７を製造した。
実施例１と同様にして、本発明半導体装置３１〜４７について導通不良発生個数を測定した。
表８に、本発明半導体装置３１〜４７について求めた導通不良発生個数を示す。
［実施例４］
実施例３で作製した有芯構造はんだバンプを形成した半導体基板Ｂと焼結芯を形成していない半導体基板Ａ(図１０参照)をバンプで接続することにより、本発明半導体装置５１〜６０を作製した(図１１参照)。
有芯構造はんだバンプの形成工程は、実施例３と同様である。
実施例１と同様にして、本発明半導体装置５１〜６０について半導体基板Ａと半導体基板Ｂを５０μｍのスペーサーを基板間に挟み、はんだを再リフローさせて接合した後、導通不良発生個数を測定した。
表９に、本発明半導体装置５１〜６０について求めた導通不良発生個数を示す。
実施例３で作製した有芯構造はんだバンプを形成した半導体基板Ｂと焼結芯を形成していない半導体基板Ａ(図１０参照)をバンプで接続することにより、本発明半導体装置５１〜６０を作製した(図１１参照)。
有芯構造はんだバンプの形成工程は、実施例３と同様である。
実施例１と同様にして、本発明半導体装置５１〜６０について半導体基板Ａと半導体基板Ｂを５０μｍのスペーサーを基板間に挟み、はんだを再リフローさせて接合した後、導通不良発生個数を測定した。
表９に、本発明半導体装置５１〜６０について求めた導通不良発生個数を示す。
［比較例］
比較のために、パッド電極（直径：８５μｍ）が形成されている半導体基板Ａおよび半導体基板Ｂのいずれか一方の表面に、実施例３の第二工程で使用したと同じサイズのメタルマスク（開口直径：１１０μｍ、開口ピッチ：１５０μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からスキージを用いて、表１に示すはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表４に示す温度でリフロー処理し、パッド電極の表面に、表４に示す比較例のはんだバンプ１〜５（以下、「比較例バンプ１〜５」という）を作製し、次いで、半導体基板Ａおよび半導体基板Ｂのいずれか一方のパッド電極と他方のはんだバンプを対向させ、はんだバンプを溶融させることにより、バンプで接続された比較例半導体装置１〜５を作製した。
比較のために、パッド電極（直径：８５μｍ）が形成されている半導体基板Ａおよび半導体基板Ｂのいずれか一方の表面に、実施例３の第二工程で使用したと同じサイズのメタルマスク（開口直径：１１０μｍ、開口ピッチ：１５０μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からスキージを用いて、表１に示すはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表４に示す温度でリフロー処理し、パッド電極の表面に、表４に示す比較例のはんだバンプ１〜５（以下、「比較例バンプ１〜５」という）を作製し、次いで、半導体基板Ａおよび半導体基板Ｂのいずれか一方のパッド電極と他方のはんだバンプを対向させ、はんだバンプを溶融させることにより、バンプで接続された比較例半導体装置１〜５を作製した。
比較例半導体装置１〜５について、本発明半導体装置１〜１７、２１〜２５、３１〜４７と同様にして、各実施例と同様のスペーサーを用いた時の導通不良発生個数を測定した。
表１０に、比較例半導体装置１〜５について求めた導通不良発生個数を示す。
表１０に、比較例半導体装置１〜５について求めた導通不良発生個数を示す。
表５、表７〜表１０に示す結果から、比較例半導体装置は、バンプ自重による扁平化が生じるため、隣接する溶融はんだ金属バンプとの接触や、バンプ高さ不足による導通不良が生じるのに対して、本発明半導体装置は、半導体基板のいずれか一方に焼結芯柱を形成していることから、バンプ高さはいずれも大きく、さらに、半導体基板ＡとＢの密着強度にもすぐれ、また、導電性を低下させる恐れもないことから、はんだバンプのファインピッチ化が可能であり、その結果として、半導体の高密度実装を実現することが可能である。
Claims (9)
- 相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、一方の半導体基板に焼結芯柱が形成され、他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、再リフローにより、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置。
- 前記他方の半導体基板の前記焼結芯柱に向き合う位置に形成されたはんだバンプは、該バンプの内部に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプであることを特徴とする請求項１に記載の半導体装置。
- 相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、他方の半導体基板には、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプが形成され、一方の半導体基板は、前記有芯構造はんだバンプに近接して配置され、再リフローにより、前記有芯構造はんだバンプのはんだ金属が、前記焼結芯柱をはんだ金属中に包み込んだ状態で凝固することにより、相対向する半導体基板を相互に接続・導通してなることを特徴とする半導体装置。
- 前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
- 相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面にはんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成されたはんだバンプを近接して対向配置し、他方の半導体基板上のはんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態で凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、一方の半導体基板上に形成された前記焼結芯柱と、他方の半導体基板上に形成された前記有芯構造はんだバンプを近接して対向配置し、他方の半導体基板上の有芯構造はんだバンプを再リフローさせて、一方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする請求項２に記載の半導体装置の製造方法。
- 相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、焼結芯柱の周囲を取り囲むようにはんだ金属が形成されている有芯構造はんだバンプを形成し、この有芯構造はんだバンプを、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルバンプと近接して対向配置し、有芯構造はんだバンプを再リフローさせて、他方の半導体基板上の焼結芯柱を包み込んだ状態ではんだ金属を凝固させることにより、相対向する半導体基板をはんだバンプにより相互に接続・導通してなることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記有芯構造はんだバンプは、半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、これを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の焼結芯柱を形成し、次いで、パッド電極あるいはアンダーバンプメタルのほぼ中央部に形成された小径の焼結芯柱全体を覆うようにはんだペーストを印刷塗布し、はんだペーストのリフロー処理温度でリフロー処理することにより、パッド電極表面上あるいはアンダーバンプメタルの表面上に有芯構造はんだバンプを形成することを特徴とする請求項６または７に記載の半導体装置の製造方法。
- 前記焼結芯柱は、はんだバンプの再リフロー処理で軟化しない粉末焼結体、合金焼結体またはこれらの混合焼結体からなることを特徴とする請求項５ないし８のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014141235A JP6379342B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014141235A JP6379342B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016018914A true JP2016018914A (ja) | 2016-02-01 |
| JP6379342B2 JP6379342B2 (ja) | 2018-08-29 |
Family
ID=55233927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014141235A Expired - Fee Related JP6379342B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6379342B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022024484A1 (ja) * | 2020-07-27 | 2022-02-03 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730244A (ja) * | 1993-07-14 | 1995-01-31 | Nippon Cement Co Ltd | バンプ電極、及び該バンプ電極の形成方法 |
| JPH07169790A (ja) * | 1993-12-15 | 1995-07-04 | Fujitsu Ltd | フリップチップ接合方法 |
| JP2005109467A (ja) * | 2003-09-12 | 2005-04-21 | National Institute Of Advanced Industrial & Technology | 基板及びその製造方法 |
| JP2015126158A (ja) * | 2013-12-27 | 2015-07-06 | 三菱マテリアル株式会社 | 有芯構造はんだバンプ及びその製造方法 |
| JP2015126159A (ja) * | 2013-12-27 | 2015-07-06 | 三菱マテリアル株式会社 | はんだバンプの焼結芯を形成するための芯用ペースト |
| JP2016018915A (ja) * | 2014-07-09 | 2016-02-01 | 三菱マテリアル株式会社 | 半導体装置及びその製造方法 |
-
2014
- 2014-07-09 JP JP2014141235A patent/JP6379342B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730244A (ja) * | 1993-07-14 | 1995-01-31 | Nippon Cement Co Ltd | バンプ電極、及び該バンプ電極の形成方法 |
| JPH07169790A (ja) * | 1993-12-15 | 1995-07-04 | Fujitsu Ltd | フリップチップ接合方法 |
| JP2005109467A (ja) * | 2003-09-12 | 2005-04-21 | National Institute Of Advanced Industrial & Technology | 基板及びその製造方法 |
| JP2015126158A (ja) * | 2013-12-27 | 2015-07-06 | 三菱マテリアル株式会社 | 有芯構造はんだバンプ及びその製造方法 |
| JP2015126159A (ja) * | 2013-12-27 | 2015-07-06 | 三菱マテリアル株式会社 | はんだバンプの焼結芯を形成するための芯用ペースト |
| JP2016018915A (ja) * | 2014-07-09 | 2016-02-01 | 三菱マテリアル株式会社 | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022024484A1 (ja) * | 2020-07-27 | 2022-02-03 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器 |
| EP4191644A4 (en) * | 2020-07-27 | 2024-02-07 | Sony Semiconductor Solutions Corp | ELECTRONIC DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6379342B2 (ja) | 2018-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5893528B2 (ja) | 無鉛はんだバンプ接合構造 | |
| JP5533665B2 (ja) | 電子装置の製造方法、電子部品搭載用基板及びその製造方法 | |
| JP6217836B1 (ja) | 核材料および半導体パッケージおよびバンプ電極の形成方法 | |
| JP6255949B2 (ja) | 接合方法、及び半導体装置の製造方法 | |
| JP2004349487A (ja) | 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器 | |
| TW201630485A (zh) | 銅柱、銅核柱、焊接接頭以及矽貫通電極 | |
| JP6350967B2 (ja) | 半導体装置及びその製造方法 | |
| JP6476823B2 (ja) | ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体 | |
| KR102122631B1 (ko) | 유심 구조 땜납 범프 및 그 제조 방법 | |
| JP6379342B2 (ja) | 半導体装置及びその製造方法 | |
| KR101983510B1 (ko) | 핵재료 및 납땜 이음 및 범프 전극의 형성 방법 | |
| JP6156136B2 (ja) | はんだバンプの焼結芯を形成するための芯用ペースト | |
| JP2017195267A (ja) | 電子装置、及び電子装置の製造方法 | |
| JPWO2009034628A1 (ja) | はんだプリコート基板、実装基板およびはんだプリコート方法 | |
| JP2013004929A (ja) | はんだバンプ製造方法および下地形成用ペースト | |
| JP2004148392A (ja) | 非鉛系接合材、ソルダーペースト及び接合方法 | |
| JP6379650B2 (ja) | 半導体装置の製造方法 | |
| JP2009200285A (ja) | バンプ及びバンプ接続構造体 | |
| JP2015164223A (ja) | はんだバンプ製造方法および下地形成用ペースト | |
| JP2012019244A (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| KR20110133525A (ko) | 핀 그리드 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180628 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6379342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |