KR20110133525A - 핀 그리드 어레이 기판의 제조방법 - Google Patents

핀 그리드 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20110133525A
KR20110133525A KR1020110111593A KR20110111593A KR20110133525A KR 20110133525 A KR20110133525 A KR 20110133525A KR 1020110111593 A KR1020110111593 A KR 1020110111593A KR 20110111593 A KR20110111593 A KR 20110111593A KR 20110133525 A KR20110133525 A KR 20110133525A
Authority
KR
South Korea
Prior art keywords
solder
presolder
pin
electrode pad
flux
Prior art date
Application number
KR1020110111593A
Other languages
English (en)
Inventor
백용호
최창규
최현식
최영식
최진원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110111593A priority Critical patent/KR20110133525A/ko
Publication of KR20110133525A publication Critical patent/KR20110133525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 핀 그리드 어레이 기판의 제조방법에 관한 것으로서, 전극 패드를 구비한 기판의 상기 전극 패드 상에 플럭스를 도포하는 단계; 상기 플럭스가 도포된 상기 전극 패드 상에 마이크로 솔더볼을 형성하는 단계; 상기 마이크로 솔더볼 상에 리드핀을 장착하는 단계; 및 상기 마이크로 솔더볼을 리플로우시켜 솔더층을 형성하는 단계;를 포함하는 핀 그리드 어레이 기판의 제조방법을 제공한다.

Description

핀 그리드 어레이 기판의 제조방법{Method of manufacturing pin grid array substrate}
본 발명은 핀 그리드 어레이 기판의 제조방법에 관한 것으로서, 보다 상세하게는, 리드핀의 접합시 마이크로 솔더볼(micro solder ball) 또는 프리솔더(presolder)를 이용하여 솔더층을 형성하는 핀 그리드 어레이 기판의 제조방법에 관한 것이다.
전자 산업이 고배선 밀도화됨에 따라 IC를 연결한 패키지 기판을 주 기판(Main borad)에 연결하는 방법으로 널리 쓰이고 있는 핀 그리드 어레이(Pin Grid Array; PGA) 타입의 반도체 기판 패드부에 땜납(solder)을 이용하여 리드핀을 접합하는 방법이 보편화되고 있다.
일반적으로 PGA 기판의 리드핀과 기판 패드 사이에는 솔더 프린트에 의한 솔더 페이스트(solder paste) 형성 방식이 사용된다. 즉, 종래에는 솔더와 플럭스(flux)를 혼합한 솔더 페이스트를 기판 패드에 인쇄한 후 리드핀을 접합하게 되는데, 이 경우 상기 솔더 페이스트 내 플럭스(flux)에서 발생되는 가스(gas)가 그 상부의 리드핀에 의해 배출이 억제되고 결과적으로 솔더 내부에 갇혀 솔더 내부에 보이드(void)가 발생되고, 솔더 볼륨 조절이 어려워 리플로우시 리드핀 기둥에 불균일한 솔더 필렛(fillet)이 과다 형성되고, 리드핀 형성 이후 어셈블리 공정상의 멀티-리플로우시 핀 움직임(pin movement) 등이 발생되는 문제가 있다.
이와 같은 문제는 리드핀의 실장 수율 및 접합 신뢰성을 감소시키고, 고객 라인의 실장 수율 감소를 야기시키게 된다.
또한, 이와 같은 문제를 해결하기 위하여 변형된 구조의 리드핀을 개발하여 사용하고 있으나, 이 경우 리드핀의 가공비용 등의 증가로 인해 양산화에 어려움이 따르는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 리드핀의 접합시 마이크로 솔더볼 또는 프리솔더를 이용하여 솔더층을 형성함으로써, 상기 솔더층 내부의 보이드 형성을 감소시켜 리드핀의 움직임을 방지하고 접합 강도를 높일 수 있는 핀 그리드 어레이 기판의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 핀 그리드 어레이 기판의 제조방법은, 전극 패드를 구비한 기판의 상기 전극 패드 상에 플럭스를 도포하는 단계; 상기 플럭스가 도포된 상기 전극 패드 상에 마이크로 솔더볼을 형성하는 단계; 상기 마이크로 솔더볼 상에 리드핀을 장착하는 단계; 및 상기 마이크로 솔더볼을 리플로우시켜 솔더층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 마이크로 솔더볼은 100 ㎛ 이하의 크기를 가질 수 있다.
또한, 상기 마이크로 솔더볼은 SnSb, SnBi, SnAg, SnAgCu 및 순수 Sn 중 어느 하나를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 핀 그리드 어레이 기판의 제조방법은, 전극 패드를 구비한 기판의 상기 전극 패드 상에 프리솔더를 형성하는 단계; 상기 프리솔더 상에 플럭스를 도포하는 단계; 상기 플럭스가 도포된 상기 프리솔더 상에 리드핀을 장착하는 단계; 및 상기 프리솔더를 리플로우시켜 솔더층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 프리솔더는 표면이 둥근 형상을 갖도록 형성될 수 있다.
또한, 상기 프리솔더는 SnSb, SnBi, SnAg, SnAgCu 및 순수 Sn 중 어느 하나를 포함할 수 있다.
또한, 상기 프리솔더를 형성하는 단계 이후에, 상기 프리솔더의 상면에 요철을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 요철은 양각 또는 음각 요철 형태로 형성할 수 있다.
또한, 상기 요철은 원형 또는 다각형의 평면 형상을 가질 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 제3 실시예에 의한 핀 그리드 어레이 기판의 제조방법은, 전극 패드를 구비한 기판의 상기 전극 패드 상에 플럭스를 도포하는 단계; 상기 플럭스가 도포된 상기 전극 패드 상에, 헤드에 프리솔더가 형성된 리드핀을 장착하는 단계; 및 상기 프리솔더를 리플로우시켜 솔더층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 프리솔더는 표면이 둥근 형상을 갖도록 형성될 수 있다.
또한, 상기 전극 패드 상에 플럭스를 도포하는 단계 이전에, 상기 전극 패드 상에 상기 리드핀의 헤드에 형성된 프리솔더와 서로 다른 솔더 조성을 갖는 제2 프리솔더를 형성하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 핀 그리드 어레이 기판의 제조방법에 의하면, 리드핀의 접합시 마이크로 솔더볼 또는 프리솔더를 이용하여 솔더층을 형성함으로써, 상기 솔더층 내부의 보이드 발생을 감소시킬 수 있는 효과가 있다.
따라서, 본 발명은 리드핀의 움직임을 방지할 수 있고, 리드핀의 접합 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 제품 불량이 줄어들어 핀 그리드 어레이 기판의 품질과 수율을 개선시킬 수 있는 효과가 있다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 4a 내지 도 4d는 본 발명의 제4 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
본 발명에 따른 핀 그리드 어레이 기판의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하, 도 1a 내지 도 1d를 참조하여 본 발명의 제1 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 대하여 상세히 설명한다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 전극 패드(20)를 구비한 기판(10)을 준비한다. 상기 전극 패드(20)는 Cu 등으로 이루어질 수 있다.
그런 다음, 상기 기판(10) 상에 상기 전극 패드(20)의 상면을 노출시키는 솔더레지스트(30)를 형성한다.
*그 다음에, 도 1b에 도시된 바와 같이, 상기 솔더레지스트(30)에 노출된 상기 전극 패드(20) 상에 플럭스(flux; 40)를 도포한 다음, 상기 플럭스(40)가 도포된 상기 전극 패드(20) 상에 마이크로(㎛) 크기의 솔더볼(50, 이하 " 마이크로 솔더볼"이라 칭함)을 복수개 형성한다. 상기 마이크로 솔더볼(50)는, 100 ㎛ 이하의 크기를 갖는 것이 바람직하다.
그리고, 상기 마이크로 솔더볼(50)은, SnSb로 이루어질 수 있다.
또한, 상기 마이크로 솔더볼(50)은 상기한 SnSb 대신에, SnSb 보다 더 낮은 녹는점을 갖는 물질, 예컨대 SnBi, SnAg 또는 SnAgCu 등으로 이루어지거나, 또는 상기 SnSb 보다 더 높은 녹는점을 갖는 물질, 예컨대 순수 Sn 등으로 이루어질 수도 있다. 즉, 상기 마이크로 솔더볼(50)의 금속 조성을 다양하게 변화시켜 후속의 리드핀 장착시 리플로우 공정 온도를 낮추거나 높일 수 있다.
상기 플럭스(40)는 납땜이 잘되도록 도와주는 촉매제와 같은 역할을 하는 것으로, 납 표면의 산화막을 제거하거나 용융시 납의 재산화를 방지하거나 납의 퍼짐성을 증가시키거나 표면장력을 감소시키거나 또는 땜성을 증가시키는 등의 다양한 기능을 하게 된다.
한편, 상기 전극 패드(20) 상에 상기 플럭스(40)를 도포하기 전에, 상기 전극 패드(20) 상에 표면처리층(미도시)을 형성할 수도 있다. 상기 표면처리층은 Ni/Au, Ni/Pd/Au, 또는 Au 도금층 등으로 이루어질 수 있으며, 이는 형성되지 않을 수도 있다.
다음으로, 도 1c에 도시된 바와 같이, 상기 마이크로 솔더볼(50) 상에 리드핀(100)을 장착한다. 상기 리드핀(100)은, 헤드(110) 및 상기 레드(110)의 상부 중앙에 돌출 형성된 접속핀(120)으로 구성될 수 있다.
상기 리드핀(100)의 장착시 상기 헤드(110)가 상기 전극 패드(20) 상에 놓이게 된다. 그리고, 상기 접속핀(120)은 상기 헤드(110)보다 직경이 작으며, 그 높이는 회로부품에 따라 소정의 높이로 형성될 수 있다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 마이크로 솔더볼(50)을 리플로우시켜 솔더층(50a)을 형성한다.
여기서, 본 발명의 제1 실시예에 따르면, 플럭스와 솔더를 혼합한 솔더 페이스트를 이용하는 종래의 핀 그리드 어레이 기판의 제조방법과는 달리, 플럭스(40)가 도포된 전극 패드(20) 상에 마이크로 솔더볼(50)을 형성함으로써, 상기 리플로우 공정시 플럭스(40)에서 발생되는 가스가 상기 마이크로 솔더볼(50)간의 공간을 통해 외부로 휘발됨으로써, 상기 솔더층(50a) 내에 보이드가 발생되는 것을 방지할 수 있는 효과가 있다.
즉, 본 발명의 제1 실시예에 따르면, 상기 리드핀(100)과 접촉되는 솔더볼(50)의 표면이 둥근 형상을 갖기 때문에, 상기 마이크로 솔더볼(50)과 리드핀(100) 사이에 완벽한 면접촉이 이루어지지 않고, 다수의 점접촉이 이루어짐으로써 상기 플럭스(40)에서 발생되는 가스가 외부로 배출될 수 있는 공간이 생기게 된다. 따라서, 상기 솔더층(50a) 내에 보이드가 발생되는 것을 감소시킬 수 있으며, 상기 솔더층(50a)의 볼륨을 균일하게 조절하여, 리드핀(100)의 접속핀(120) 주위에 솔더층(50a)이 과다 형성되는 솔더 필렛을 억제할 수 있고, 리드핀의 움직임을 방지할 수 있다.
이때, 상기 플럭스(40)에서 발생되는 가스 등이 외부로 원활히 빠져나갈 수 있고, 솔더층(50a)의 볼륨 조절을 원활히 할 수 있도록, 상기 마이크로 솔더볼(50)은 상술한 바와 같이 100 ㎛ 이하의 크기를 갖는 것이 바람직하다.
그런 후에, 디플럭스 공정을 수행하여 상기 플럭스(40)를 제거한다. 여기서 상기 플럭스(40)는, 상기 마이크로 솔더볼(50)의 리플로우 공정시 모두 휘발되어 제거될 수도 있으나, 상기 디플럭스 공정을 통해 제거될 수 있다.
상술한 바와 같이 본 발명의 제1 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 의하면, 마이크로 솔더볼(50)을 이용하여 솔더층(50a)을 형성함으로써, 솔더층(50a) 내부의 보이드 발생을 감소시키고, 리드핀(100)의 움직임을 방지할 수 있다. 따라서, 본 발명의 실시예에 따르면, 고가의 구조 변형된 리드핀(100)의 사용 없이도 상기 리드핀(100)의 접합 신뢰성을 향상키고, PGA 기판의 품질과 수율을 향상시킬 수 있는 효과가 있다.
다음으로, 도 2a 내지 도 2d를 참조하여 본 발명의 제2 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 대하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 전극 패드(20)를 구비한 기판(10)을 준비한 다음, 상기 기판(10) 상에 상기 전극 패드(20)의 상면을 노출시키는 솔더레지스트(30)를 형성한다.
그 다음에, 도 2b에 도시된 바와 같이, 상기 솔더레지스트(30)에 노출된 상기 전극 패드(20) 상에 프리솔더(presolder; 55)를 형성한다.
상기 프리솔더(55)는, 도면에서와 같이 표면이 둥근 형상을 갖도록 형성될 수 있다. 여기서, 상기 프리솔더(55)는, 상기 마이크로 솔더볼(50)과 마찬가지로 SnSb, SnBi, SnAg, SnAgCu, 또는 순수 Sn 등으로 이루어질 수 있다.
여기서, 도면에 도시하지는 않았으나, 상기 프리솔더(55)를 형성한 다음, 상기 프리솔더(55)의 상면에 요철(미도시)을 추가로 형성할 수 있다.
이때, 상기 요철은 양각 또는 음각 요철 형태 등으로 형성할 수 있으며, 그 평면 형상은 원형 또는 다각형 등의 형태로 형성될 수 있다.
상기와 같이, 프리솔더(55)의 상면에 요철을 형성하는 경우, 프리솔더(55)의 표면에 굴곡이 형성되면서 후속의 리드핀(100)의 접합시 리드핀(100)과 프리솔더(55)간의 접합 면적을 극대화할 수 있으며, 프리솔더(55)의 리플로우시 보이드의 발생을 더욱 감소시킬 수 있는 장점이 있다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 프리솔더(55) 상에 플럭스(40)를 도포한 후, 상기 플럭스(40)가 도포된 상기 프리솔더(55) 상에 리드핀(100)을 장착한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 프리솔더(55)를 리플로우시켜 솔더층(55a)을 형성한다. 상기 프리솔더(55)의 리플로우시 플럭스(40)는 휘발되어 제거될 수 있으나, 일부 남아있을 수도 있으므로, 디플럭스 공정을 수행하여 상기 플럭스(40)를 제거한다.
이때, 본 발명의 제2 실시예에 따르면, 상기 프리솔더(55)의 리플로우시 상기 플럭스(40)에서 발생되는 가스가 상기 프리솔더(55) 내부에 엔트랩(entrap)되지 않고 외부로 원활히 빠져나가게 됨으로써, 상기 솔더층(55a) 내에 보이드가 발생되는 것을 방지할 수 있고, 솔더층(55a)의 볼륨 균일화를 이룰 수 있으며, 상기 리드핀(100)의 움직임을 방지할 수 있다.
즉, 상술한 바와 같은 본 발명의 제2 실시예에 따른 핀 그리드 어레이 기판의 제조방법은 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.
다음으로, 도 3a 내지 도 3d를 참조하여 본 발명의 제3 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 대하여 상세히 설명한다.
도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 전극 패드(20)를 구비한 기판(10)을 준비한 다음, 상기 기판(10) 상에 상기 전극 패드(20)의 상면을 노출시키는 솔더레지스트(30)를 형성한다.
그 다음에, 도 3b에 도시된 바와 같이, 상기 솔더레지스트(30)에 노출된 상기 전극 패드(20) 상에 플럭스(40)를 도포한다.
그런 다음, 도 3c에 도시된 바와 같이, 상기 플럭스(40)가 도포된 상기 전극 패드(20) 상에, 헤드(110)에 프리솔더(55)가 형성된 리드핀(100)을 장착한다. 상기 리드핀(100) 상에 형성되는 상기 프리솔더(55)는, 도면에서와 같이 표면이 둥근 형상을 갖도록 형성될 수 있다.
또한, 도면에 도시하지는 않았으나, 상기 프리솔더(55)가 헤드(110) 상에 형성된 상기 리드핀(100)를 상기 전극 패드(20) 상에 장착하기 전에, 상기 프리솔더(55)의 상면에 요철을 형성할 수 있다.
그런 후에, 도 3d에 도시된 바와 같이, 상기 프리솔더(55)를 리플로우시켜 솔더층(55a)을 형성한다.
이후, 디플럭스 공정을 수행할 수 있다.
이와 같은 본 발명의 제3 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 의하면, 상기 프리솔더(55)를 상기 리드핀(100)의 헤드(110) 상에 형성한 다음, 상기 리드핀(100)을 상기 플럭스(40)가 도포된 전극 패드(20) 상에 장착하고, 상기 프리솔더(55)를 리플로우시킴으로써, 앞서의 제2 실시예에서와 마찬가지로 상기 프리솔더(55)의 리플로우시 상기 플럭스(40)에서 발생되는 가스가 상기 프리솔더(55) 내부에 엔트랩(entrap)되지 않고 외부로 원활히 빠져나가도록 할 수 있다. 이에 따라, 상기 솔더층(55a) 내에 보이드가 발생되는 것을 방지할 수 있고, 솔더층(55a)의 볼륨 균일화를 이룰 수 있으며, 상기 리드핀(100)의 움직임을 방지할 수 있다.
즉 본 발명의 제3 실시예에 따른 핀 그리드 어레이 기판의 제조방법은, 제2 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.
다음으로, 도 4a 내지 도 4d를 참조하여 본 발명의 제4 실시예에 따른 핀 그리드 어레이 기판의 제조방법에 대하여 상세히 설명한다.
도 4a 내지 도 4d는 본 발명의 제4 실시예에 따른 핀 그리드 어레이 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 전극 패드(20)를 구비한 기판(10)을 준비한 다음, 상기 기판(10) 상에 상기 전극 패드(20)의 상면을 노출시키는 솔더레지스트(30)를 형성한다.
그 다음에, 도 4b에 도시된 바와 같이, 상기 솔더레지스트(30)에 노출된 상기 전극 패드(20) 상에, 제1 프리솔더(56)를 형성한다.
그런 다음, 도 4c에 도시된 바와 같이, 상기 제1 프리솔더(56) 상에 플럭스(40)를 도포한다.
그런 후에, 상기 플럭스(40)가 도포된 상기 제1 프리솔더(56) 상에, 헤드(110)에 제2 프리솔더(57)가 형성된 리드핀(100)을 장착한다. 이때, 상기 제2 프리솔더(57)는, 상기 전극 패드(20) 상에 미리 형성된 상기 제1 프리솔더(56)와 서로 다른 솔더 조성을 가질 수 있다. 상기 서로 다른 솔더 조성을 갖는 제1 및 제2 프리솔더(56,57)는 서로 다른 녹는점을 갖게 될 수 있다.
그런 후에, 도 4d에 도시된 바와 같이, 상기 제1 및 제2 프리솔더(56,57)를 리플로우시켜 솔더층(55a)을 형성한다. 이후, 디플럭스 공정을 수행할 수 있다.
이와 같은 본 발명의 제4 실시예에 따른 핀 그리드 어레이 기판의 제조방법은, 제2 실시예에서와 동일한 작용 및 효과를 얻을 수 있다.
또한, 본 발명의 제4 실시예에 따르면, 전극 패드(20) 및 리드핀(100) 상에, 서로 다른 솔더 조성을 가짐으로 인해서 서로 다른 녹는점을 갖는 제1 및 제2 프리솔더(56,57)를 각각 형성하고, 이들을 소정 온도에서 리플로우시킴으로써, 상기 리플로우시 제1 및 제2 프리솔더(56,57) 중 녹는점이 낮은 어느 하나의 프리솔더가 먼저 녹고 다른 어느 하나의 프리솔더는 그 형상 변화가 느리게 이루어지도록 할 수 있고, 이를 통해 최종적으로 형성되는 솔더층(55a)의 형상이나 높이 등을 원하는대로 조절할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10: 기판 20: 전극 패드
30: 솔더레지스트 40: 플럭스
50: 마이크로 솔더볼 50a,55a: 솔더층
55: 프리솔더 56: 제1 프리솔더
57: 제2 프리솔더 100: 리드핀
110: 헤드 120: 접속핀

Claims (3)

  1. 전극 패드를 구비한 기판의 상기 전극 패드 상에 플럭스를 도포하는 단계;
    상기 플럭스가 도포된 상기 전극 패드 상에, 헤드에 프리솔더가 형성된 리드핀을 장착하는 단계; 및
    상기 프리솔더를 리플로우시켜 솔더층을 형성하는 단계;
    를 포함하는 핀 그리드 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 프리솔더는 표면이 둥근 형상을 갖도록 형성되는 핀 그리드 어레이 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 전극 패드 상에 플럭스를 도포하는 단계 이전에,
    상기 전극 패드 상에 상기 리드핀의 헤드에 형성된 프리솔더와 서로 다른 솔더 조성을 갖는 제2 프리솔더를 형성하는 단계;를 더 포함하는 핀 그리드 어레이 기판의 제조방법.
KR1020110111593A 2011-10-28 2011-10-28 핀 그리드 어레이 기판의 제조방법 KR20110133525A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110111593A KR20110133525A (ko) 2011-10-28 2011-10-28 핀 그리드 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110111593A KR20110133525A (ko) 2011-10-28 2011-10-28 핀 그리드 어레이 기판의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084611A Division KR101097488B1 (ko) 2009-09-08 2009-09-08 핀 그리드 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20110133525A true KR20110133525A (ko) 2011-12-13

Family

ID=45501150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111593A KR20110133525A (ko) 2011-10-28 2011-10-28 핀 그리드 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20110133525A (ko)

Similar Documents

Publication Publication Date Title
JP5649805B2 (ja) 半導体装置の製造方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP5692314B2 (ja) バンプ電極、バンプ電極基板及びその製造方法
JP6007796B2 (ja) 回路基板の製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2015220396A (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
KR101097488B1 (ko) 핀 그리드 어레이 기판의 제조방법
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP6784053B2 (ja) 電子装置の製造方法
JP5345814B2 (ja) 実装回路基板及び半導体装置
KR20110133525A (ko) 핀 그리드 어레이 기판의 제조방법
KR20110124741A (ko) 핀 그리드 어레이 기판의 제조방법
JP2015126158A (ja) 有芯構造はんだバンプ及びその製造方法
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6263885B2 (ja) はんだバンプ製造方法
JP2007027701A (ja) 配線基板
JP2009188026A (ja) 電子部品
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP6379342B2 (ja) 半導体装置及びその製造方法
JP2011243746A (ja) 半導体装置の製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2007027700A (ja) 配線基板および配線基板の製造方法
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application