JP6007796B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP6007796B2
JP6007796B2 JP2013001853A JP2013001853A JP6007796B2 JP 6007796 B2 JP6007796 B2 JP 6007796B2 JP 2013001853 A JP2013001853 A JP 2013001853A JP 2013001853 A JP2013001853 A JP 2013001853A JP 6007796 B2 JP6007796 B2 JP 6007796B2
Authority
JP
Japan
Prior art keywords
circuit board
chip
solder
resist
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013001853A
Other languages
English (en)
Other versions
JP2014135354A5 (ja
JP2014135354A (ja
Inventor
浅見　博
浅見　　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013001853A priority Critical patent/JP6007796B2/ja
Priority to TW102143891A priority patent/TWI633812B/zh
Priority to US14/133,074 priority patent/US9918388B2/en
Priority to CN201410001411.2A priority patent/CN103917040B/zh
Publication of JP2014135354A publication Critical patent/JP2014135354A/ja
Publication of JP2014135354A5 publication Critical patent/JP2014135354A5/ja
Application granted granted Critical
Publication of JP6007796B2 publication Critical patent/JP6007796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本技術は、回路基板の製造方法に関し、特に、フリップチップ実装を行う場合に用いて好適な回路基板の製造方法に関する。
従来、LSI等のチップを回路基板に実装する方法の１つとして、フリップチップ実装が用いられている。また、従来、フリップチップ実装の方法の１つとして、回路基板側にはんだバンプを形成し、チップ側の端子と接続する方法が用いられている（例えば、特許文献１、２参照）。回路基板にはんだバンプを形成することにより、チップの端子の先端にはんだバンプを形成する場合と比較して、回路基板のパターンの高さにバラツキが発生しても、チップを回路基板に低荷重で実装することが可能になる。
また、特許文献１、２に記載の発明では、回路基板に形成するはんだバンプの位置や形状の精度を高める工夫がなされている。具体的には、特許文献１では、配線パターン上に他の部分より幅を広くした接続パッドを形成し、接続パッド上にはんだバンプを形成することが提案されている。また、特許文献２では、回路基板のパターンに粘着性皮膜を形成し、そこにはんだ粉末を付着させ、加熱することによりはんだバンプを形成することが提案されている。
特許３４２００７６号公報 特許３３６２０７９号公報
しかしながら、特許文献１、２に記載の発明では、接続パッド又はパターンの形状に合わせてはんだバンプが形成されるため、それらの形状が異なると、はんだバンプの形状にバラツキが生じ、高さが均一にならない。そのため、フリップチップ実装時にチップの端子の一部をはんだバンプに接続することが困難になり、フリップチップ実装により製造される電子部品の品質が低下する。
そこで、本技術は、フリップチップ実装により製造される電子部品の品質を向上させるようにするものである。
本技術の一側面の回路基板の製造方法は、所定のチップが実装される実装領域のパターン及び絶縁膜の表面を平坦化する第１の工程と、前記実装領域をレジストで覆う第２の工程と、前記パターン上の前記チップの各端子が接続される接続位置に合わせて同じ形状の開口を前記レジストにそれぞれ形成する第３の工程と、前記開口より径が小さいはんだ粒子を前記開口に充填する第４の工程と、前記はんだ粒子を溶かし、前記開口内にはんだバンプを形成する第５の工程と、前記レジストを除去し、前記パターン及び前記絶縁膜の表面が平坦化されている前記実装領域を露出する第６の工程とを含む。
前記はんだ粒子の表面がフラックスによりコーティングし、前記第５の工程を窒素雰囲気中で行うようにすることができる。
本技術の一側面においては、所定のチップが実装される実装領域のパターン及び絶縁膜の表面が平坦化され、前記実装領域がレジストで覆われ、前記実装領域に形成されているパターン上の前記チップの各端子が接続される接続位置に合わせて同じ形状の開口が前記レジストにそれぞれ形成され、前記開口より径が小さいはんだ粒子が前記開口に充填され、前記はんだ粒子が溶かされ、前記開口内にはんだバンプが形成され、前記レジストが除去され、前記パターン及び前記絶縁膜の表面が平坦化されている前記実装領域が露出される。
本技術の一側面によれば、回路基板が製造される。また、製造された回路基板を用いることにより、フリップチップ実装により製造される電子部品の品質を向上させることができる。
チップの裏面を模式的に示す図である。 エリア端子又はペリフェラル端子を横から見た図である。 回路基板の構成例を示す模式図である。 回路基板のランド近傍の拡大図である。 回路基板のパッド近傍の拡大図である。 チップと回路基板の接続位置を示す図である。 電子部品の構成例を示す模式図である。 回路基板の製造工程を示す図である。 回路基板の製造工程を示す図である。 前処理工程後の回路基板を上から見た模式図である。 露光・現像工程後の回路基板を上から見た模式図である。 はんだ粒子の断面を示す模式図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本技術を適用した電子部品の実施の形態
２．回路基板の製造方法
３．変形例
＜１．本技術を適用した電子部品の実施の形態＞
まず、図１乃至図７を参照して、本技術を適用した電子部品の一実施の形態について説明する。
［１−１．チップ１００の構成例］
図１は、本技術を適用した電子部品を構成するチップ１００の裏面を模式的に示す図である。なお、図を分かりやすくするために、図中、エリア端子１１１ａ及びペリフェラル端子１１１ｂの符号の図示を一部省略している。
チップ１００の裏面は、中央の正方形のエリア部１００Ａ、及び、その周囲を囲むペリフェラル部１００Ｂの２つの領域に大きく分かれる。
エリア部１００Ａには、エリア端子１１１ａが等間隔に格子状に設けられている。各エリア端子１１１ａ間のピッチは、例えば１３０μｍとされる。
ペリフェラル部１００Ｂには、ペリフェラル端子１１１ｂが、チップ１００の各辺に沿って等間隔に一列に並ぶように設けられている。各ペリフェラル端子１１１ｂのピッチは、例えば１００μｍとされる。
図２は、エリア端子１１１ａ又はペリフェラル端子１１１ｂを横から見た図である。エリア端子１１１ａ及びペリフェラル端子１１１ｂは、同一の形状及び材質の円柱状の金属バンプにより構成される。エリア端子１１１ａ及びペリフェラル端子１１１ｂの径φａは、例えば３０μｍとされ、高さｈは、例えば１５μｍとされる。
なお、以下、エリア端子１１１ａ及びペリフェラル端子１１１ｂを個々に区別する必要がない場合、単に端子１１１と称する。
［１−２．回路基板２００の構成例］
図３は、本技術を適用した電子部品を構成し、チップ１００が実装される回路基板２００の構成例を示している。図３の上の図は、回路基板２００を上から見た模式図であり、下の図は、回路基板２００の断面の模式図である。なお、図を分かりやすくするために、図中、ランド２１２、パッド２１３、はんだバンプ２１４ａ、及び、はんだバンプ２１４ｂの符号の図示を一部省略している。
回路基板２００のチップ１００が実装される実装面は、中央の正方形のエリア部２００Ａ、その周囲を囲むペリフェラル部２００Ｂ、及び、そのさらに外側の周縁部２００Ｃの３つの領域に大きく分類される。なお、エリア部２００Ａは、チップ１００のエリア部１００Ａに対応する領域であり、エリア部１００Ａと同じ面積である。ペリフェラル部２００Ｂは、チップ１００のペリフェラル部１００Ｂに対応する領域であり、ペリフェラル部１００Ｂより広い面積を有する。また、図内の実装面の二点鎖線で示される実装領域２００Ｄに、チップ１００が実装される。従って、実装領域２００Ｄは、チップ１００のサイズとほぼ等しくなる。
エリア部２００Ａには、ベース基板２１１の上に複数の円形のランド２１２が形成されている。各ランド２１２は、それぞれチップ１００の各エリア端子１１１ａの位置に合わせて格子状に並ぶように配置されている。各ランド２１２間のピッチは、例えば１３０μｍとされる。
また、各ランド２１２の表面の中央には、略同じ形状のはんだバンプ２１４ａがそれぞれ形成されており、各はんだバンプ２１４ａは、チップ１００の各エリア端子１１１ａを接続する接続位置に、格子状に並ぶように配置されている。
さらに、ペリフェラル部２００Ｂには、ベース基板２１１の上に複数の矩形のパッド２１３が形成されている。各パッド２１３は、それぞれチップ１００の各ペリフェラル端子１１１ｂの位置に合わせて、ペリフェラル部２００Ｂの各辺に沿って等間隔に平行に並べられている。
また、各パッド２１３の表面のそれぞれ同じ位置に、略同じ形状のはんだバンプ２１４ｂが形成されており、各はんだバンプ２１４ｂは、それぞれチップ１００の各ペリフェラル端子１１１ｂを接続する接続位置に配置されている。
さらに、回路基板２００の実装面のランド２１２及びパッド２１３以外の部分には、絶縁膜２１５が形成されている。また、ランド２１２、パッド２１３、及び、絶縁膜２１５の表面が平坦になるように、平坦化処理が施されている。
さらに、実装面の周縁には、実装領域２００Ｄの少し外側に、実装領域２００Ｄの周囲を囲むようにソルダレジスト２１６が形成されている。そして、各パッド２１３の外周側の端部が、ソルダレジスト２１６により覆われている。
図４は、ランド２１２近傍の拡大図である。具体的には、図４の上の図は、ランド２１２を上から見た模式図であり、下の図はランド２１２付近の断面の模式図である。
ランド２１２の径φｂは、例えば１６０μｍとされる。また、はんだバンプ２１４ａは、略半球状の形状を有しており、その径φｃは、例えば３０μｍとされる。
各ランド２１２の下部にはビアホール２１７が設けられている。そして、各ランド２１２は、ビアホール２１７を介して、ベース基板２１１の裏面に形成されている配線パターン２１８に接続されている。
図５は、パッド２１３近傍の拡大図である。具体的には、図５の上の図は、パッド２１３を上から見た模式図であり、下の図はパッド２１３付近の断面の模式図である。
パッド２１３の長辺のソルダレジスト２１６に覆われていない部分の長さＬは、例えば１３０μｍとされる。パッド２１３の短辺の幅Ｗは、例えば３５μｍとされる。また、はんだバンプ２１４ｂは、ランド２１２のはんだバンプ２１４ａと同様の形状を有しており、その径φｄは、例えば３０μｍとされる。
なお、以下、はんだバンプ２１４ａ及びはんだバンプ２１４ｂを個々に区別する必要がない場合、単に、はんだバンプ２１４と称する。
［１−３．電子部品３００の構成例］
本技術を適用した電子部品３００は、回路基板２００上にチップ１００を実装することにより製造される。
具体的には、図６に示されるように、チップ１００の各端子１１１が、回路基板２００の各はんだバンプ２１４の位置に合わせて、回路基板２００に実装される。これにより、図７に示されるように、チップ１００の各端子１１１と回路基板２００のはんだバンプ２１４が接続される。
このとき、例えば、チップ１００を実装する前に回路基板２００の実装領域２００Ｄにアンダーフィル３１１が塗布され、フリップチップボンダによりチップ１００が回路基板２００に実装される。これにより、チップ１００と回路基板２００の隙間がアンダーフィル３１１により充たされ、封止される。アンダーフィル３１１は、例えば、フラックス機能付の活性化エポキシ樹脂により構成される。
＜２．回路基板２００の製造方法＞
次に、図８乃至図１２を参照して、回路基板２００の製造方法について説明する。
図８及び図９は、回路基板２００の製造工程を示している。なお、図８及び図９では、図をわかりやすくするために、回路基板２００を図３と比べてさらに模式化して示している。また、パッド２１３上のはんだバンプ２１４ｂの形成工程の図示を省略しているが、実際には後述するランド２１２上のはんだバンプ２１４ａと同じ工程により形成される。
（１）前処理工程
まず、ベース基板２１１のランド２１２、パッド２１３、及び、絶縁膜２１５の表面が平坦になるように平坦化処理が行われる。これにより、ランド２１２、パッド２１３、及び、絶縁膜２１５の高さが均一になり、実装領域２００Ｄの表面が平坦になる。
次に、実装領域２００Ｄの少し外側に、実装領域２００Ｄの周囲を囲むように、実装面の周縁にソルダレジスト２１６が形成される。
図１０は、前処理工程が行われた後の回路基板２００を上から見た模式図である。なお、図を分かりやすくするために、図中、ランド２１２及びパッド２１３の符号の図示を一部省略している。
（２）レジスト工程
次に、回路基板２００の実装面全体にレジスト４０１が塗布又はラミネートされる。これにより、実装領域２００Ｄの表面がレジスト４０１により覆われる。なお、レジスト４０１は、例えば感光性樹脂により構成され、その厚さは、例えば３０μｍとされる。
（３）露光・現像工程
次に、露光及び現像を行うことにより、レジスト４０１に開口４０１Ａ及び開口４０１Ｂ（図１１）が形成される。
図１１は、露光・現像工程が行われた後の回路基板２００を上から見た模式図である。なお、図を分かりやすくするために、図中、開口４０１Ａ及び開口４０１Ｂの符号の図示を一部省略している。
開口４０１Ａ及び開口４０１Ｂは、同じ形状の円形の開口であり、その径は例えば３０μｍとされる。これは、はんだバンプ２１４ａ及びはんだバンプ２１４ｂと同じ径である。
開口４０１Ａは、各ランド２１２上のチップ１００の各エリア端子１１１ａが接続される接続位置に合わせて形成される。これにより、各ランド２１２の各エリア端子１１１ａが接続される部分、換言すれば、はんだバンプ２１４ａが形成される部分が露出する。
開口４０１Ｂは、各パッド２１３上のチップ１００の各ペリフェラル端子１１１ｂが接続される接続位置に合わせて形成される。これにより、各パッド２１３の各ペリフェラル端子１１１ｂが接続される部分、換言すれば、はんだバンプ２１４ｂが形成される部分が露出する。
（４）はんだ粒子充填工程
次に、レジスト４０１の開口４０１Ａ及び開口４０１Ｂに、それぞれ略同量の粉状のはんだ粒子が充填される。
図１２は、はんだ粒子４２１の断面を模式的に示している。はんだ粒子４２１は、略球状のはんだ（Sn3Ag0.5Cu）４３１の表面をフラックス（例えば、ロジン）によりコーティングしたものである。はんだ粒子４２１の径は、開口４０１Ａ及び開口４０１Ｂの径より小さく、例えば、はんだ４３１の径は１０μｍとされ、コート４３２の厚みは２μｍとされる。また、はんだ４３１は、常温で固体のモノマーであり、はんだ粒子４２１は、常温でタックフリーである。
（５）リフロー工程
次に、窒素雰囲気中においてリフローが行われる。これにより、回路基板２００全体が加熱され、開口４０１Ａ内及び開口４０１Ｂ内のはんだ粒子４２１が溶け、開口４０１Ａ及び開口４０１Ｂ内において、略同じ形状のはんだバンプ２１４ａ及びはんだバンプ２１４ｂがそれぞれ形成される。
（６）レジスト除去洗浄工程
次に、レジスト４０１が全て除去される。レジスト４０１の除去には、例えば、アミン系剥離液が用いられる。これにより、実装領域２００Ｄが全て露出する。また、はんだ粒子４２１から生じるフラックスの残渣等の洗浄が行われる。
このようして、上述した図３に示される回路基板２００が製造され、回路基板２００の形状が異なるパターン（ランド２１２及びパッド２１３）に略同じ形状のはんだバンプ２１４を形成することができる。また、回路基板２００の実装領域２００Ｄの表面が平坦化されているため、各はんだバンプ２１４の高さを合わせることができる。
さらに、従来のソルダレジストをレーザ加工により開口し、クリームはんだを印刷する方法等と比較して、はんだバンプ２１４を形成する位置の精度が向上し、各はんだバンプ２１４の位置を、チップ１００の各端子１１１の接続位置に正確に合わせることができる。また、従来の方法で発生していたはんだバンプの脱落や、隣接するはんだバンプの短絡等の不良の発生を抑制することができる。
従って、チップ１００を回路基板２００にフリップチップ実装する場合に、チップ１００の各端子１１１と回路基板２００のはんだバンプ２１４を確実に接続することができる。また、低荷重でチップ１００を回路基板２００に実装することができ、ランド２１２の下にビアホール２１７が形成されていても、ベース基板２１１等にダメージを与えることが防止される。その結果、電子部品３００の不良の発生を抑制し、品質を向上させることができる。
＜３．変形例＞
以下、上述した本技術の実施の形態の変形例について説明する。
［３−１．製造工程の変形例］
例えば、回路基板２００の製造時に、水素や蟻酸等で満たされた還元雰囲気中でリフロー工程を行うようにしてもよい。これにより、はんだ粒子の表面をフラックスによりコーティングする必要がなくなる。
［３−２．はんだバンプを形成するパターンの変形例］
また、以上に示した回路基板２００のパターン（ランド２１２及びパッド２１３）の形状は、その一例であり、この例に限定されるものではない。パターンの形状の種類も上述した２種類に限定されるものではなく、１種類、或いは、３種類以上の場合にも本技術を適用することができる。しかも、本技術によれば、回路基板上に露出しているパターンによらずに、略同一形状のはんだバンプを、所定の位置に高精度に形成することができる。
［３−３．端子１１１、はんだバンプ２１４等の形状、寸法の変形例］
さらに、上述したチップ１００の端子１１１、はんだバンプ２１４、レジスト４０１の開口４０１Ａ，４０１Ｂ、及び、はんだ粒子４２１等の形状や寸法は、その一例であり、必要に応じて変更することが可能である。例えば、以上の説明では、チップ１００の端子１１１の径を、はんだバンプ２１４の径と同じにする例を示したが、はんだバンプ２１４の径より大きくしたり、又は、小さくしたりすることが可能である。
また、例えば、本技術は以下のような構成も取ることができる。
（１）
所定のチップが実装される実装領域の表面が平坦化され、かつ、露出しており、
前記実装領域に形成されているパターン上の前記チップの各端子が接続される接続位置にそれぞれ略同じ形状のはんだバンプが形成されている
回路基板。
（２）
前記実装領域の表面を平坦化する第１の工程と、
前記実装領域をレジストで覆う第２の工程と、
前記パターン上の各前記接続位置に合わせて同じ形状の開口を前記レジストにそれぞれ形成する第３の工程と、
前記開口より径が小さいはんだ粒子を前記開口に充填する第４の工程と、
前記はんだ粒子を溶かし、前記開口内に前記はんだバンプを形成する第５の工程と、
前記レジストを除去する第６の工程と
を含む工程により製造される前記（１）に記載の回路基板。
（３）
前記実装領域の周囲を囲むように前記回路基板の実装面の周縁にソルダレジストが形成されている
前記（１）又は（２）に記載の回路基板。
（４）
所定のチップが実装される実装領域の表面を平坦化する第１の工程と、
前記実装領域をレジストで覆う第２の工程と、
前記実装領域に形成されているパターン上の前記チップの各端子が接続される接続位置に合わせて同じ形状の開口を前記レジストにそれぞれ形成する第３の工程と、
前記開口より径が小さいはんだ粒子を前記開口に充填する第４の工程と、
前記はんだ粒子を溶かし、前記開口内にはんだバンプを形成する第５の工程と、
前記レジストを除去する第６の工程と
を含む回路基板の製造方法。
（５）
前記はんだ粒子の表面がフラックスによりコーティングされており、
前記第５の工程を窒素雰囲気中で行う
前記（４）に記載の回路基板の製造方法。
（６）
チップと、
前記チップを実装する回路基板と
を備え、
前記回路基板は、
前記チップが実装される実装領域の表面が平坦化され、かつ、露出しており、
前記実装領域に形成されているパターン上の前記チップの各端子が接続される接続位置にそれぞれ略同じ形状のはんだバンプが形成されている
電子部品。
（７）
前記回路基板は、
前記実装領域の表面を平坦化する第１の工程と、
前記実装領域をレジストで覆う第２の工程と、
前記パターン上の各前記接続位置に合わせて同じ形状の開口を前記レジストにそれぞれ形成する第３の工程と、
前記開口より径が小さいはんだ粒子を前記開口に充填する第４の工程と、
前記はんだ粒子を溶かし、前記開口内に前記はんだバンプを形成する第５の工程と、
前記レジストを除去する第６の工程と
を含む工程により製造される
前記（６）に記載の電子部品。
１００ チップ， １００Ａ エリア部， １００Ｂ ペリフェラル部， １１１ａ エリア端子， １１１ｂ ペリフェラル端子， ２００ 回路基板， ２００Ａ エリア部， ２００Ｂ ペリフェラル部， ２００Ｄ 実装領域， ２１１ ベース基板， ２１２ ランド， ２１３ パッド， ２１４ａ，２１４ｂ はんだバンプ， ２１５ 絶縁膜， ２１６ ソルダレジスト， ３００ 電子部品， ３１１ アンダーフィル， ４０１ レジスト， ４０１Ａ，４０１Ｂ 開口， ４２１ はんだ粒子， ４３１ はんだ， ４３２ コート

Claims (2)

  1. 所定のチップが実装される実装領域のパターン及び絶縁膜の表面を平坦化する第１の工程と、
    前記実装領域をレジストで覆う第２の工程と、
    前記パターン上の前記チップの各端子が接続される接続位置に合わせて同じ形状の開口を前記レジストにそれぞれ形成する第３の工程と、
    前記開口より径が小さいはんだ粒子を前記開口に充填する第４の工程と、
    前記はんだ粒子を溶かし、前記開口内にはんだバンプを形成する第５の工程と、
    前記レジストを除去し、前記パターン及び前記絶縁膜の表面が平坦化されている前記実装領域を露出する第６の工程と
    を含む回路基板の製造方法。
  2. 前記はんだ粒子の表面がフラックスによりコーティングされており、
    前記第５の工程を窒素雰囲気中で行う
    請求項１に記載の回路基板の製造方法。
JP2013001853A 2013-01-09 2013-01-09 回路基板の製造方法 Active JP6007796B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013001853A JP6007796B2 (ja) 2013-01-09 2013-01-09 回路基板の製造方法
TW102143891A TWI633812B (zh) 2013-01-09 2013-11-29 製造一電路基板之方法
US14/133,074 US9918388B2 (en) 2013-01-09 2013-12-18 Circuit substrate, method of manufacturing circuit substrate, and electronic component
CN201410001411.2A CN103917040B (zh) 2013-01-09 2014-01-02 电路基板、电路基板的制造方法和电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001853A JP6007796B2 (ja) 2013-01-09 2013-01-09 回路基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014135354A JP2014135354A (ja) 2014-07-24
JP2014135354A5 JP2014135354A5 (ja) 2015-03-19
JP6007796B2 true JP6007796B2 (ja) 2016-10-12

Family

ID=51042336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001853A Active JP6007796B2 (ja) 2013-01-09 2013-01-09 回路基板の製造方法

Country Status (4)

Country Link
US (1) US9918388B2 (ja)
JP (1) JP6007796B2 (ja)
CN (1) CN103917040B (ja)
TW (1) TWI633812B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733359A (zh) * 2015-03-24 2015-06-24 王春 一种高效、节能金属图形线路速成的ept
US10014268B2 (en) * 2016-03-01 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor chip, semiconductor device and manufacturing process for manufacturing the same
EP3433603B1 (en) 2016-07-19 2020-01-29 HP Indigo B.V. Assessment of primer content on a print substrate
US10643863B2 (en) * 2017-08-24 2020-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
WO2020004510A1 (ja) * 2018-06-26 2020-01-02 日立化成株式会社 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法
CN114420003B (zh) * 2022-01-17 2024-01-02 深圳市思坦科技有限公司 集成式led结构及制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440174A (en) * 1987-08-04 1989-02-10 Taruchin Kk Soldering method
JP3362079B2 (ja) 1993-05-12 2003-01-07 昭和電工株式会社 はんだ粉末定着方法
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP4087876B2 (ja) * 1998-08-10 2008-05-21 富士通株式会社 ハンダバンプの形成方法
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
CN100473259C (zh) * 2004-04-13 2009-03-25 纬创资通股份有限公司 电路板组装方法与结构及用以组装该结构的工装用具
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP5104460B2 (ja) * 2008-03-28 2012-12-19 富士通株式会社 突起電極を有する基板の製造方法
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
JP5658442B2 (ja) * 2009-06-02 2015-01-28 株式会社東芝 電子部品とその製造方法

Also Published As

Publication number Publication date
US20140191382A1 (en) 2014-07-10
US9918388B2 (en) 2018-03-13
JP2014135354A (ja) 2014-07-24
TW201429329A (zh) 2014-07-16
CN103917040A (zh) 2014-07-09
TWI633812B (zh) 2018-08-21
CN103917040B (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
JP6007796B2 (ja) 回路基板の製造方法
TWI496259B (zh) 封裝裝置及其製造方法
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
KR101940237B1 (ko) 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
WO2016107062A1 (zh) 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法
JP6538596B2 (ja) 電子部品の製造方法及び電子部品の製造装置
CN104659002A (zh) 半导体封装件及其制造方法
JP2008252042A (ja) 回路基板、および回路基板の形成方法
JP5320165B2 (ja) 半導体装置
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
US9674952B1 (en) Method of making copper pillar with solder cap
JP2011171427A (ja) 積層型半導体装置
TWI655727B (zh) 封裝基板及包含該封裝基板的覆晶封裝電路
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP3942952B2 (ja) リフロー半田付け方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2009188026A (ja) 電子部品
JP2008140868A (ja) 多層配線基板および半導体装置
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP2007027701A (ja) 配線基板
US8604356B1 (en) Electronic assembly having increased standoff height
TWI613741B (zh) 銲點凸塊製造方法
JP5934057B2 (ja) プリント回路基板
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R151 Written notification of patent or utility model registration

Ref document number: 6007796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250