KR101037744B1 - 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 - Google Patents

전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101037744B1
KR101037744B1 KR1020090104792A KR20090104792A KR101037744B1 KR 101037744 B1 KR101037744 B1 KR 101037744B1 KR 1020090104792 A KR1020090104792 A KR 1020090104792A KR 20090104792 A KR20090104792 A KR 20090104792A KR 101037744 B1 KR101037744 B1 KR 101037744B1
Authority
KR
South Korea
Prior art keywords
chip
bump
conductive
polymer
metal
Prior art date
Application number
KR1020090104792A
Other languages
English (en)
Other versions
KR20110048119A (ko
Inventor
유중돈
김선락
박아영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090104792A priority Critical patent/KR101037744B1/ko
Publication of KR20110048119A publication Critical patent/KR20110048119A/ko
Application granted granted Critical
Publication of KR101037744B1 publication Critical patent/KR101037744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명의 전도성 범프를 갖는 칩은, 표면에 1개 이상의 패드를 갖는 칩과, 패드의 상면에 1개 이상씩 형성되는 제1 전도성 범프를 포함하며, 제1 전도성 범프는 상부가 개방된 금속 범프와, 금속 범프의 외측 둘레를 감싸는 외부 폴리머를 구비하되, 금속 범프의 상단이 외부 폴리머의 상면으로 돌출되어 노출되는 구조를 갖는다. 이 발명은 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있으므로 생산성을 향상시키는 장점이 있다.
전도성 범프, 금속 범프, 내부 폴리머, 외부 폴리머, 웨이퍼

Description

전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법{CHIP COMPRISING CONDUCTIVE BUMP AND ITS FABRICATION METHOD AND ELECTRONIC APPLICATION HAVING THE SAME AND ITS FABRICATION METHOD}
이 발명은 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것이다. 또한, 이 발명은 상기의 전도성 범프를 갖는 칩을 기판에 접합하여 구성한 전자부품 및 그 제조방법에 관한 것이기도 하다.
전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. 전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다.
그러나 전자부품의 패드 사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 ACF의 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다.
ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 폴리머 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 폴리머 범프가 칩의 패드에 고정되면 접합과정에서 폴리머 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다.
미국특허 제5,578,527호의 "Connection construction and method of manufacturing the same", 미국특허 제5,707,902호의 "Composite bump structure and methods of fabrication", 미국특허 제5,508,228호의 "Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and method for forming same", 미국특허 제5,783,465호의 "Compliant bump technology"에는, 칩의 패드에 하나의 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 범프 구조가 개시되어 있다. 그리고, 미국특허 제6,972,490호의 "Bonding structure with compliant bumps"에는 폴리머 범프의 균열을 방지하기 위하여 스토퍼(stopper)를 설치하는 구조가 개시되어 있다. 또한, 기술보고서(Technology News Line, No.24, 2007년 11월)에는 Seiko-Epson사에서 개발한 칩의 패드 주위에 스트립 형상의 전도성 폴리머 범프인 레진 코어드 범프(resin cored bump)를 제조하는 방법에 대해 공개되어 있다.
그러나 상기의 특허문헌 및 기술문헌의 방법들은, 칩의 패드 표면에 ACF와 동일한 구조의 전도성 폴리머 범프를 형성하기 위해, 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 후 전도성 폴리머 범프를 가공하기 때문에 리소그래피와 에칭공정을 여러 번 사용해야 하며, 이로 인하여 제조공정이 복잡하고 생산비용이 증가하는 단점이 있다. 또한, 칩의 패드 또는 패드의 주위에 전도성 폴리머 범프를 형성하기 때문에 정밀도가 높은 가공이 요구되는 단점이 있다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 전도성 범프를 갖는 칩 및 그 제조방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 상기의 전도성 범프를 갖는 칩을 기판에 접합하여 구성하므로, 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 전자부품 및 그 제조방법을 제공하는 데 다른 목적이 있다.
이 발명의 전도성 범프를 갖는 칩의 제조방법은, 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 감광층에 다수의 구멍을 가공하되 전극이 형성된 부위에 구멍을 가공하는 제1 단계와, 감광층과 다수의 구멍의 표면에 금속층을 코팅하는 제2 단계와, 감광층이 상부로 노출되는 위치까지 금속층의 일부분을 기계적인 가공방법으로 제거해 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 금속 범프와 외부 폴리머로 구성되는 다수의 전도성 범프를 형성하는 제3 단계와, 외부 폴리머의 상부 일부분을 제거해 금속 범프의 상단을 외부 폴리머의 상면으로 돌출시키는 제4 단계, 및 절단선을 따라 웨이퍼를 절단함으로써 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 한다.
이 발명은 제2 단계와 제3 단계 사이에서, 금속층이 코팅된 다수의 구멍의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머를 형성하는 단계를 더 포함할 수 있다.
이 발명은 내부 폴리머의 상부 일부분을 제거함으로써 내부 폴리머의 높이가 감광층의 높이보다 낮도록 가공하는 단계를 더 포함할 수 있다.
이 발명의 다수의 구멍은 전극이 형성되지 않는 부위에도 더 형성될 수 있다.
이 발명의 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법일 수 있다.
이 발명의 금속층은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성될 수 있다.
이 발명의 전도성 범프를 갖는 칩은, 표면에 1개 이상의 패드를 갖는 칩과, 패드의 상면에 1개 이상씩 형성되는 제1 전도성 범프를 포함하며, 제1 전도성 범프는 상부가 개방된 금속 범프와, 금속 범프의 외측 둘레를 감싸는 외부 폴리머를 구비하되, 금속 범프의 상단이 외부 폴리머의 상면으로 돌출되어 노출되는 구조를 갖는 것을 특징으로 한다.
이 발명은 패드 이외의 칩의 표면에 형성되는 다수의 제2 전도성 범프를 더 포함할 수 있다.
이 발명은 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮은 구조를 가질 수 있다.
이 발명은 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 내부 폴리머와 외부 폴리머가 동일한 높이를 가질 수 있다.
이 발명은 외부 폴리머의 상면으로 돌출되는 금속 범프의 돌출 길이가 제1 전도성 범프 사이의 간격의 1/2 보다 작은 것이 바람직하다.
이 발명의 전자부품의 제조방법은, 상기와 같이 구성된 전도성 범프를 갖는 칩의 표면 중에서 제1 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와, 제1 전도성 범프가 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 금속 범프의 상단을 휘어지게 변형시켜 패드에 접촉시킴과 더불어 열을 가해 접착제를 경화시켜 칩을 기판에 접합함 으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 한다.
이 발명의 전자부품은, 상기와 같은 전자부품의 제조방법에 의해 제조되는 것을 특징으로 한다.
이 발명은 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있으므로 생산성을 향상시키는 장점이 있다.
또한, 이 발명은 전도성 범프를 전기적으로 절연시키기 위해 그라인딩이나 폴리싱과 같은 기계적인 가공방법을 사용하므로 가공속도가 빠르고 균일한 높이의 범프를 가공할 수 있는 장점이 있다.
또한, 이 발명은 전도성 범프를 갖는 칩을 단지 기판에 접합하여 구성하므로, 전자부품의 접합과정에서 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 장점이 있다.
또한, 이 발명은 전도성 범프에서 돌출된 금속 범프가 열압착 접합시 압력에 의해 휘어짐에 따라 탄성 복원력이 발생하여 금속 범프와 기판의 패드 사이에 접촉이 유지됨과 더불어 접촉 면적을 증가시켜 전기 저항을 감소시키는 장점이 있다.
또한, 이 발명은 전도성 범프의 내부 폴리머와 외부 폴리머가 접합시 탄성 복원력을 증가시키고, 금속 범프의 과도한 변형을 제한하여 전도성 범프가 파괴되는 것을 방지하는 장점이 있다.
또한, 이 발명은 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮도록 가공함에 따라 돌출된 금속 범프가 내부로 휘도록 변형시켜 전기적 단락을 더 효율적으로 방지하는 장점이 있다.
또한, 이 발명은 웨이퍼 레벨(상태)에서 한 번의 리소그래피와 에칭 및 기계적인 가공으로 전도성 범프를 가공하므로 가공비를 절감하는 장점이 있다.
또한, 이 발명은 웨이퍼의 전체 표면에 전도성 범프를 균일한 패턴으로 형성할 경우, 리소그래피에 사용되는 마스크를 칩의 패드 형상이나 분포와 무관하게 공통적으로 활용할 수 있으므로 원가를 절감할 수 있는 장점이 있다.
또한, 이 발명은 전도성 범프를 칩의 패드 부위에 다수개 형성하고 패드 사이의 부위에 형성하지 않을 경우, 전도성 범프 간의 전기적 단락을 더 효율적으로 방지할 수 있는 장점이 있다.
아래에서, 이 발명에 따른 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 이 발명의 한 실시예에 따른 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도로서, 내부 폴리머의 높이가 외부 폴리머의 높이보다 낮은 전도성 범프의 제조 과정을 나타낸 흐름도이고, 도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 범프를 갖는 칩의 개략도이 다.
도 1에 나타낸 바와 같이, 이 실시예에 따른 전도성 범프를 갖는 칩의 제조 과정은 다음과 같다.
제1 단계에서는, 일정 간격으로 다수의 전극(101)이 형성된 웨이퍼(100)의 상면에 감광성 재질로 구성된 감광층(110)을 코팅한 후, 리소그래피와 에칭공정을 이용해 감광층(110)을 식각해 다수의 구멍(120) 패턴을 가공한다. 이때, 다수의 구멍(120)은 전극(101)이 형성되거나 형성되지 않는 부위 및 그 경계라인에 각각 형성되도록 패턴 가공된다. 여기서, 구멍(120)은 원통형 또는 직육면체 등 다양한 형상으로 가공해 사용할 수 있다.
제2 단계에서는, 증착공정 또는 도금공정을 이용해 감광층(110)과 다수의 구멍(120)의 표면에 금속층(130)을 코팅한다. 이때, 금속층(130)은 전기 전도성이 높은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질을 사용하는 것이 바람직하다.
제3 단계에서는, 스핀 코팅이나 스크린 프린팅 또는 스퀴지를 이용해 금속층(130)이 코팅된 다수의 구멍(120)의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머(140)를 형성한다.
제4 단계에서는, 에칭방법을 이용해 내부 폴리머(140)의 일부를 제거함으로써 내부 폴리머(140)의 높이가 감광층(110)의 높이보다 낮도록 가공한다.
제5 단계에서는, 금속층(130)의 상부로부터 일정 깊이 지점, 즉 내부 폴리머(140)가 절단되지 않으면서 감광층(110)이 상부로 노출되는 지점을 가공선(150) 으로 하여, 가공선(150)의 상부에 위치하는 금속층(130)의 일부분을 기계적인 가공방법으로 제거한다. 여기에 사용되는 기계적인 가공방법으로는 그라인딩이나 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법을 사용할 수 있다. 이렇게 함으로써, 웨이퍼(100)의 상면에는 일정 간격을 두고 서로 간에 전기적으로 절연되는 다수의 전도성 범프(160)가 균일하게 형성된다. 여기서, 전도성 범프(160)는 가공선(150)을 따라 금속층(130)의 일부분을 제거함에 따라, 금속층(130)에 의해 형성되는 금속 범프(170)와, 감광층(110)에 의해 형성되는 외부 폴리머(180), 및 금속 범프(170) 내에 채워지는 내부 폴리머(140)로 구성된다.
제6 단계에서는, 에칭방법을 이용해 내부 폴리머(140)와 외부 폴리머(180)의 상부 일부분을 제거해 금속 범프(170)의 상단이 내외부 폴리머(140, 180)의 상면으로 돌출되는 전도성 범프(190)를 형성한다.
제7 단계에서는, 다이싱(dicing) 공정으로 절단선(도시안됨)을 따라 웨이퍼(100)를 절단함으로써 도 2의 (a)와 같은 이 발명에 따른 전도성 범프를 갖는 칩을 각각 제조한다.
이 실시예에 따른 전도성 범프를 갖는 칩의 제조방법은, 상기 제조과정의 일부분을 변경함으로써, 도 2의 (b)와 (c)에 각각 도시된 구조의 전도성 범프를 갖는 칩의 제조가 가능하다.
즉, 도 2의 (b)에 도시된 내부 폴리머가 없는 전도성 범프를 갖는 칩을 제조하려면, 상기의 제조과정 중에서 제3 단계와 제4 단계를 생략하면 된다. 그리고, 도 2의 (c)에 도시된 바와 같이 높이가 동일한 내외부 폴리머가 형성된 전도성 범 프를 갖는 칩을 제조하려면, 상기의 제조과정 중에서 제4 단계를 생략하면 된다.
도 2의 (a)에 도시된 바와 같이, 이 발명에 따른 전도성 범프를 갖는 칩(200)은 그 표면에 적어도 1개 이상의 패드(210)가 형성되어 있다. 패드(210)의 상면에는 다수의 제1 전도성 범프(220)가 형성되어 있고, 패드(210) 이외의 패드(210)에 인접한 칩(200)의 표면에도 다수의 제2 전도성 범프(230)가 균일하게 분포되어 있다.
다수의 제1 전도성 범프(220) 중에서 일부분은 패드(210) 내에 위치하고, 나머지 부분은 패드(210)의 표면과 칩(200)의 표면 간의 경계라인을 덮는 위치에 형성된다. 제1, 제2 전도성 범프(220, 230)는 상부가 개방된 금속 범프(270)와, 금속 범프(270)의 내부에 채워지는 내부 폴리머(240), 및 금속 범프(270)의 외측 둘레를 감싸는 외부 폴리머(280)로 구성된다. 여기서, 제1, 제2 전도성 범프(220, 230)는 금속 범프(270)의 상단이 내외부 폴리머(240, 280)의 상면으로 돌출되어 노출되며, 내부 폴리머(240)의 높이가 외부 폴리머(280)의 높이보다 낮은 구조를 갖는다.
도 2의 (b)에 도시된 제1, 제2 전도성 범프(220a, 230a)는 금속 범프(270a)와 외부 폴리머(280a)로 구성되는 것으로서, 금속 범프(270a)의 내부에는 폴리머를 형성하지 않고 금속 범프(270a)의 상단이 외부 폴리머(280a)의 상면으로 돌출되는 구조를 갖는다.
도 2의 (c)에 도시된 제1, 제2 전도성 범프(220b, 230b)는 금속 범프(270b)의 내외부에 각각 위치하는 내부 폴리머(240b)와 외부 폴리머(280b)가 동일한 높이 를 갖는 것으로서, 금속 범프(270b)의 상단이 내외부 폴리머(240b, 280b)의 상면으로 돌출되어 노출되는 구조를 갖는다.
이 실시예의 전도성 범프는 칩의 전체 표면에 균일한 패턴으로 형성되고, 칩의 패드에 다수의 전도성 범프가 형성된다. 이 실시예의 금속 범프의 재질로는 전기 전도성이 높은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질을 사용하고, 내부 폴리머와 외부 폴리머의 재질로는 감광성 재질을 사용한다.
이 발명에서는, 전도성 범프를 칩의 표면에 균일한 패턴 또는 특정한 패턴으로 형성할 수 있다. 따라서, 전도성 범프의 패턴이 균일하면 리소그래피 공정에 사용되는 마스크를 1개만 제작하여 공통적으로 사용하면 되므로 생산비를 감소시킬 수 있는 장점이 있다. 한편, 전도성 범프의 패턴이 특정한 경우에는 다수의 전도성 범프를 칩의 패드 부위에만 형성하고 패드 사이의 부위에는 형성하지 않을 수 있다. 이 경우에는 패드 사이에 전도성 범프가 존재하지 않는 부위가 형성되어 전기적 단락을 방지할 수 있는 장점이 있지만, 칩의 패드 형상에 따라 마스크를 제작해야 하고 정밀한 정렬 장비가 필요하기 때문에 생산비가 증가하는 단점이 있다.
도 3은 도 2의 (a)에 도시된 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며, 도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
도 2 및 도 3에 나타낸 바와 같이, 먼저 칩(200) 및/또는 기판(300)의 표면에 접착제(310)를 코팅한다. 이때, 접착제(310)는 칩(200)의 표면 중에서 다수의 제1, 제2 전도성 범프(220, 230)가 형성된 표면에 코팅하거나, 기판(300)의 표면 중에서 패드(320)가 형성된 표면에 코팅한다. 여기에 사용되는 접착제(310)는 절연성 재질로서 포토레지스트(photoresist) 계통의 접착제를 사용하는 것이 바람직하다.
그런 다음, 칩(200)을 기판(300)의 상면에 위치시키고 압력을 가해, 칩(200)의 제1, 제2 전도성 범프(220, 230)를 기판(300)의 패드(320) 및 기판(300)의 표면에 밀착시킨 상태에서, 열을 가해 접착제(310)를 경화시킴으로써 칩(200)이 기판(300)에 접합된다.
그러면, 칩(200)의 제1 전도성 범프(220)는 가해진 압력에 의해 기판(300)의 표면으로 돌출된 패드(320)와 밀착되어 변형되면서 전기적 통로 역할을 한다. 즉, 금속 범프(270)의 상단이 변형되어 휘어지면서 탄성 복원력을 발생시켜 금속 범프(270)와 기판(300)의 패드(320) 사이에 접촉을 유지시킴과 더불어, 기판(300)의 패드(320)와 접촉 면적이 증가하여 전기 저항을 감소시킨다. 한편, 제1 전도성 범프(220)의 내부 폴리머(240)와 외부 폴리머(280)는 금속 범프(270)가 과도하게 변형되는 것을 방지하고, 접합 완료 후에 금속 범프(270)의 탄성 복원력을 증가시키는 역할을 한다.
이 실시예에 따른 열압착 방법을 이용한 접합과정을 수행함에 있어서, 전도성 범프 사이에 전기적 단락이 발생할 수 있다. 따라서, 전기적 단락을 방지하기 위해 외부 폴리머(280)의 상단으로 돌출되는 금속 범프(270)의 돌출 길이(L)가 제1 전도성 범프(220) 사이의 간격(G)의 1/2 보다 작도록 가공하는 것이 바람직하다. 한편, 기판(300)의 패드(320) 또는 칩(200)의 패드(210)를 1~2㎛ 높이의 금속 범프 로 가공하면, 제1 전도성 범프(220)는 칩(200)과 기판(300)의 돌출된 패드(210, 320) 사이에 선택적으로 접촉하는 장점이 있다. 또한, 내부 폴리머(240)의 높이가 외부 폴리머(280)의 높이보다 낮도록 가공하면 돌출된 금속 범프(270)가 내부로 휘어지도록 변형되므로 전기적 단락을 더 효율적으로 방지할 수 있다.
이렇게 칩(200)을 기판(300)에 접합하면, 제1 전도성 범프(220)를 매개로 칩(200)의 패드(210)와 기판(300)의 패드(320)는 전기적으로 연결되지만, 그 이외의 부분은 절연성 재질의 접착제(310)에 의해 절연된다. 이렇게 함으로써 도 4와 같은 이 발명에 따른 전자부품(400)이 제조된다.
이상에서 이 발명의 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 이 발명의 한 실시예에 따른 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고,
도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 범프를 갖는 칩의 개략도이고,
도 3은 도 2의 (a)에 도시된 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며,
도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
200 : 칩 210 : 패드
220 : 제1 전도성 범프 230 : 제2 전도성 범프
240 : 내부 폴리머 270 : 금속 범프
280 : 외부 폴리머

Claims (13)

  1. 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 상기 감광층에 다수의 구멍을 가공하되 상기 전극이 형성된 부위에 상기 구멍을 가공하는 제1 단계와,
    상기 감광층과 상기 다수의 구멍의 표면에 금속층을 코팅하는 제2 단계와,
    상기 감광층이 상부로 노출되는 위치까지 상기 금속층의 일부분을 기계적인 가공방법으로 제거해 상기 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 금속 범프와 외부 폴리머로 구성되는 다수의 전도성 범프를 형성하는 제3 단계와,
    상기 외부 폴리머의 상부 일부분을 제거해 상기 금속 범프의 상단을 상기 외부 폴리머의 상면으로 돌출시키는 제4 단계, 및
    절단선을 따라 상기 웨이퍼를 절단함으로써 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.
  2. 청구항 1에 있어서,
    상기 제2 단계와 상기 제3 단계 사이에서, 상기 금속층이 코팅된 상기 다수의 구멍의 내부에 감광성 재질의 폴리머를 채우고 경화시켜 내부 폴리머를 형성하는 단계를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.
  3. 청구항 2에 있어서,
    상기 내부 폴리머의 상부 일부분을 제거함으로써 상기 내부 폴리머의 높이가 상기 감광층의 높이보다 낮도록 가공하는 단계를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.
  4. 청구항 1에 있어서,
    상기 다수의 구멍은 상기 전극이 형성되지 않는 부위에도 더 형성되는 것을 특징으로 전도성 범프를 갖는 칩의 제조방법.
  5. 청구항 1에 있어서,
    상기 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법인 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.
  6. 청구항 1에 있어서,
    상기 금속층은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성되는 것을 특징으로 하는 전도성 범프를 갖는 칩의 제조방법.
  7. 표면에 1개 이상의 패드를 갖는 칩과,
    상기 패드의 상면에 1개 이상씩 형성되는 제1 전도성 범프를 포함하며,
    상기 제1 전도성 범프는 상부가 개방된 금속 범프와, 상기 금속 범프의 외측 둘레를 감싸는 외부 폴리머를 구비하되,
    상기 금속 범프의 상단이 상기 외부 폴리머의 상면으로 돌출되어 노출되는 구조를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩.
  8. 청구항 7에 있어서,
    상기 패드 이외의 상기 칩의 표면에 형성되는 다수의 제2 전도성 범프를 더 포함하는 것을 특징으로 하는 전도성 범프를 갖는 칩.
  9. 청구항 8에 있어서,
    상기 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 상기 내부 폴리머의 높이가 상기 외부 폴리머의 높이보다 낮은 구조를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩.
  10. 청구항 8에 있어서,
    상기 금속 범프의 내부에 채워지는 내부 폴리머를 더 포함하며, 상기 내부 폴리머와 상기 외부 폴리머가 동일한 높이를 갖는 것을 특징으로 하는 전도성 범프를 갖는 칩.
  11. 청구항 8에 있어서,
    상기 외부 폴리머의 상면으로 돌출되는 상기 금속 범프의 돌출 길이가 상기 제1 전도성 범프 사이의 간격의 1/2 보다 작은 것을 특징으로 하는 전도성 범프를 갖는 칩.
  12. 청구항 7 내지 청구항 11 중 어느 한 항에 기재된 전도성 범프를 갖는 칩의 표면 중에서 상기 제1 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와,
    상기 제1 전도성 범프가 상기 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 상기 금속 범프의 상단을 휘어지게 변형시켜 상기 패드에 접촉시킴과 더불어 열을 가해 상기 접착제를 경화시켜 상기 칩을 상기 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 하는 전자부품의 제조방법.
  13. 청구항 12에 기재된 전자부품의 제조방법에 의해 제조된 것을 특징으로 하는 전자부품.
KR1020090104792A 2009-11-02 2009-11-02 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 KR101037744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104792A KR101037744B1 (ko) 2009-11-02 2009-11-02 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104792A KR101037744B1 (ko) 2009-11-02 2009-11-02 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110048119A KR20110048119A (ko) 2011-05-11
KR101037744B1 true KR101037744B1 (ko) 2011-05-27

Family

ID=44239323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104792A KR101037744B1 (ko) 2009-11-02 2009-11-02 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101037744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192812B2 (en) 2016-08-24 2019-01-29 Samsung Display Co., Ltd. Polymer layer on metal core for plurality of bumps connected to conductive pads

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067155B1 (ko) 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192812B2 (en) 2016-08-24 2019-01-29 Samsung Display Co., Ltd. Polymer layer on metal core for plurality of bumps connected to conductive pads

Also Published As

Publication number Publication date
KR20110048119A (ko) 2011-05-11

Similar Documents

Publication Publication Date Title
TW554453B (en) Semiconductor device and method of manufacturing the same
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US11742310B2 (en) Method of manufacturing semiconductor device
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP6467775B2 (ja) 部品内蔵基板の製造方法
JP7357243B2 (ja) 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2007317857A (ja) 半導体装置及びその製造方法
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
KR101023950B1 (ko) 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
KR20080047280A (ko) 반도체 장치 및 그 제조 방법
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JPH11111761A (ja) 半導体チップ部品の実装体
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2007287901A (ja) 半導体装置およびその製造方法
KR101865873B1 (ko) 반도체 패키지 기판의 제조 방법
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2002009110A (ja) 半導体装置
TW530394B (en) Electrical device with metal plugs and method for making the same
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee