KR101023950B1 - 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 - Google Patents

전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101023950B1
KR101023950B1 KR1020090067953A KR20090067953A KR101023950B1 KR 101023950 B1 KR101023950 B1 KR 101023950B1 KR 1020090067953 A KR1020090067953 A KR 1020090067953A KR 20090067953 A KR20090067953 A KR 20090067953A KR 101023950 B1 KR101023950 B1 KR 101023950B1
Authority
KR
South Korea
Prior art keywords
conductive polymer
chip
electrode
manufacturing
bumps
Prior art date
Application number
KR1020090067953A
Other languages
English (en)
Other versions
KR20110010402A (ko
Inventor
유중돈
김선락
박아영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090067953A priority Critical patent/KR101023950B1/ko
Publication of KR20110010402A publication Critical patent/KR20110010402A/ko
Application granted granted Critical
Publication of KR101023950B1 publication Critical patent/KR101023950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명의 전도성 폴리머 범프를 갖는 칩은, 표면에 1개 이상의 전극을 갖는 칩과, 전극의 상면에 1개 이상씩 형성되는 제1 전도성 폴리머 범프, 및 전극에 인접한 칩의 표면에 형성되는 다수의 제2 전도성 폴리머 범프를 포함하며, 제1, 제2 전도성 폴리머 범프는 내부에 채워지는 코어 폴리머와, 코어 폴리머의 표면에 코팅되어 하면이 전극 또는 칩에 접촉 고정되고 그 이외의 부분이 외부로 노출되는 금속층으로 구성된다. 이 발명은 웨이퍼 레벨(상태)에서 웨이퍼의 상면에 전도성 폴리머 범프를 형성한 후 절단하여 제조하므로 전기 전도도가 균일하고 생산성이 높은 장점이 있다.
전도성 폴리머 범프, 웨이퍼, 코어 폴리머, 전자부품

Description

전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법{CHIP COMPRISING CONDUCTIVE POLYMER BUMP AND ITS FABRICATION METHOD AND ELECTRONIC APPLICATION HAVING THE SAME AND ITS FABRICATION METHOD}
이 발명은 전도성 폴리머 범프를 갖는 칩 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 한 번의 리소그래피와 에칭방법 및 기계적인 가공방법을 이용해 칩의 전체 표면에 미세한 전도성 폴리머 범프를 균일하게 갖도록 한 칩 및 그 제조방법에 관한 것이다. 또한, 이 발명은 상기의 전도성 폴리머 범프를 갖는 칩을 기판에 접합하여 구성한 전자부품 및 그 제조방법에 관한 것이기도 하다.
전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. 전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품의 전극과 기판의 전극패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제 를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다.
그러나 전자부품의 전극사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 전극 간에 전기적 단락이 발생하거나, 전극에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다.
ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 폴리머 범프를 칩의 전극에 고정시키는 방법들이 제안되었으며, 이와 같은 방법을 사용하면 폴리머 범프가 칩의 전극에 고정되어 있으므로 접합과정에서 폴리머 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다.
미국특허 제5,578,527호, 제5,707,902호, 제5,508,228호 및 제5,783,465호에는 칩의 전극위에 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 다양한 구조가 개시되어 있다. 그리고, 미국특허 제6,972,490호에는 폴리머 범프의 균열을 방지하기 위하여 스토퍼(stopper)를 설치하는 구조가 개시되어 있다. 또한, 기술보고서(Technology News Line, No.24, 2007년 11월)에는 Seiko-Epson사에서 개발한 칩의 전극 주위에 스트립 형상의 전도성 폴리머 범프인 레진 코어드 범프(resin cored bump)를 제조하는 방법에 대해 공개되어 있다.
그러나 상기의 특허문헌 및 기술문헌의 방법들은, 칩의 전극 표면에 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 후 전도성 범프를 가공하 기 때문에 리소그래피와 에칭공정을 여러 번 사용해야 하며, 이로 인하여 제조공정이 복잡하고 생산비용이 증가하는 단점이 있다. 또한, 칩의 전극 또는 전극의 주위에 전도성 폴리머 범프를 형성하기 때문에 정밀도가 높은 가공이 요구되는 단점이 있다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼 레벨(상태)에서 한 번의 리소그래피와 에칭방법 및 기계적인 가공방법을 이용해 칩의 전체 표면에 미세한 전도성 폴리머 범프를 균일하게 형성하므로, 그 가공 공정이 단순해 생산성을 향상시킬 수 있는 전도성 폴리머 범프를 갖는 칩 및 그 제조방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 상기의 전도성 폴리머 범프를 갖는 칩을 기판에 접합하여 구성하므로, 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 전자부품 및 그 제조방법을 제공하는 데 다른 목적이 있다.
이 발명의 전도성 폴리머 범프를 갖는 칩의 제조방법은, 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 감광층에 다수의 구멍을 가공하되 전극이 형성된 부위에 구멍을 가공하는 단계와, 감광층과 다수의 구멍의 표면에 제 1 금속층을 코팅하는 단계와, 다수의 구멍의 내부에 액상의 폴리머를 채우고 경화시켜 코어 폴리머를 형성하는 단계와, 코어 폴리머의 표면과 제1 금속층의 표면에 제2 금속층을 코팅하는 단계와, 감광층이 상부로 노출되는 위치까지 제2 금속층의 일부분을 기계적인 가공방법으로 제거해 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 다수의 전도성 폴리머 범프를 형성하는 단계와, 다수의 전도성 폴리머 범프 사이에 위치하는 감광층의 일부 또는 전체를 제거해 다수의 전도성 폴리머 범프를 웨이퍼의 상면으로 돌출시키는 단계, 및 절단선을 따라 웨이퍼를 절단함으로써 전도성 폴리머 범프를 갖는 칩을 제조하는 단계를 포함하는 것을 특징으로 한다.
이 발명의 전도성 폴리머 범프를 갖는 칩은, 표면에 1개 이상의 전극을 갖는 칩과, 전극의 상면에 1개 이상씩 형성되는 제1 전도성 폴리머 범프, 및 전극에 인접한 칩의 표면에 형성되는 다수의 제2 전도성 폴리머 범프를 포함하며, 제1, 제2 전도성 폴리머 범프는 내부에 채워지는 코어 폴리머와, 코어 폴리머의 표면에 코팅되어 하면이 전극 또는 칩에 접촉 고정되고 그 이외의 부분이 외부로 노출되는 금속층으로 구성되는 것을 특징으로 한다.
이 발명의 전자부품의 제조방법은, 상기와 같은 전도성 폴리머 범프를 갖는 칩의 표면 중에서 제1, 제2 전도성 폴리머 범프가 형성된 표면이나 기판의 표면 중에서 전극패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와, 제1 전도성 폴리머 범프가 전극패드에 접촉하고 제2 전도성 폴리머 범프가 칩의 표면에 접촉하도록 위치시킨 상태에서 압력과 열을 가해 접착제를 경화시켜 칩을 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 한다.
이 발명의 전자부품은 상기와 같은 전자부품의 제조방법에 의해 제조된 것을 특징으로 한다.
이 발명은 웨이퍼 레벨(상태)에서 한 번의 리소그래피와 에칭방법 및 기계적인 가공방법을 이용해 칩의 전체 표면에 미세한 전도성 폴리머 범프를 균일하게 형성하므로, 그 가공 공정이 단순해 생산성을 향상시킬 수 있는 장점이 있다.
또한, 이 발명은 전도성 폴리머 범프를 전기적으로 절연시키기 위해 기계적인 가공방법을 사용하므로 가공속도가 빠르고 균일한 높이의 범프를 가공할 수 있는 장점이 있다.
또한, 이 발명은 전도성 폴리머 범프를 갖는 칩을 단지 기판에 접합하여 구성하므로, 전자부품의 접합과정에서 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 장점이 있다.
또한, 이 발명은 전도성 폴리머 범프를 웨이퍼 레벨(상태)에서 가공하므로 생산성이 높고, 웨이퍼의 전체 표면에 전도성 폴리머 범프를 균일한 패턴으로 형성시키기 때문에 리소그래피에 사용되는 마스크를 공통적으로 활용할 수 있으므로 원가를 절감할 수 있는 장점이 있다.
또한, 이 발명은 전도성 폴리머 범프들 중에서 칩의 전극 이외의 부분에 형성된 범프를 이용해, 칩에서 발생하는 열을 기판으로 전달하여 칩을 냉각시키고, 열압착 접합공정시 과다한 압력으로 의한 전도성 폴리머 범프의 파괴를 방지할 수 있는 장점이 있다.
아래에서, 이 발명에 따른 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 이 발명의 한 실시예에 따른 전도성 폴리머 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고, 도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 폴리머 범프를 갖는 칩의 개략도이다.
도 1에 나타낸 바와 같이, 이 실시예에 따른 전도성 폴리머 범프를 갖는 칩의 제조 과정은 다음과 같다.
제1 단계에서는, 일정 간격으로 다수의 전극(101)이 형성된 웨이퍼(100)의 상면에 감광층(110)을 코팅한 후, 리소그래피와 에칭공정을 이용해 감광층(110)을 식각해 다수의 구멍(120) 패턴을 가공한다. 이때, 다수의 구멍(120)은 전극(101)이 형성되거나 형성되지 않는 부위 및 그 경계라인에 각각 형성되도록 패턴 가공된다. 여기서, 구멍(120)은 반구형 또는 원통형 또는 직육면체 형상으로 가공해 사용할 수 있다.
제2 단계에서는, 증착공정 또는 도금공정을 이용해 감광층(110)과 다수의 구멍(120)의 표면에 제1 금속층(130)을 코팅한 후, 스크린 프린팅 또는 스퀴지를 이용해 제1 금속층(130)이 코팅된 다수의 구멍(120)의 내부에 액상의 폴리머를 채우 고 경화시켜 코어 폴리머(140)를 형성한다. 이때, 제1 금속층(130)은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 등과 같이 전기 전도성이 높은 금속을 사용하는 것이 바람직하다. 제2 단계에서, 다수의 구멍(120)의 내부에 채워진 액상의 폴리머를 경화시키면, 폴리머 내에 포함된 솔벤트 성분이 증발하면서 코어 폴리머(140)의 부피가 감소하기 때문에, 코어 폴리머(140)의 상단과 제1 금속층(130)의 상단 간에 높이 차이가 발생한다.
제3 단계에서는, 증착공정 또는 도금공정을 이용해 코어 폴리머(140)의 표면과 제1 금속층(130)의 표면에 제2 금속층(150)을 추가적으로 코팅한다. 그러면, 코어 폴리머(140)의 상단과 제1 금속층(130)의 상단 간의 높이 차이로 인해, 제2 금속층(150)은 울퉁불퉁한 요철 형태로 코팅된다. 코어 폴리머(140)의 재질, 즉 액상의 폴리머로는 특별한 제한이 없으나, 열가소성, 열경화성 또는 광경화성 폴리머 재질을 사용할 수 있다. 또한, 액상의 폴리머 내에 미세한 전도성 분말을 포함시킴으로써 전기 전도도를 증가시킬 수도 있다. 제2 금속층(150)은 제1 금속층(130)과 동일한 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성할 수 있다.
제4 단계에서는, 제2 금속층(150)의 상부로부터 일정 깊이 지점, 즉 감광층(110)이 상부로 노출되는 지점을 가공선(160)으로 하여, 가공선(160)의 상부에 위치하는 제2 금속층(150)의 일부분을 기계적인 가공방법으로 제거한다. 여기에 사용되는 기계적인 가공방법으로는 그라인딩이나 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법을 사용할 수 있다. 이렇게 함으로써, 웨 이퍼(100)의 상면에는 일정 간격을 두고 서로 간에 전기적으로 절연되는 다수의 전도성 폴리머 범프(170)가 균일하게 형성된다.
제5 단계에서는, 에칭방법을 이용해 전도성 폴리머 범프(170)들 사이에 위치하는 감광층(110)의 일부 또는 전체를 제거해, 전도성 폴리머 범프(170)를 웨이퍼(100)의 상면으로 돌출시킴으로써 다수의 전도성 폴리머 범프(170)가 균일하게 형성된 웨이퍼를 제조한 후, 다이싱 공정으로 절단선(180)을 따라 웨이퍼를 절단함으로써 도 2와 같은 이 발명에 따른 전도성 폴리머 범프를 갖는 칩을 각각 제조한다.
도 2에 도시된 바와 같이, 이 발명에 따른 전도성 폴리머 범프를 갖는 칩(200)은 그 표면에 적어도 1개 이상의 전극(210)이 형성되어 있다. 전극(210)의 상면에는 다수의 제1 전도성 폴리머 범프(220)가 형성되어 있고, 전극(210) 이외의 전극(210)에 인접한 칩(200)의 표면에도 다수의 제2 전도성 폴리머 범프(230)가 균일하게 분포되어 있다. 한편, 제1, 제2 전도성 폴리머 범프(220, 230)는 그 높이가 10㎛ 보다 작고, 폭이 칩(200)의 전극(210) 사이의 최소 간격보다 작아 전극(210) 간에 단락이 발생하지 않도록 하는 것이 바람직하다.
다수의 제1 전도성 폴리머 범프(220) 중에서 일부분은 전극(210) 내에 위치하고, 나머지 부분은 전극(210)의 표면과 칩(200)의 표면 간의 경계라인을 덮는 위치에 형성된다. 제1, 제2 전도성 폴리머 범프(120, 130)는 내부에 코어 폴리머(240)가 채워져 있고 코어 폴리머(240)의 표면에 금속층(250)이 코팅된 구조를 갖는다. 따라서, 금속층(250)은 그 하면이 전극(210) 및/또는 칩(200)에 접촉 고 정되고 그 이외의 부분이 외부로 노출되는 형태를 갖는다.
도 3은 도 2에 도시된 전도성 폴리머 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며, 도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
도 2 및 도 3에 나타낸 바와 같이, 먼저 칩(200) 및/또는 기판(300)의 표면에 접착제(310)를 코팅한다. 이때, 접착제(310)는 칩(200)의 표면 중에서 다수의 제1, 제2 전도성 폴리머 범프(220, 230)가 형성된 표면에 코팅하거나, 기판(300)의 표면 중에서 전극패드(320)가 형성된 표면에 코팅한다. 여기에 사용되는 접착제(310)는 절연성 재질로서 포토레지스트(photoresist) 계통의 접착제를 사용하는 것이 바람직하다.
그런 다음, 칩(200)을 기판(300)의 상면에 위치시키고 압력을 가해, 칩(200)의 제1, 제2 전도성 폴리머 범프(220, 230)를 기판(300)의 전극패드(320) 및 기판(300)의 표면에 밀착시킨 상태에서, 열을 가해 접착제(310)를 경화시킴으로써 칩(200)이 기판(300)에 접합된다.
그러면, 칩(200)의 제1 전도성 폴리머 범프(220)는 가해진 압력에 의해 기판(300)의 표면으로 돌출된 전극패드(320)와 밀착되어 변형되면서 전기적 통로 역할을 한다. 그리고, 칩(200)의 제2 전도성 폴리머 범프(230)는 기판(300)의 표면과 접촉함에 따라, 칩(200)에서 발생하는 열을 기판(300)에 전달하여 칩을 냉각시키고, 접합과정에서 과도한 압력으로 인해 제1 전도성 폴리머 범프(220)가 파괴되는 것을 방지하는 역할을 한다. 이렇게 칩(200)을 기판(300)에 접합하면, 제1 전 도성 폴리머 범프(220)를 매개로 칩(200)의 전극(210)과 기판(300)의 전극패드(320)는 전기적으로 연결되지만, 그 이외의 부분은 절연성 재질의 접착제(310)에 의해 절연된다. 이렇게 함으로써 도 4와 같은 이 발명에 따른 전자부품(400)이 제조된다.
한편, 열과 압력을 가해 칩(200)을 기판(300)에 접합에 있어서, 초음파를 더 인가함으로써 접착제(310)의 경화를 촉진시켜 접합시간을 단축시킬 수도 있다.
이상에서 이 발명의 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 이 발명의 한 실시예에 따른 전도성 폴리머 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고,
도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 전도성 폴리머 범프를 갖는 칩의 개략도이고,
도 3은 도 2에 도시된 전도성 폴리머 범프를 갖는 칩을 구비한 전자부품의 제조과정을 도시한 개략도이며,
도 4는 도 3의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
200 : 칩 210 : 전극
220 : 제1 전도성 폴리머 범프 230 : 제2 전도성 폴리머 범프
240 : 코어 폴리머 250 : 금속층

Claims (12)

  1. 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 상기 감광층에 다수의 구멍을 가공하되 상기 전극이 형성된 부위에 상기 구멍을 가공하는 단계와,
    상기 감광층과 상기 다수의 구멍의 표면에 제1 금속층을 코팅하는 단계와,
    상기 다수의 구멍의 내부에 액상의 폴리머를 채우고 경화시켜 코어 폴리머를 형성하는 단계와,
    상기 코어 폴리머의 표면과 상기 제1 금속층의 표면에 제2 금속층을 코팅하는 단계와,
    상기 감광층이 상부로 노출되는 위치까지 상기 제2 금속층의 일부분을 기계적인 가공방법으로 제거해 상기 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 다수의 전도성 폴리머 범프를 형성하는 단계와,
    상기 다수의 전도성 폴리머 범프 사이에 위치하는 상기 감광층의 일부 또는 전체를 제거해 상기 다수의 전도성 폴리머 범프를 상기 웨이퍼의 상면으로 돌출시키는 단계, 및
    절단선을 따라 상기 웨이퍼를 절단함으로써 전도성 폴리머 범프를 갖는 칩을 제조하는 단계를 포함하는 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  2. 청구항 1에 있어서,
    상기 다수의 구멍은 상기 전극이 형성되지 않는 부위에도 더 형성되는 것을 특징으로 전도성 폴리머 범프를 갖는 칩의 제조방법.
  3. 청구항 2에 있어서,
    상기 다수의 구멍은 리소그래피와 에칭공정을 이용해 상기 감광층을 식각해 가공하는 것을 특징으로 전도성 폴리머 범프를 갖는 칩의 제조방법.
  4. 청구항 2에 있어서,
    상기 구멍은 반구형, 원통형 또는 직육면체 형상을 갖는 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  5. 청구항 1에 있어서,
    상기 제2 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법인 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  6. 청구항 1에 있어서,
    상기 액상의 폴리머는 열가소성, 열경화성 또는 광경화성 폴리머인 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  7. 청구항 6에 있어서,
    상기 액상의 폴리머에는 미세한 전도성 분말이 더 포함되는 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  8. 청구항 1에 있어서,
    상기 제1, 제2 금속층은 구리, 금, 은, 알루미늄, 니켈, 주석 또는 이들의 합금 재질로 구성되는 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩의 제조방법.
  9. 표면에 1개 이상의 전극을 갖는 칩과,
    상기 전극의 상면에 1개 이상씩 형성되는 제1 전도성 폴리머 범프, 및
    상기 전극에 인접한 상기 칩의 표면에 형성되는 다수의 제2 전도성 폴리머 범프를 포함하며,
    상기 제1, 제2 전도성 폴리머 범프는 내부에 채워지는 코어 폴리머와, 상기 코어 폴리머의 표면에 코팅되어 하면이 상기 전극 또는 상기 칩에 접촉 고정되고 그 이외의 부분이 외부로 노출되는 금속층으로 구성되는 것을 특징으로 하는 전도성 폴리머 범프를 갖는 칩.
  10. 청구항 9에 기재된 전도성 폴리머 범프를 갖는 칩의 표면 중에서 상기 제1, 제2 전도성 폴리머 범프가 형성된 표면이나 기판의 표면 중에서 전극패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와,
    상기 제1 전도성 폴리머 범프가 상기 전극패드에 접촉하고 상기 제2 전도성 폴리머 범프가 상기 칩의 표면에 접촉하도록 위치시킨 상태에서 압력과 열을 가해 상기 접착제를 경화시켜 상기 칩을 상기 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 하는 전자부품의 제조방법.
  11. 청구항 10에 있어서,
    상기 칩을 상기 기판에 접합하기 위해 압력과 열을 가함에 있어서 초음파를 더 인가해 상기 접착제의 경화를 촉진시키는 것을 특징으로 하는 전자부품의 제조방법.
  12. 청구항 10 또는 청구항 11에 기재된 전자부품의 제조방법에 의해 제조된 것을 특징으로 하는 전자부품.
KR1020090067953A 2009-07-24 2009-07-24 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 KR101023950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090067953A KR101023950B1 (ko) 2009-07-24 2009-07-24 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067953A KR101023950B1 (ko) 2009-07-24 2009-07-24 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110010402A KR20110010402A (ko) 2011-02-01
KR101023950B1 true KR101023950B1 (ko) 2011-03-28

Family

ID=43770948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067953A KR101023950B1 (ko) 2009-07-24 2009-07-24 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101023950B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010077C2 (en) * 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073632A (ko) * 1999-05-13 2000-12-05 권명택 반도체 패키지의 솔더 볼 또는 솔더 범프, 솔더 바 및 이를 이용한 반도체 패키지
KR20050038500A (ko) * 2003-10-22 2005-04-27 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073632A (ko) * 1999-05-13 2000-12-05 권명택 반도체 패키지의 솔더 볼 또는 솔더 범프, 솔더 바 및 이를 이용한 반도체 패키지
KR20050038500A (ko) * 2003-10-22 2005-04-27 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조

Also Published As

Publication number Publication date
KR20110010402A (ko) 2011-02-01

Similar Documents

Publication Publication Date Title
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
JP2009182201A (ja) 半導体装置およびその製造方法
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
US11742310B2 (en) Method of manufacturing semiconductor device
JP2009529244A (ja) 基板内に形成されたビアを平坦化する方法
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
US10129980B2 (en) Circuit board and electronic component device
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
JP2013214558A (ja) 配線基板およびその製造方法、並びに半導体装置およびその製造方法
CN108701660B (zh) 半导体封装衬底及其制造方法
KR101023950B1 (ko) 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP2009182202A (ja) 半導体装置の製造方法
JP2015170814A (ja) 部品内蔵基板及びその製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP2007317857A (ja) 半導体装置及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JPH11111761A (ja) 半導体チップ部品の実装体
JP6216157B2 (ja) 電子部品装置及びその製造方法
KR101865873B1 (ko) 반도체 패키지 기판의 제조 방법
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005223067A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee