JP2002299361A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002299361A
JP2002299361A JP2001094099A JP2001094099A JP2002299361A JP 2002299361 A JP2002299361 A JP 2002299361A JP 2001094099 A JP2001094099 A JP 2001094099A JP 2001094099 A JP2001094099 A JP 2001094099A JP 2002299361 A JP2002299361 A JP 2002299361A
Authority
JP
Japan
Prior art keywords
resist layer
semiconductor device
manufacturing
pad
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001094099A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001094099A priority Critical patent/JP2002299361A/ja
Publication of JP2002299361A publication Critical patent/JP2002299361A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】半導体素子に形成されてなるパッドの狭ピッチ
に対応し、かつ、無電解メッキの処理に耐性を有する半
導体装置及びその製造方法、回路基板並びに電子機器を
提供することにある。 【解決手段】半導体装置の製造方法は、パッド１２の上
方に貫通穴を有するようにレジスト層２０をパターニン
グする工程と、レジスト層２０に含有する感光剤を反応
させる光エネルギー３６を照射する工程およびレジスト
層２０に含有する樹脂を架橋させる光エネルギー３８を
照射する工程によりレジスト層２０の表面を硬化させる
工程と、貫通穴内２２内にパッド１２と電気的に接続す
る金属層４０、４２を形成する工程と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体チップのパッドにバンプを形成す
るときに、無電解メッキを用いてバンプを形成する方法
が知られている。例えば、半導体チップの面に複数の貫
通穴を有するようにレジスト層を形成し、その貫通穴を
壁面としてストレート形状のバンプを形成する方法が知
られている。しかし、無電解メッキではアルカリ性の溶
液を使用する場合があり、それによってパターニングし
たレジスト層が溶解してしまう場合があった。レジスト
層が溶解すると、パッドの狭ピッチに対応した貫通穴が
形成できず、狭ピッチのバンプを形成することができな
かった。また、アルカリ性の溶液に対して溶解しにくい
ゴム系ネガ型レジストなどでは、露光後のレジスト層の
現像及び剥離の工程において、取り扱いにくい有機溶剤
を使用する必要があるので工程が煩雑であった。これに
対し、レジスト層に光エネルギーを照射しながら加熱し
表面を硬化させて耐性をあげる方法が知られている。
【０００３】しかしながら、前記方法では感光剤と反応
しガスを放出する光波と、樹脂を架橋させる光波を同時
に含む光波を照射するため、強いエネルギーで照射する
とガスの発泡が急激に起こりパターン形状が変わってし
まう。そこで今度は弱いエネルギーで照射すると、ガス
による発泡は防げるが、樹脂を架橋させる光波が弱いた
め、レジスト層を硬化するのに時間がかかり、短時間で
発泡による変形がなく無電解メッキに耐性の有るレジス
ト層を形成することが困難であった。本発明はこの問題
点を解決するためのものであり、その目的は、半導体素
子に形成されてなるパッドの狭ピッチに対応し、かつ、
発泡がなく無電解メッキの処理に耐性を有するレジスト
層を用いた半導体装置及びその製造方法、回路基板並び
に電子機器を提供することにある。
【０００４】
【課題を解決するための手段】（１）本発明における半
導体装置の製造方法は、半導体素子に形成されてなるパ
ッドの上方にレジスト層を形成する工程と、前記パッド
上方のレジスト層に貫通穴を有するようにレジスト層を
パターニングする工程と、前記パターニングされたレジ
スト層をキュアし、かつ、光エネルギーを照射し架橋反
応を生じさせ前記レジスト層の表面を硬化させる工程
と、前記貫通穴内に前記パッドと電気的に接続する金属
層を形成する工程と、を含む半導体の製造方法におい
て、前記レジスト層に含有する感光剤を反応させる第１
の光波を前記レジスト層に照射する工程と、前記レジス
ト層に含有する樹脂を架橋させる第２の光波を照射する
工程と、を有する。
【０００５】本発明によれば、レジスト層をパターニン
グした後に、レジスト層中の感光剤を反応させる光波
と、樹脂を架橋させる光波を、レジスト層表面に別々に
照射することにより硬化させることで、レジスト層の形
状が変形することを防止できる。すなわち、例えば、感
光剤を反応させる光波を最初に照射することにより、ま
ず感光剤のみが反応し徐々にガスが抜ける。その後、樹
脂を架橋させる光波を照射するが、感光剤の発泡がない
ため強い照度により短時間でレジスト層の硬化をするこ
とができる。つまり、形状を変形させることなく、所望
の形状で半導体を短時間で形成することができる。
【０００６】（２）この半導体装置の製造方法におい
て、前記レジスト層の前記樹脂は、ノボラック樹脂を主
成分としてもよい。これによれば、ノボラック系のレジ
ストは、微細なパターニングがしやすい。
【０００７】（３）この半導体装置の製造方法におい
て、前記レジスト層の前記感光剤は、ナフトキノンジア
ジド感光剤を主成分としてもよい。これによれば、微細
なパターニングがしやすい。
【０００８】（４）この半導体装置の製造方法におい
て、前記レジスト層を加熱することで前記感光剤が水と
反応することを妨げて、前記感光剤と前記樹脂とで架橋
反応を生じさ、前記レジスト層をキュアしてもよい。こ
れによって、レジスト層の表面を硬化させることができ
る。
【０００９】（５）この半導体装置の製造方法におい
て、前記感光剤を反応させる光波は、波長３００ｎｍか
ら６００ｎｍに主発光を有し、前記樹脂を架橋させる光
波は、波長２４０ｎｍから２６０ｎｍに主発光を有して
もよい。これによれば、ナフトキノンジアジド感光剤の
反応する光波は主に３００ｎｍから６００ｎｍに主発光
があり、ノボラック樹脂を架橋させる光波は主に２４０
ｎｍから２６０ｎｍに主発光があるものがよい。
【００１０】（６）この半導体装置の製造方法におい
て、前記金属層を無電解メッキによって形成してもよ
い。これによれば、レジスト層の表面を硬化させた後に
無電解メッキを行うので、例えば無電解メッキでの加熱
処理によってレジスト層を変形させることがない。した
がって、無電解メッキの工程で、レジスト層の耐性を考
慮することなく金属層を形成することができる。
【００１１】（７）この半導体装置の製造方法におい
て、前記無電解メッキは、アルカリ性の溶液を使用する
工程を有してもよい。これによれば、レジスト層の表面
を硬化させた後にアルカリ性の溶液を使用するので、ア
ルカリ性の溶液によってレジスト層を変形させることが
ない。
【００１２】（８）この半導体装置の製造方法におい
て、前記金属層を、ニッケル、ニッケルと金の混合物、
ニッケルと銅の混合物、銅、ニッケルと金と銅の混合
物、ニッケルと銅と錫の混合物、ニッケルと金と銅と錫
の混合物のいずれかにより形成してもよい。
【００１３】（９）この半導体装置の製造方法におい
て、前記レジスト層を除去する工程をさらに含んでもよ
い。
【００１４】（１０）本発明に係る半導体装置の製造方
法は、上記バンプの形成方法によって、半導体素子の前
記パッドに、前記金属層を含む半導体を製造する工程を
含む。半導体素子は、半導体ウェーハ又は半導体チップ
であってもよい。
【００１５】（１１）本発明に係る半導体装置は、上記
半導体装置の製造方法で製造されてなる。
【００１６】（１２）本発明に係る回路基板は、上記半
導体装置を搭載してなる。
【００１７】（１３）本発明に係る電子機器は、上記半
導体装置を有する。
【００１８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【００１９】（第１の実施の形態）図１〜図４（Ｄ）
は、本発明を適用した第１の実施の形態に係るバンプの
形成方法を示す図である。本実施の形態では、半導体ウ
ェーハ（半導体素子）にバンプを形成する例を説明する
が、本発明に係るバンプの形成方法はこれに限定される
ものではない。例えば、配線パターンにバンプを形成す
るときに適用してもよい。その場合、配線パターンのラ
ンドがパッドに相当する。また、本発明は、半導体チッ
プ（半導体素子）のパッドにバンプを形成するときに適
用してもよい。半導体チップの形状は、直方体又は球状
であってもよい。
【００２０】図１及び図２に示すように、半導体ウェー
ハ１０を用意する。図１は、半導体ウェーハ１０の平面
図である。半導体ウェーハ１０は、後の工程で、切断ラ
インに沿って複数の半導体チップに切断される。半導体
チップは、矩形に切断されることが多いが、形状はこれ
に限定されず例えば円形であってもよい。半導体ウェー
ハ１０は、複数のパッド１２を有する。パッド１２は、
半導体ウェーハ１０の内部に形成された集積回路の電極
となる。パッド１２は、個片化される半導体チップの領
域ごとに形成される。パッド１２は、半導体ウェーハ１
０の一方の面で、半導体チップの領域の周端部（２辺又
は４辺）に形成されることが多い。
【００２１】この場合に、パッド１２は、半導体ウェー
ハ１０の面で集積回路の形成された領域（能動領域）の
外側に形成される。あるいは、パッド１２は、半導体ウ
ェーハ１０の面で能動領域の内側を含む領域に形成され
てもよい。この場合に、パッド１２は、マトリクス状に
複数行複数列に配置されてもよい。各パッド１２は、半
導体ウェーハ１０に薄く平らに形成されていることが多
いが、側面又は縦断面の形状は限定されず、半導体ウェ
ーハ１０の面と面一になっていてもよい。また、パッド
１２の平面形状も特に限定されず、円形であっても矩形
であってもよい。パッド１２は、アルミニウム、アルミ
ニウム系合金、銅などで形成される。各パッド１２間の
ピッチは、設計に応じて自由に決めることができが、例
えば約５０μｍ以下の狭ピッチであってもよい。本実施
の形態で示す発明は、パッド１２が狭ピッチである場合
に効果的である。
【００２２】図２は、半導体ウェーハ１０の一部におけ
る断面を示す図である。半導体ウェーハ１０におけるパ
ッド１２が形成された面には、絶縁膜１４が形成されて
いる。絶縁膜１４は、各パッド１２を覆って形成されて
いる。すなわち、図２に示す例では、パッド１２は絶縁
膜１４によって絶縁されている。絶縁膜１４は、単一層
又は複数層からなる。絶縁膜１４は、一般的なパッシベ
ーション膜であってもよい。絶縁膜１４は、例えば、Ｓ
ｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成すること
ができる。なお、半導体ウェーハ１０は、既にパッド１
２上において絶縁膜１４が開口されてなるものを使用し
てもよい。
【００２３】図３（Ａ）及び図３（Ｂ）に示すように、
レジスト層２０をパターニングする。まず、図３（Ａ）
に示すように、半導体ウェーハ１０におけるパッド１２
が形成された面に、すなわち絶縁膜１４上に、レジスト
層２０を設ける。レジスト層２０は、パッド１２の上方
を含み、半導体ウェーハ１０の面全体を覆って設ける。
レジスト層２０は、バンプ高さに応じて自由に決めるこ
とができるが、例えば１０〜３０μｍ程度の厚さで形成
してもよい。レジスト層２０として感光性の材料を使用
してもよい。レジスト層２０は、エネルギー３０（例え
ば紫外線など）に感応して性質を変える樹脂であっても
よい。すなわち、フォトリソグラフィ技術を適用してレ
ジスト層２０をパターニングしてもよい。この場合に、
レジスト層２０は、エネルギー３０が照射されると、溶
解性が増加するもの（ポジ型）であってもよい。ポジ型
のレジスト層２０は、一般に、無電解メッキの処理にお
いてアルカリ性の溶液に溶解しやすいが、本実施の形態
で示す発明によればそれを改善できる。
【００２４】なお、レジスト層２０の材料として、ノボ
ラック樹脂を含む材料を使用してもよい。ノボラック系
の材料では、エネルギー３０を照射した部分のみの性質
を変えることができるので、レジスト層２０の微細なパ
ターニングに適している。
【００２５】例えば、開口３４が形成されたマスク３２
を、レジスト層２０の上方に配置して、エネルギー３０
を照射して露光する。レジスト層２０として、エネルギ
ー３０が照射されると溶解性が増加するもの（ポジ型）
であるときは、貫通穴２２の形成領域上に開口３４を配
置する。露光することで、レジスト層２０におけるパッ
ド１２の上方の部分の溶解性が増加する。その後現像す
ることで、図３（Ｂ）に示すように、レジスト層２０に
おけるパッド１２の上方の部分を除去して、貫通穴２２
を形成する。レジスト層２０の貫通穴２２は、パッド１
２の上方であって絶縁膜１４上に形成する。詳しくは、
半導体ウェーハ１０の平面視において、パッド１２の少
なくとも一部と重なるように貫通穴２２を形成する。貫
通穴２２の内側には、絶縁膜１４が露出する。貫通穴２
２は、パッド１２の中央部を含む領域に形成することが
好ましい。これによって、パッド１２とバンプとを確実
に電気的に接続することができる。貫通穴２２は、半導
体ウェーハ１０の面に対して、垂直に立ち上がる壁面に
て形成されることが好ましい。こうすることで、垂直に
立ち上がるバンプを形成することができる。貫通穴２２
は、パッド１２の外周を超えない形状で形成してもよ
い。これによって、パッド１２の狭ピッチに対応して、
隣同士がショートすることなく各パッド１２にバンプを
形成できる。
【００２６】あるいは、貫通穴２２は、パッド１２の外
周と同じ又はそれを超える形状で形成しても構わない。
なお、貫通穴２２の平面形状は、矩形、円形又はその他
の形状であってもよい。図示する例とは別に、レジスト
層２０をエッチングすることで貫通穴２２を形成しても
よい。この場合には、レジスト層２０は、非感光性のレ
ジストであってもよい。あるいは、レジスト層２０は、
スクリーン印刷又はインクジェット方式によって、直接
的にパターニングするように材料を塗布して形成しても
よい。
【００２７】図３（Ｃ）に示すように、貫通穴２２を使
用して絶縁膜１４に開口部１６を形成する。詳しくは、
パターニングしたレジスト層２０をマスクとして、貫通
穴２２内の絶縁膜１４の部分を除去して、パッド１２の
少なくとも一部を露出させる。これによれば、絶縁膜１
４に開口部１６を形成する工程と、パッド１２に金属層
（バンプ）を形成する工程と、を一度形成したレジスト
層２０の貫通穴２２を使用して行うことができる。
【００２８】そのため、レジスト層２０の露光、現像又
は剥離などを行うことによる手間やコストなどを省くこ
とができる。絶縁膜１４の開口部１６は、エッチングで
形成する。エッチングの手段は、化学的、物理的又はこ
れらの性質を組み合わせて利用したもののいずれであっ
てもよい。エッチングの特性は、ドライエッチングなど
の異方性であってもよく、あるいはウェットエッチング
などの等方性であってもよい。ノボラック系の材料はド
ライエッチングしやすい。開口部１６は、貫通穴２２の
径と等しい径で形成してもよいが、それよりも小さい径
で形成してもよい。開口部１６の径を貫通穴２２の径よ
りも小さくすれば、貫通穴２２内に金属層（バンプ）を
形成することでパッド１２の表面を露出させないように
することができる。
【００２９】あるいは、開口部１６の径は、例えばウェ
ットエッチングを使用することによって、貫通穴２２の
径を超えて形成されてもよい。次に、レジスト層２０の
表面を硬化させる。レジスト層２０の硬化は、レジスト
層２０に架橋反応を生じさせるエネルギーを加えること
で行う。エネルギーは、熱エネルギー、光エネルギー
（例えば可視光、紫外光）、それらの組み合わせのいず
れかを含んでもよい。これらのエネルギーは、レジスト
層２０の材料の特性によって使い分けることができる。
【００３０】レジスト層２０は、樹脂と感光剤（感光
基）とを含む。以下に、レジスト層２０として、ノボラ
ック系レジストを使用した例を示す。具体的には、ノボ
ラック系レジストは、ノボラック樹脂と感光剤とを含
む。感光剤は、ナフトキノンジアジド感光剤であっても
よい。図３（Ｃ）に示すように、レジスト層２０に熱及
び第１の光エネルギーを加える。すなわち、レジスト層
２０をキュア（加熱）し、かつ、感光剤を反応させる光
エネルギー３６を照射する。感光剤を反応させる光波と
して、波長が約３００ｎｍから６００ｎｍ（例えば３６
５ｎｍと４３６ｎｍ）の光波を使用してもよい。ナフト
キノンジアジド感光剤は、光エネルギー３６を照射する
と、ケテン中間体となって水分を取り込みやすい状態と
なる。感光剤は、水分を取り込むとインデンカルボン酸
となってしまい、レジスト全体のアルカリ性の溶液に対
する溶解性が増加してしまう。
【００３１】しかし、光エネルギー３６の照射に加えて
レジスト層２０をキュアすれば、レジスト層２０の水分
をなくし、感光剤と水との反応を妨げることが可能とな
る。また、感光剤の反応する光エネルギー３６のみ照射
するので表面が硬化することがなく、徐々に窒素ガスの
みが抜け形状が変形することがない。
【００３２】図３（Ｄ）に示すように、感光剤が反応し
窒素ガスが抜けたレジスト層２０に熱及び第２の光エネ
ルギーを加える。すなわち、レジスト層２０をキュア
（加熱）し、かつ、樹脂を架橋させる光エネルギー３８
を照射する。樹脂を架橋させる光波として、波長が２４
０ｎｍから２６０ｎｍ（例えば２５４ｎｍ）の光波を使
用してもよい。
【００３３】さらに、レジスト層２０のキュアによっ
て、ノボラック樹脂自体に対して、架橋反応を引き起こ
すことができる。そして、光エネルギー３８によって、
ノボラック樹脂の耐熱性の限度を超えない温度で架橋反
応を生じさせることが可能となる。また、すでに感光剤
が反応して発生する窒素ガスによる発泡がないことか
ら、この光エネルギー３８を強い照度で照射することが
できるため、短時間で樹脂を硬化することができる。ま
た加熱することにより、反応した感光剤とノボラック樹
脂との架橋反応を生じさせることができる。こうして、
レジスト層２０は、発泡することなく架橋反応によりポ
リマー化することで硬化する。詳しくは、レジスト層２
０は、少なくとも表面が硬化する。表面が硬化すれば、
例えばアルカリ性の溶液によってレジスト層２０が溶解
することを防止できる。レジスト層２０は、最表面から
約２〜３μｍの厚さの範囲内で硬化してもよい。レジス
ト層２０をキュアする温度は、感光剤と水との反応を妨
げる温度以上であって、レジスト層２０の耐熱性の限界
の温度よりも小さい範囲であることが好ましい。レジス
ト層２０は、１００℃以上で加熱してもよい。なお、光
エネルギー３６および光エネルギー３８の照射には、水
銀ランプを使用することができる。
【００３４】さらに、必要な波長のみを取り出せるよう
フィルターで不必要な波長を遮断してもよい。また、そ
の照射量は、レジスト層２０の厚さによって調整すれば
よい。レジスト層２０を硬化させる工程は、減圧下にお
いて行うことが好ましい。
【００３５】すなわち、大気圧よりも小さい圧力で、レ
ジスト層２０をキュアし、かつ、光エネルギー３６およ
び光エネルギー３８を照射することが好ましい。こうす
ることで、レジスト層２０の溶剤を飛ばして（揮発させ
て）、レジスト層２０の架橋反応を促進することができ
る。レジスト層２０を硬化させる工程は、例えば約１０
〜３０Ｐａに減圧させて行ってもよいが、これよりもさ
らに減圧させて行ってもよい。なお、絶縁膜１４の開口
部１６をドライエッチングで形成した場合には、ドライ
エッチングによってレジスト層２０がエッチングされて
も、その後にレジスト層２０を硬化させるので、その最
表面を確実に硬化させることができる。レジスト層２０
を硬化させる工程は、絶縁膜１４をエッチングする前に
行ってもよい。
【００３６】この場合に、絶縁膜１４をエッチングした
後に、さらにレジスト層２０を硬化させる工程を行って
もよく、あるいはその工程を行わなくてもよい。これら
によれば、エッチングする前にレジスト層２０を硬化さ
せるので、レジスト層２０におけるドライエッチングな
どに対する耐性を高めることができる。
【００３７】図４（Ａ）に示すように、貫通穴２２を使
用して金属層を形成する。金属層は、単一層又は複数層
からなる。以下に説明する例では金属層は、第１及び第
２の金属層４０、４２を含む。金属層は、ニッケル、ニ
ッケルと金の混合物、ニッケルと銅の混合物、銅、ニッ
ケルと金と銅の混合物、ニッケルと銅と錫の混合物、ニ
ッケルと金と銅と錫の混合物のいずれかにより形成して
もよいが、材料はこれに限定されない。まず、貫通穴２
２内に第１の金属層４０を形成する。貫通穴２２は開口
部１６に連通しているので、第１の金属層４０をパッド
１２に電気的に接続させて設けることができる。第１の
金属層４０は、貫通穴２２の高さ（レジスト層２０の厚
さ）と同じ又はその高さを超えないように形成する。第
１の金属層４０は、図示するように単一層であってもよ
く、あるいは複数層であってもよい。第１の金属層４０
は、ニッケル、金又は銅のいずれか１つ又は複数から形
成してもよい。第１の金属層４０は、無電解メッキによ
って形成してもよい。無電解メッキにおいて、アルカリ
性の溶液を使用して行ってもよい。また、無電解メッキ
において、加熱処理を行ってもよい。本実施の形態で
は、レジスト層２０の表面を硬化させることで、アルカ
リ性の溶液や熱によって、貫通穴２２の形状が変形しな
いように又は変形しにくくすることができる。
【００３８】以下に、第１の金属層４０としてニッケル
層を形成する例を示す。ニッケル層は、金層と比べてコ
ストが低く、かつ、短時間に形成できる。まず、パッド
１２がアルミニウムで形成されている場合には、アルカ
リ性の亜鉛溶液を使用して、パッド１２上にジンケート
処理を施す。すなわち、アルミニウム（パッド１２）上
の表面を亜鉛に置換する。パッド１２にアルカリ性の亜
鉛溶液を設けるときに、半導体ウェーハ１０を溶液に浸
してもよい。また、パッド１２の表面に亜鉛を析出させ
るときに、パッド１２をアルカリ性の亜鉛溶液に浸した
後に、置換した亜鉛を硝酸によって溶解させ、再びアル
カリ性の亜鉛溶液に浸してもよい。
【００３９】また、パッド１２にジンケート処理を施す
前に、半導体チップ１０の絶縁膜１４の残さを所定の溶
液（例えば弱フッ酸溶液）で溶解することが好ましい。
さらに、絶縁膜１４の残さを溶解した後に、パッド１２
をアルカリ性の溶液に浸して、パッド１２の露出部の酸
化膜を除去することが好ましい。これらによって、アル
ミニウム（パッド１２）の表面を良好に亜鉛に置換する
ことができる。次に、表面を亜鉛に置換したパッド１２
に無電解ニッケルメッキ液を設けて、亜鉛とニッケルの
置換反応を経てニッケル層をパッド１２上に形成する。
この工程は、半導体ウェーハ１０を無電解ニッケルメッ
キ液に浸して行う。この場合に、溶液を９０℃程度に加
熱してもよい。ニッケル層の高さは、作業温度及び時
間、メッキ液の量及びｐＨ並びにメッキ回数（ターン
数）などによって調整することができる。なお、パッド
１２とニッケル層との間で、パッド１２の表面に置換し
た亜鉛が残っていてもよい。
【００４０】これによれば、無電解メッキを行う前にレ
ジスト層２０の表面を硬化させるので、アルカリ性の溶
液を使用することによってレジスト層２０を溶解させず
に、あるいは溶解の進行を遅らせて金属層を形成するこ
とができる。また、表面を硬化させることでレジスト層
２０の熱による耐性を高めることができるので、無電解
メッキにおいて加熱処理を行っても、レジスト層２０を
変形させずに金属層を形成することができる。これらに
よって、レジスト層２０のパターン（貫通穴２２の形
状）を変形させずに、所望の形状でバンプを形成するこ
とができる。上述とは別に、ジンケート処理を行わず
に、アルミニウムからなるパッド１２にパラジウムなど
の還元剤を含む溶液を設けて、その後、無電解ニッケル
メッキ液を設け、パラジウムなどを核としてニッケルを
析出させ、パッド１２上にニッケル層を形成してもよ
い。
【００４１】また、パッド１２が銅を含む材料からなる
場合には、例えばパッド１２にニッケル層を形成する場
合に、パラジウムなどの還元剤を含む溶液をパッド１２
に設けて、その後に無電解ニッケル溶液を設けることに
よって、パラジウムを核としてニッケルを析出させれば
よい。第１の金属層４０をその他の金属（上述した金、
銅など）で形成する場合には、所定の溶液（例えば金メ
ッキ液又は銅メッキ液）に半導体ウェーハ１０を浸すこ
とで行うことができる。この場合に、溶液にアルカリ性
のものを使用してもよいし、溶液を加熱させてもよい。
なお、無電解メッキで金属層を形成するときに、半導体
ウェーハ１０を所望の溶液に浸す場合には、半導体ウェ
ーハ１０の裏面や側面を予め保護膜で覆うことが好まし
い。
【００４２】また、半導体ウェーハ１０を溶液に浸す間
は光を遮断することが好ましい。これらによって、半導
体ウェーハ１０を浸したことによって起こる溶液中での
電極間の電位変化を防止することができる。すなわち、
各パッド１２に対する無電解メッキによる金属の析出な
どの処理を均一化することができる。図４（Ｂ）に示す
ように、レジスト層２０を除去する。レジスト層２０
は、硫酸過酸化水素水混合溶液を使用して剥離してもよ
い。上述した例に示すように、第１の金属層４０は、貫
通穴２２の形状に応じて形成される。すなわち、金属が
等方成長する無電解メッキを適用しても、金属層を横
（幅）方向への拡がりを抑えて高さ方向に成長させるこ
とができる。
【００４３】さらに、レジスト層２０は、アルカリ性の
溶液を使用しても、あるいは加熱処理を行っても変形し
にくいので、貫通穴２２の形状を変形させずに所望の形
状で金属層を形成できる。図４（Ｃ）に示すように、必
要があれば第１の金属層４０の表面に第２の金属層４２
を形成する。第２の金属層４２は、レジスト層２０を除
去した後に形成する。すなわち、第２の金属層４２は、
第１の金属層４０の側面を含む表面を覆うように形成す
る。これによって、第１の金属層４０（例えばニッケル
層）の酸化を防止できる。第２の金属層４２は、単一層
又は複数層からなり、少なくともその表面は金又は銅で
形成することが好ましい。これによって、金属層を配線
パターン等に確実に電気的接続を図ることができる。第
２の金属層４２は、無電解メッキで形成してもよく、例
えば、第１の金属層４０（ニッケル層）に無電解金メッ
キ液を設けて、その表面に第２の金属層４２（金層）を
形成してもよい。
【００４４】なお、第１及び第２の金属層４０、４２を
バンプ５０と称してもよい。本実施の形態におけるバン
プの形成方法によれば、レジスト層２０をパターニング
した後にその表面を硬化させる方法として、レジスト層
を加熱し、かつ、感光剤を反応させる光エネルギーを照
射し、さらに樹脂を架橋させる光エネルギーを照射する
ことで、短時間に発泡がなく形状が変形しないレジスト
パターニング膜を形成できるため、その後のプロセスに
おいてレジスト層２０の形状が変形することを防止でき
る。特に、無電解メッキを使用してバンプを形成する場
合に、アルカリ性の溶液や加熱処理に対するレジスト層
２０の耐性を高めることができるので、所望の形状でバ
ンプを形成することができる。したがって、パッド１２
が狭ピッチであっても、隣同士のパッド１２に形成する
バンプ５０を互いにショートさせることがなく、バンプ
５０を形成することができる。
【００４５】なお、レジスト層２０としてポジ型レジス
トを使用した場合を説明したが、本実施の形態における
発明は、ネガ型レジストを使用することを妨げない。す
なわち、レジスト層２０として、エネルギー３０が照射
されると、溶解性が減少するもの（ネガ型）を使用して
もよい。ネガ型のレジスト層２０を使用する場合には、
マスク３２の形状は、ポジ型に対して反転形状となる。
【００４６】図５は、以上の工程によって形成された半
導体ウェーハ１０の断面図である。半導体ウェーハ１０
のそれぞれのパッド１２には、バンプ５０が形成されて
いる。バンプ５０の高さは、１０μｍ以上であってもよ
く、例えば１３〜２２μｍ程度であってもよい。バンプ
５０によって、配線パターン等との電気的接続を容易に
図ることができる。なお、半導体ウェーハ１０は、その
後の工程で複数の半導体チップ１８に切断される。
【００４７】図６は、本実施の形態に係る半導体装置を
示す図である。半導体装置１は、上述のバンプ５０を有
する半導体チップ１８と、配線パターン６２が形成され
た基板６０と、複数の外部端子７０と、を含む。半導体
チップ１８は、フリップチップとして、基板６０にフェ
ースダウンボンディングされる。その場合、基板６０に
形成された配線パターン６２（ランド）と、バンプ５０
と、を電気的に接続する。電気的接続には、異方性導電
膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）等の異方
性導電材料６４を使用して、導電粒子をバンプ５０と配
線パターン６２（特にランド）との間に介在させてもよ
い。あるいは、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ロウ材（ハン
ダを含む）などによる金属接合や、絶縁樹脂の収縮力に
よって、バンプ５０と配線パターン６２（特にランド）
とを電気的に接続してもよい。外部端子７０は、図示し
ないスルーホールなどを介して配線パターン６２に電気
的に接続されている。外部端子７０は、ハンダボールで
あってもよい。ハンダなどを印刷してリフロー工程を経
て外部端子７０を形成してもよい。
【００４８】また、積極的に外部端子７０を形成せずに
マザーボード実装時にマザーボード側に塗布されるハン
ダクリームを利用し、その溶融時の表面張力で結果的に
外部端子を形成してもよい。この半導体装置は、いわゆ
るランドグリッドアレイ型の半導体装置である。
【００４９】図示する例とは別に、半導体チップ１８を
基板のデバイスホールに配置して、バンプ５０と、デバ
イスホールに突出するインナーリードと、を電気的に接
続してもよい。すなわち、本実施の形態で示す発明を、
ＴＡＢ技術を利用した半導体装置に適用してもよい。な
お、本実施の形態に係る半導体装置の製造方法は、上述
のバンプ５０の形成方法によって、半導体ウェーハ１０
（又は半導体チップ１８）のパッド１２に、金属層（第
１及び第２の金属層４０、４２）を含むバンプを形成す
る工程を含む。図７には、本実施の形態に係る半導体装
置１を実装した回路基板１００が示されている。回路基
板１００には例えばガラスエポキシ基板等の有機系基板
を用いることが一般的である。回路基板１００には例え
ば銅などからなる配線パターンが所望の回路となるよう
に形成されていて、それらの配線パターンと半導体装置
１の外部端子７０とを機械的に接続することでそれらの
電気的導通を図る。そして、本発明を適用した半導体装
置１を有する電子機器として、図８にはノート型パーソ
ナルコンピュータ２００、図９には携帯電話３００が示
されている。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を説明する図であり、半導体
ウェーハの平面図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を説明する図であり、半導体
ウェーハの一部の断面図である。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明を適用した
第１の実施の形態に係る半導体装置の製造方法を示す図
である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した
第１の実施の形態に係る半導体装置の製造方法を示す図
である。
【図５】図５は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半
導体装置が実装された回路基板を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半
導体装置を有する電子機器を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半
導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体ウェーハ １２ パッド １４ 絶縁膜 １６ 開口部 ２０ レジスト層 ２２ 貫通穴 ３６ 光エネルギー ３８ 光エネルギー ４０ 第１の金属層 ４２ 第２の金属層 ５０ バンプ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子に形成されてなるパッドの上
    方にレジスト層を形成する工程と、 前記パッド上方のレジスト層に貫通穴を有するようにレ
    ジスト層をパターニングする工程と、 前記パターニングされたレジスト層をキュアし、かつ、
    光エネルギーを照射し架橋反応を生じさせ前記レジスト
    層の表面を硬化させる工程と、 前記貫通穴内に前記パッドと電気的に接続する金属層を
    形成する工程と、 を含む半導体の製造方法において、 前記レジスト層に含有する感光剤を反応させる第１の光
    波を前記レジスト層に照射する工程と、 前記レジスト層に含有する樹脂を架橋させる第２の光波
    を照射する工程と、を有する半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記レジスト層の前記樹脂は、ノボラック樹脂を主成分
    とする半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記レジスト層の前記感光剤は、ナフトキノンジアジド
    感光剤を主成分とする半導体装置の製造方法。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置の製造方法において、 前記レジスト層を加熱することで前記感光剤が水と反応
    することを妨げて、前記感光剤と前記樹脂とで架橋反応
    を生じさ、前記レジスト層をキュアする半導体装置の製
    造方法。
  5. 【請求項５】 請求項１から請求項４いずれかに記載の
    半導体装置の製造方法において、 前記感光剤を反応させる光波は、波長３００ｎｍから６
    ００ｎｍに主発光を有し、前記樹脂を架橋させる光波
    は、波長２４０ｎｍから２６０ｎｍに主発光を有する半
    導体装置の製造方法。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の半導体装置の製造方法において、 前記金属層を無電解メッキによって形成する半導体装置
    の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記無電解メッキは、アルカリ性の溶液を使用する工程
    を有する半導体装置の製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置の製造方法において、 前記金属層を、ニッケル、ニッケルと金の混合物、ニッ
    ケルと銅の混合物、銅、ニッケルと金と銅の混合物、ニ
    ッケルと銅と錫の混合物、ニッケルと金と銅と錫の混合
    物のいずれかにより形成する半導体装置の製造方法。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の半導体装置の製造方法において、 前記レジスト層を除去する工程をさらに含む半導体の製
    造方法。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の半導体装置の製造方法によって、半導体素子の前記
    パッドに、前記金属層を含むバンプを形成する工程を含
    む半導体装置の製造方法。
  11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法で製造されてなる半導体装置。
  12. 【請求項１２】 請求項１０記載の半導体装置を搭載し
    た回路基板。
  13. 【請求項１３】 請求項１１記載の半導体装置を有する
    電子機器。
JP2001094099A 2001-03-28 2001-03-28 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2002299361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001094099A JP2002299361A (ja) 2001-03-28 2001-03-28 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001094099A JP2002299361A (ja) 2001-03-28 2001-03-28 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002299361A true JP2002299361A (ja) 2002-10-11

Family

ID=18948348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094099A Withdrawn JP2002299361A (ja) 2001-03-28 2001-03-28 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2002299361A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289113A (ja) * 2003-03-05 2004-10-14 Mitsubishi Electric Corp 金属電極とこれを用いた接合方法
US7235428B2 (en) 2002-11-21 2007-06-26 Rohm Co., Ltd. Semiconductor device production method
JP2016085265A (ja) * 2014-10-23 2016-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10437153B2 (en) 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235428B2 (en) 2002-11-21 2007-06-26 Rohm Co., Ltd. Semiconductor device production method
US8089163B2 (en) 2002-11-21 2012-01-03 Rohm Co., Ltd. Semiconductor device production method and semiconductor device
KR101120128B1 (ko) 2002-11-21 2012-02-22 로무 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP2004289113A (ja) * 2003-03-05 2004-10-14 Mitsubishi Electric Corp 金属電極とこれを用いた接合方法
JP2016085265A (ja) * 2014-10-23 2016-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10437153B2 (en) 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus

Similar Documents

Publication Publication Date Title
US7355280B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
US7294929B2 (en) Solder ball pad structure
JP3736607B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
TW477043B (en) Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
TW200535982A (en) Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP2001144217A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1232677B1 (en) Flip chip package, circuit board thereof and packaging method thereof
JP2007220959A (ja) 半導体装置及びその製造方法
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP2002299363A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2002353261A (ja) バンプの設計方法および形成方法
JP2002359245A (ja) 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器
JP4461628B2 (ja) 半導体パッケージの製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006202882A (ja) 半導体装置およびその製造方法
KR101060791B1 (ko) 솔더 범프 제조방법
JP2000031335A (ja) 半導体パッケージ用部材及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060309