JP2002299363A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002299363A
JP2002299363A JP2001097546A JP2001097546A JP2002299363A JP 2002299363 A JP2002299363 A JP 2002299363A JP 2001097546 A JP2001097546 A JP 2001097546A JP 2001097546 A JP2001097546 A JP 2001097546A JP 2002299363 A JP2002299363 A JP 2002299363A
Authority
JP
Japan
Prior art keywords
resist layer
semiconductor device
pad
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001097546A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001097546A priority Critical patent/JP2002299363A/ja
Publication of JP2002299363A publication Critical patent/JP2002299363A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】パッドの狭ピッチに対応し、かつ、無電解メッ
キの処理に耐性を有し、かつ、パッド間で均一な形状お
よび特性を持ち、かつ、歩留りを向上させるバンプの形
成方法、半導体装置及びその製造方法、回路基板並びに
電子機器を提供することにある。 【解決手段】バンプの形成方法は、パッド12の上方に
レジスト層20を形成し、パッド12を形成した基板の
裏面および側面にレジスト層24を形成し、レジスト層
24に架橋反応を生じさせるエネルギー36を加えてレ
ジスト層24を硬化し、レジスト層20に貫通穴を有す
るようにレジスト層20をパターニングし、レジスト層
20に架橋反応を生じさせるエネルギーを加えてレジス
ト層20の表面を硬化し、貫通穴22内にパッド12と
電気的に接続する金属層40、42を形成する工程と、
を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】半導体チップのパッドにバンプを形成す
るときに、無電解メッキを用いてバンプを形成する方法
が知られている。例えば、半導体チップの面に複数の貫
通穴を有するようにレジスト層を形成し、その貫通穴を
壁面としてストレート形状のバンプを形成する方法が知
られている。しかし、無電解メッキではアルカリ性の溶
液を使用する場合があり、それによってパターニングし
たレジスト層が溶解してしまう場合があった。レジスト
層が溶解すると、パッドの狭ピッチに対応した貫通穴が
形成できず、狭ピッチのバンプを形成することができな
かった。また、アルカリ性の溶液に対して溶解しにくい
ゴム系ネガ型レジストなどでは、露光後のレジスト層の
現像及び剥離の工程において、取り扱いにくい有機溶剤
を使用する必要があるので工程が煩雑であった。
【0003】さらに無電解メッキではパッド間の電位が
異なるとバンプ間でめっきの析出速度、およびその他の
化学的な表面処理の速度が異なり、パッド間で均一な形
状および特性をもつバンプを形成することが難しかっ
た。
【0004】また、基板にレジスト層を形成する工程で
は、基板表面のパッド形成部分にスピンコーターなどの
基板を支持する部分が直接当たり機械的なキズがつき歩
留りが低下する問題があった。
【0005】本発明はこの問題点を解決するためのもの
であり、その目的は、パッドの狭ピッチに対応し、か
つ、無電解メッキの処理に耐性を有し、かつ、パッド間
で均一な形状および特性を持ち、かつ、パッド表面の傷
を防止し歩留りを向上させる半導体装置及びその製造方
法、回路基板並びに電子機器を提供することにある。
【0006】
【課題を解決するための手段】(1)本発明に係る半導
体装置の製造方法は、半導体素子に形成されたパッド上
にバンプを形成するための半導体装置の製造方法におい
て、前記パッドの上方に第1のレジスト層を形成し、前
記パッドを形成した前記半導体素子の裏面および側面に
第2のレジスト層を形成し、前記第2のレジスト層に架
橋反応を生じさせるエネルギーを加えて前記第2のレジ
スト層を硬化し、前記第1のレジスト層をパターニング
し、前記パターニングした前記第1のレジスト層に架橋
反応を生じさせるエネルギーを加えて前記レジスト層の
表面を硬化し、パターニングにより前記第1のレジスト
層に形成した貫通穴内に前記パッドと電気的に接続する
金属層を形成する工程を含む。
【0007】本発明によれば、レジスト層をパターニン
グした後にその表面を硬化させることで、その後のプロ
セスにおいて、レジスト層の形状が変形することを防止
できる。すなわち、例えば薬品や熱によって、貫通穴の
形状を変形させることなく、所望の形状でバンプを形成
することができる。
【0008】また、パッドを形成した基板の裏面および
側面にレジスト層を形成することで、その後のプロセス
において、パッド間の電位を均一にすることができる。
さらに、パッドを形成した基板の裏面および側面にレジ
スト層を形成する工程の前に、パッド上方のレジスト層
を形成する工程を行うことにより、先にパッド上方にレ
ジスト層を形成するため、パッドを形成した基板の裏面
および側面にレジスト層を形成する際、パッド部分に例
えばスピンコーターなどの基板を支持する部分が直接当
たることなくパッド部分を機械的なキズなどから保護す
ることができる。すなわち、例えばパッド部に無電解メ
ッキでバンプを形成する際の歩留りを向上させることが
可能となる。
【0009】(2)本発明に係る他の半導体装置の製造
方法は、前記パッドの上方に第1のレジスト層を形成
し、前記第1のレジスト層に貫通穴を有するようにレジ
スト層をパターニングし、前記パターニングした前記第
1のレジスト層に架橋反応を生じさせるエネルギーを加
えて前記第1のレジスト層の表面を硬化し、前記半導体
素子の裏面および側面に第2のレジスト層を形成し、前
記第2のレジスト層に架橋反応を生じさせるエネルギー
を加えて前記第2のレジスト層を硬化し、前記貫通穴内
に前記パッドと電気的に接続する金属層を形成する工程
を含む。
【0010】これによれば、レジスト層をパターニング
した後にその表面を硬化させることで、その後のプロセ
スにおいて、レジスト層の形状が変形することを防止で
きる。すなわち、例えば薬品や熱によって、貫通穴の形
状を変形させることなく、所望の形状でバンプを形成す
ることができる。
【0011】また、パッドを形成した基板の裏面および
側面にレジスト層を形成することで、その後のプロセス
において、パッド間の電位を均一にすることができる。
さらに、パッドを形成した基板の裏面および側面にレジ
スト層を形成する工程の前に、パッド上方のレジスト層
を形成し、前記レジスト層をパターニングし、さらに前
記レジストパターンに架橋反応を生じさせるエネルギー
を加えて前記レジスト層の表面を硬化することにより、
パッドを形成した基板の裏面および側面にレジスト層を
形成する際、パッド部分に例えばスピンコーターなどの
基板を支持する部分が直接当たることなくパッド部分を
機械的なキズなどから保護することができる。
【0012】さらに、前記レジスト表面を硬化するた
め、レジスト自体も機械的なキズなどから保護すること
ができる。すなわち、例えばパッド部に無電解メッキで
バンプを形成する際の歩留りを向上させることが可能と
なる。
【0013】(3)本発明に係る他の半導体装置の製造
方法は、前記パッドの上方に第1のレジスト層を形成
し、前記半導体素子の裏面および側面に第2のレジスト
層を形成し、前記パッド上方に貫通穴を有するように前
記第1のレジスト層をパターニングし、前記第1のレジ
スト層および前記第2のレジスト層に同時に架橋反応を
生じさせるエネルギーを加えて前記第1及び第2のレジ
スト層の表面を硬化し、前記貫通穴内に前記パッドと電
気的に接続する金属層を形成する工程を含む。
【0014】これによれば、パッドの上方でパターンを
形成したレジスト層と基板の裏面および側面に形成した
レジスト層、を同時に硬化させることで、その後のプロ
セスにおいて、レジスト層の形状が変形することを防止
でき、また、レジスト層硬化の効率化が図れる。すなわ
ち、例えば薬品や熱によって、貫通穴の形状を変形させ
ることなく、所望の形状でバンプを効率良く形成するこ
とができる。
【0015】また、パッドを形成した基板の裏面および
側面にレジスト層を形成することで、その後のプロセス
において、パッド間の電位を均一にすることができる。
さらに、パッドを形成した基板の裏面および側面にレジ
スト層を形成する工程の前に、パッド上方のレジスト層
を形成する工程を行うことにより、先にパッド上方にレ
ジスト層を形成するため、パッドを形成した基板の裏面
および側面にレジスト層を形成する際、パッド部分に例
えばスピンコーターなどの基板を支持する部分が直接当
たることなくパッド部分を機械的なキズなどから保護す
ることができる。すなわち、例えばパッド部に無電解メ
ッキでバンプを形成する際の歩留りを向上させることが
可能となる。
【0016】(4)これらの半導体装置の製造方法にお
いて、前記第1のレジスト層を少なくとも硬度20HV
以上に硬化させてもよい。これによれば、パッドを形成
した基板の裏面および側面にレジスト層を形成する際、
パッド上方のレジスト層上に、例えばスピンコーターな
どの基板を支持する部分が当たるため、パッド上方のレ
ジスト層を硬度20HV以上に硬化させることで、レジ
スト層自体の機械的な変形やキズを防止することができ
る。
【0017】(5)これらの半導体装置の製造方法にお
いて、前記第2のレジスト層、および、パターニングし
た前記第1のレジスト層をキュアし、かつ、光エネルギ
ーを照射してもよい。
【0018】これによれば、レジスト層の耐性の許容範
囲内で、架橋反応を引き起こすことができる。またパッ
ドを形成した基板の裏面および側面に形成したレジスト
層の硬化にも適用することで、パッド上方のレジスト層
のパターニングへの影響を与えることがない。したがっ
て、工程中にレジスト層のパターンを変形させることな
くその表面を硬化させることができる。
【0019】(6)これらの半導体装置の製造方法にお
いて、前記第1のレジスト層、および、第2のレジスト
層は、樹脂及び感光剤を主成分とし、前記光エネルギー
は、前記感光剤を反応させる光波と、前記樹脂を架橋さ
せる光波を有してもよい。
【0020】これによれば、感光剤を反応させるための
光波と、樹脂を架橋させる光波があるため、効率良くレ
ジスト層を硬化することができる。
【0021】(7)これらの半導体装置の製造方法にお
いて、前記樹脂は、ノボラック樹脂であってもよい。
【0022】ノボラック系のレジストを用いることによ
り、微細なパターニングがしやすい。
【0023】(8)これらの半導体装置の製造方法にお
いて、前記第1のレジスト層、および第2のレジスト層
を加熱することで前記感光剤が水と反応することを妨げ
て、前記感光剤と前記樹脂とで架橋反応を生じさせ前記
レジスト層をキュアしてもよい。
【0024】これによって、レジスト層の表面を硬化さ
せることができる。
【0025】(9)これらの半導体装置の製造方法にお
いて、前記金属層を無電解メッキによって形成してもよ
い。
【0026】これによれば、レジスト層の表面を硬化さ
せた後に無電解メッキを行うので、例えば無電解メッキ
での加熱処理によってレジスト層を変形させることがな
い。したがって、無電解メッキの工程で、レジスト層の
耐性を考慮することなく金属層を形成することができ
る。また基板の裏面および側面にレジスト層で完全に絶
縁化を行っているので、パッド間でのメッキの析出速度
および化学的表面処理の速度が異なることがない。
【0027】(10)これらの半導体装置の製造方法に
おいて、アルカリ性の溶液を用いて無電界メッキを行っ
てもよい。
【0028】これによれば、レジスト層の表面を硬化さ
せた後にアルカリ性の溶液を使用するので、アルカリ性
の溶液によってレジスト層を変形させることがない。
【0029】(11)これらの半導体装置の製造方法に
おいて、前記金属層を、ニッケル、ニッケルと金の混合
物、ニッケルと銅の混合物、銅、ニッケルと金と銅の混
合物、ニッケルと銅と錫の混合物、ニッケルと金と銅と
錫の混合物のいずれかにより形成してもよい。
【0030】(12)本発明に係る半導体装置の製造方
法は、上記バンプの形成方法によって、半導体素子の前
記パッドに、前記金属層を含むバンプを形成する工程を
含む。
【0031】半導体素子は、半導体ウェーハ又は半導体
チップであってもよい。
【0032】(13)本発明に係る半導体装置は、上記
半導体装置の製造方法で製造されてなる。
【0033】(14)本発明に係る回路基板は、上記半
導体装置を搭載してなる。
【0034】(15)本発明に係る電子機器は、上記半
導体装置を有する。
【0035】(16)本発明におけるバンプの形成方法
は、半導体素子に形成されてなるパッド上にバンプを形
成するための半導体装置の製造方法において、前記パッ
ドの上方にレジスト層を塗布し、前記半導体素子の裏面
および側面に第2のレジスト層を塗布し、前記パッド上
方の前記第1のレジスト層に形成した貫通穴内に前記パ
ッドと電気的に接続する金属層を形成する工程を含む。
【0036】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【0037】(第1の実施の形態)図1〜図4(D)
は、本発明を適用した第1の実施の形態に係るバンプの
形成方法を示す図である。本実施の形態では、半導体ウ
ェーハ(半導体素子)にバンプを形成する例を説明する
が、本発明に係るバンプの形成方法はこれに限定される
ものではない。例えば、配線パターンにバンプを形成す
るときに適用してもよい。その場合、配線パターンのラ
ンドがパッドに相当する。
【0038】また、本発明は、半導体チップ(半導体素
子)のパッドにバンプを形成するときに適用してもよ
い。半導体チップの形状は、直方体又は球状であっても
よい。
【0039】図1及び図2に示すように、半導体ウェー
ハ10を用意する。図1は、半導体ウェーハ10の平面
図である。半導体ウェーハ10は、後の工程で、切断ラ
インに沿って複数の半導体チップに切断される。半導体
チップは、矩形に切断されることが多いが、形状はこれ
に限定されず例えば円形であってもよい。
【0040】半導体ウェーハ10は、複数のパッド12
を有する。パッド12は、半導体ウェーハ10の内部に
形成された集積回路の電極となる。パッド12は、個片
化される半導体チップの領域ごとに形成される。パッド
12は、半導体ウェーハ10の一方の面で、半導体チッ
プの領域の周端部(2辺又は4辺)に形成されることが
多い。この場合に、パッド12は、半導体ウェーハ10
の面で集積回路の形成された領域(能動領域)の外側に
形成される。あるいは、パッド12は、半導体ウェーハ
10の面で能動領域の内側を含む領域に形成されてもよ
い。この場合に、パッド12は、マトリクス状に複数行
複数列に配置されてもよい。
【0041】各パッド12は、半導体ウェーハ10に薄
く平らに形成されていることが多いが、側面又は縦断面
の形状は限定されず、半導体ウェーハ10の面と面一に
なっていてもよい。また、パッド12の平面形状も特に
限定されず、円形であっても矩形であってもよい。
【0042】パッド12は、アルミニウム、アルミニウ
ム系合金、銅などで形成される。各パッド12間のピッ
チは、設計に応じて自由に決めることができが、例えば
約50μm以下の狭ピッチであってもよい。本実施の形
態で示す発明は、パッド12が狭ピッチである場合に効
果的である。
【0043】図2は、半導体ウェーハ10の一部におけ
る断面を示す図である。半導体ウェーハ10におけるパ
ッド12が形成された面には、絶縁膜14が形成されて
いる。絶縁膜14は、各パッド12を覆って形成されて
いる。すなわち、図2に示す例では、パッド12は絶縁
膜14によって絶縁されている。絶縁膜14は、単一層
又は複数層からなる。絶縁膜14は、一般的なパッシベ
ーション膜であってもよい。絶縁膜14は、例えば、S
iO2、SiN又はポリイミド樹脂などで形成すること
ができる。なお、後述の実施の形態に示すように、半導
体ウェーハ10は、既にパッド12上において絶縁膜1
4が開口されてなるものを使用してもよい。
【0044】図3(A)及び図3(B)に示すように、
パッド上を覆うレジスト層20及びパッドを形成する基
板の裏面および側面を覆うレジスト層24を形成する。
まず図3(A)に示すように、半導体ウェーハ10にお
けるパッド12が形成された面に、すなわち絶縁膜14
上に、レジスト層20を設ける。レジスト層20は、パ
ッド12の上方を含み、半導体ウェーハ10の面全体を
覆って設ける。レジスト層20は、バンプ高さに応じて
自由に決めることができるが、例えば10〜30μm程
度の厚さで形成してもよい。レジスト層20を形成後、
レジスト層20の形状が変形しない範囲で、さらにレジ
スト層20のパターニング形成可能な範囲で硬化する。
【0045】
【表1】 本発明においては、上記表1に示すように、硬度20H
V以上になるように加熱処理を行う。例えば130℃で
焼成し硬化する。これにより図3(B)で示すように、
レジスト層24を形成する際、スピンコーターなどの基
板を支持する部分がパッドに直接当たることなく機械的
キズから保護され、さらに表1から明らかなように、レ
ジスト層20も機械的に変形することがない。硬度が2
0HVより小さいと機械的なキズがレジスト層20に残
りやすい。
【0046】次に図3(B)に示すように、レジスト層
24をレジスト層20が形成された以外の基板部分すべ
てを覆って設ける。すなわち半導体ウェーハ10におけ
るパッドが形成されていない裏面、および側面にレジス
ト層24を設ける。なおレジスト層24の材料としてノ
ボラック樹脂を含む材料を使用してもよい。
【0047】その後、図3(C)に示すように、レジス
ト層20をパターニングする。まず、図3(C)に示す
ように、レジスト層20として感光性の材料を使用して
もよい。レジスト層20は、エネルギー30(例えば紫
外線など)に感応して性質を変える樹脂であってもよ
い。すなわち、フォトリソグラフィ技術を適用してレジ
スト層20をパターニングしてもよい。
【0048】この場合に、レジスト層20は、エネルギ
ー30が照射されると、溶解性が増加するもの(ポジ
型)であってもよい。ポジ型のレジスト層20は、一般
に、無電解メッキの処理においてアルカリ性の溶液に溶
解しやすいが、本実施の形態で示す発明によればそれを
改善できる。
【0049】なお、レジスト層20の材料として、ノボ
ラック樹脂を含む材料を使用してもよい。ノボラック系
の材料では、エネルギー30を照射した部分のみの性質
を変えることができるので、レジスト層20の微細なパ
ターニングに適している。
【0050】例えば、開口34が形成されたマスク32
を、レジスト層20の上方に配置して、エネルギー30
を照射して露光する。レジスト層20として、エネルギ
ー30が照射されると溶解性が増加するもの(ポジ型)
であるときは、貫通穴22の形成領域上に開口34を配
置する。露光することで、レジスト層20におけるパッ
ド12の上方の部分の溶解性が増加する。
【0051】その後現像することで、図3(D)に示す
ように、レジスト層20におけるパッド12の上方の部
分を除去して、貫通穴22を形成する。レジスト層20
の貫通穴22は、パッド12の上方であって絶縁膜14
上に形成する。詳しくは、半導体ウェーハ10の平面視
において、パッド12の少なくとも一部と重なるように
貫通穴22を形成する。貫通穴22の内側には、絶縁膜
14が露出する。貫通穴22は、パッド12の中央部を
含む領域に形成することが好ましい。これによって、パ
ッド12とバンプとを確実に電気的に接続することがで
きる。貫通穴22は、半導体ウェーハ10の面に対し
て、垂直に立ち上がる壁面にて形成されることが好まし
い。こうすることで、垂直に立ち上がるバンプを形成す
ることができる。貫通穴22は、パッド12の外周を超
えない形状で形成してもよい。これによって、パッド1
2の狭ピッチに対応して、隣同士がショートすることな
く各パッド12にバンプを形成できる。あるいは、貫通
穴22は、パッド12の外周と同じ又はそれを超える形
状で形成しても構わない。なお、貫通穴22の平面形状
は、矩形、円形又はその他の形状であってもよい。
【0052】図示する例とは別に、レジスト層20をエ
ッチングすることで貫通穴22を形成してもよい。この
場合には、レジスト層20は、非感光性のレジストであ
ってもよい。あるいは、レジスト層20は、スクリーン
印刷又はインクジェット方式によって、直接的にパター
ニングするように材料を塗布して形成してもよい。
【0053】図4(A)に示すように、貫通穴22を使
用して絶縁膜14に開口部16を形成する。詳しくは、
パターニングしたレジスト層20をマスクとして、貫通
穴22内の絶縁膜14の部分を除去して、パッド12の
少なくとも一部を露出させる。これによれば、絶縁膜1
4に開口部16を形成する工程と、パッド12に金属層
(バンプ)を形成する工程と、を一度形成したレジスト
層20の貫通穴22を使用して行うことができる。その
ため、レジスト層20の露光、現像又は剥離などを行う
ことによる手間やコストなどを省くことができる。
【0054】絶縁膜14の開口部16は、エッチングで
形成する。エッチングの手段は、化学的、物理的又はこ
れらの性質を組み合わせて利用したもののいずれであっ
てもよい。エッチングの特性は、ドライエッチングなど
の異方性であってもよく、あるいはウェットエッチング
などの等方性であってもよい。ノボラック系の材料はド
ライエッチングしやすい。開口部16は、貫通穴22の
径と等しい径で形成してもよいが、それよりも小さい径
で形成してもよい。開口部16の径を貫通穴22の径よ
りも小さくすれば、貫通穴22内に金属層(バンプ)を
形成することでパッド12の表面を露出させないように
することができる。あるいは、開口部16の径は、例え
ばウェットエッチングを使用することによって、貫通穴
22の径を超えて形成されてもよい。
【0055】次に、レジスト層20の表面およびレジス
ト層24を硬化させる。レジスト層20およびレジスト
層24の硬化は、レジスト層20およびレジスト層24
に架橋反応を生じさせるエネルギーを加えることで行
う。エネルギーは、熱エネルギー、光エネルギー(例え
ば可視光、紫外光)、それらの組み合わせのいずれかを
含んでもよい。これらのエネルギーは、レジスト層20
およびレジスト層24の材料の特性によって使い分ける
ことができる。
【0056】レジスト層20およびレジスト層24は、
樹脂と感光剤(感光基)とを含む。以下に、レジスト層
20およびレジスト層24として、ノボラック系レジス
トを使用した例を示す。具体的には、ノボラック系レジ
ストは、レジスト層20においてはノボラック樹脂と感
光剤とを含む。感光剤は、ナフトキノンジアジド感光剤
であってもよい。またレジスト層24においてはノボラ
ック樹脂を含む。図4(A)に示すように、レジスト層
20およびレジスト層24に熱及び光エネルギーを加え
る。すなわち、レジスト層20およびレジスト層24を
キュア(加熱)し、かつ、光エネルギー36を照射す
る。レジスト層20およびレジスト層24のキュアによ
って、ノボラック樹脂自体に対して、架橋反応を引き起
こすことができる。そして、光エネルギー36によっ
て、ノボラック樹脂の耐熱性の限度を超えない温度で架
橋反応を生じさせることが可能となる。一方、レジスト
層20に含まれるナフトキノンジアジド感光剤は、光エ
ネルギー36のを照射すると、ケテン中間体となって水
分を取り込みやすい状態となる。感光剤は、水分を取り
込むとインデンカルボン酸となってしまい、レジスト全
体のアルカリ性の溶液に対する溶解性が増加してしま
う。
【0057】しかし、光エネルギー36の照射に加えて
レジスト層20およびレジスト層24をキュアすれば、
レジスト層20の水分をなくし、感光剤と水との反応を
妨げて、感光剤とノボラック樹脂との架橋反応を生じさ
せることができる。こうして、レジスト層20およびレ
ジスト層24は、架橋反応によりポリマー化することで
硬化する。詳しくは、レジスト層20およびレジスト層
24は、少なくとも表面が硬化する。表面が硬化すれ
ば、例えばアルカリ性の溶液によってレジスト層20お
よびレジスト層24が溶解することを防止できる。
【0058】レジスト層20およびレジスト層24は、
最表面から約2〜3μmの厚さの範囲内で硬化してもよ
い。レジスト層20およびレジスト層24をキュアする
温度は、感光剤と水との反応を妨げる温度以上であっ
て、レジスト層20およびレジスト層24の耐熱性の限
界の温度よりも小さい範囲であることが好ましい。
【0059】レジスト層20は、100℃以上で加熱し
てもよい。光エネルギー36は、樹脂又は感光剤の少な
くとも一方に対して、架橋反応を作用させる光波であ
る。すなわち、光エネルギー36の波長は、樹脂及び感
光剤の材料に適した領域を選択することができる。
【0060】光エネルギー36は、紫外光(波長1nm
〜360nm程度)、可視光(波長360nm〜830
nm程度)であってもよく、あるいは電子ビームであっ
てもよい。光エネルギー36は、感光剤を反応させる光
波の値よりも、樹脂自体を架橋させる光波の値が大きく
てもよい。これによって、感光剤が急激に反応すること
を抑えることができるので、レジスト層20およびレジ
スト層24の発泡によってパターンが変形することを防
止できる。
【0061】感光剤を反応させる光波として、波長が約
300nm〜600nm(例えば365nmと436n
m)の光波を使用してもよい。樹脂を架橋させる光波と
して、波長が250nm付近(例えば254nm)の光
波を使用してもよい。そして、約300nm〜600n
m(例えば365nmと436nm)の光波のピークよ
りも、250nm付近(例えば254nm)の光波のピ
ークが大きくてもよい。なお、光エネルギー36の照射
には、水銀ランプを使用することができる。また、その
照射量は、レジスト層20およびレジスト層24の厚さ
によって調整すればよい。
【0062】レジスト層20およびレジスト層24を硬
化させる工程は、減圧下において行うことが好ましい。
すなわち、大気圧よりも小さい圧力で、レジスト層20
およびレジスト層24をキュアし、かつ、光エネルギー
36を照射することが好ましい。こうすることで、レジ
スト層20およびレジスト層24の溶剤を飛ばして(揮
発させて)、レジスト層20およびレジスト層24の架
橋反応を促進することができる。レジスト層20および
レジスト層24を硬化させる工程は、例えば約10〜3
0Paに減圧させて行ってもよいが、これよりもさらに
減圧させて行ってもよい。
【0063】なお、絶縁膜14の開口部16をドライエ
ッチングで形成した場合には、ドライエッチングによっ
てレジスト層20がエッチングされても、その後にレジ
スト層20を硬化させるので、その最表面を確実に硬化
させることができる。
【0064】レジスト層20を硬化させる工程は、絶縁
膜14をエッチングする前に行ってもよい。この場合
に、絶縁膜14をエッチングした後に、さらにレジスト
層20を硬化させる工程を行ってもよく、あるいはその
工程を行わなくてもよい。これらによれば、エッチング
する前にレジスト層20を硬化させるので、レジスト層
20におけるドライエッチングなどに対する耐性を高め
ることができる。また、レジスト層24はパターニング
する必要がないため、主成分はノボラック樹脂であり感
光剤が含有されていなくてもよい。
【0065】さらに、レジスト層24の硬化はレジスト
層形成直後であってもよい。その場合、硬化はレジスト
層24に架橋反応を生じさせるエネルギーを加えること
で行う。エネルギーは、熱エネルギー、光エネルギー
(例えば可視光、紫外光)、それらの組み合わせのいず
れかを含んでもよい。これらのエネルギーは、レジスト
層20のパターニング形成可能な範囲で、つまりレジス
ト層20のパターニングに影響を与えない範囲で、さら
にレジスト層24の材料の特性によって使い分けること
ができる。
【0066】その後、次に図4(B)に示すように、貫
通穴22を使用して金属層を形成する。金属層は、単一
層又は複数層からなる。以下に説明する例では金属層
は、第1及び第2の金属層40、44を含む。金属層
は、ニッケル、ニッケルと金の混合物、ニッケルと銅の
混合物、銅、ニッケルと金と銅の混合物、ニッケルと銅
と錫の混合物、ニッケルと金と銅と錫の混合物のいずれ
かにより形成してもよいが、材料はこれに限定されな
い。
【0067】まず、貫通穴22内に第1の金属層40を
形成する。貫通穴22は開口部16に連通しているの
で、第1の金属層40をパッド12に電気的に接続させ
て設けることができる。第1の金属層40は、貫通穴2
2の高さ(レジスト層20の厚さ)と同じ又はその高さ
を超えないように形成する。第1の金属層40は、図示
するように単一層であってもよく、あるいは複数層であ
ってもよい。第1の金属層40は、ニッケル、金又は銅
のいずれか1つ又は複数から形成してもよい。第1の金
属層40は、無電解メッキによって形成してもよい。無
電解メッキにおいて、アルカリ性の溶液を使用して行っ
てもよい。また、無電解メッキにおいて、加熱処理を行
ってもよい。
【0068】本実施の形態では、レジスト層20の表面
およびレジスト層24を硬化させることで、アルカリ性
の溶液や熱によって、貫通穴22の形状が変形しないよ
うに又は変形しにくくすることができる。またパッド部
以外の部分をレジストにより完全に絶縁化し硬化するこ
とで、その後の無電解メッキにおいてのパッド間の電位
の影響を無くすことができメッキの析出速度および化学
的表面処理の速度をパッド間で均一化することができ
る。
【0069】以下に、第1の金属層40としてニッケル
層を形成する例を示す。ニッケル層は、金層と比べてコ
ストが低く、かつ、短時間に形成できる。まず、パッド
12がアルミニウムで形成されている場合には、アルカ
リ性の亜鉛溶液を使用して、パッド12上にジンケート
処理を施す。すなわち、アルミニウム(パッド12)上
の表面を亜鉛に置換する。パッド12にアルカリ性の亜
鉛溶液を設けるときに、半導体ウェーハ10を溶液に浸
してもよい。また、パッド12の表面に亜鉛を析出させ
るときに、パッド12をアルカリ性の亜鉛溶液に浸した
後に、置換した亜鉛を硝酸によって溶解させ、再びアル
カリ性の亜鉛溶液に浸してもよい。また、パッド12に
ジンケート処理を施す前に、半導体チップ10の絶縁膜
14の残さを所定の溶液(例えば弱フッ酸溶液)で溶解
することが好ましい。さらに、絶縁膜14の残さを溶解
した後に、パッド12をアルカリ性の溶液に浸して、パ
ッド12の露出部の酸化膜を除去することが好ましい。
【0070】これらによって、アルミニウム(パッド1
2)の表面を良好に亜鉛に置換することができる。次
に、表面を亜鉛に置換したパッド12に無電解ニッケル
メッキ液を設けて、亜鉛とニッケルの置換反応を経てニ
ッケル層をパッド12上に形成する。この工程は、半導
体ウェーハ10を無電解ニッケルメッキ液に浸して行
う。この場合に、溶液を90℃程度に加熱してもよい。
ニッケル層の高さは、作業温度及び時間、メッキ液の量
及びpH並びにメッキ回数(ターン数)などによって調
整することができる。
【0071】なお、パッド12とニッケル層との間で、
パッド12の表面に置換した亜鉛が残っていてもよい。
これによれば、無電解メッキを行う前にレジスト層20
およびレジスト層24の表面を硬化させるので、アルカ
リ性の溶液を使用することによってレジスト層20およ
びレジスト層24を溶解させずに、あるいは溶解の進行
を遅らせて金属層を形成することができる。また、表面
を硬化させることでレジスト層20の熱による耐性を高
めることができるので、無電解メッキにおいて加熱処理
を行っても、レジスト層20を変形させずに金属層を形
成することができる。
【0072】また、パッド部以外の部分をレジストによ
り完全に絶縁化することで、その後の無電解メッキにお
いてのパッド間の電位の影響を無くすことができメッキ
の析出速度および化学的表面処理の速度をパッド間で均
一化することができる。これらによって、レジスト層2
0のパターン(貫通穴22の形状)を変形させずに、均
一で所望の形状および特性のバンプを形成することがで
きる。上述とは別に、ジンケート処理を行わずに、アル
ミニウムからなるパッド12にパラジウムなどの還元剤
を含む溶液を設けて、その後、無電解ニッケルメッキ液
を設け、パラジウムなどを核としてニッケルを析出さ
せ、パッド12上にニッケル層を形成してもよい。ま
た、パッド12が銅を含む材料からなる場合には、例え
ばパッド12にニッケル層を形成する場合に、パラジウ
ムなどの還元剤を含む溶液をパッド12に設けて、その
後に無電解ニッケル溶液を設けることによって、パラジ
ウムを核としてニッケルを析出させればよい。
【0073】第1の金属層40をその他の金属(上述し
た金、銅など)で形成する場合には、所定の溶液(例え
ば金メッキ液又は銅メッキ液)に半導体ウェーハ10を
浸すことで行うことができる。この場合に、溶液にアル
カリ性のものを使用してもよいし、溶液を加熱させても
よい。
【0074】図4(C)に示すように、必要があれば第
1の金属層40の表面に第2の金属層44を形成する。
第1および第2の金属層40、44をバンプ50と称し
てもよい。第2の金属層44は、第1の金属層40の上
面に形成する。すなわち、第2の金属層44は、金又は
銅などで形成することが好ましい。こうすれば、バンプ
50の先端部分を使用して、配線パターン等との電気的
接続を良好にすることができる。また、バンプ50が上
面のみに金層(第2の金属層44)を有することで、金
層に濡れやすいロウ材(ハンダなど)を、溶融時にバン
プ50の外側に広がりにくくすることができる。第2の
金属層44は、無電解メッキで形成してもよく、例え
ば、第1の金属層40(ニッケル層)に無電解金メッキ
液を設けて、その表面に第2の金属層44(金層)を形
成してもよい。
【0075】次に図4(D)に示すように、レジスト層
20及びレジスト層24を除去する。レジスト層20及
びレジスト層24は、硫酸過酸化水素水混合溶液を使用
して剥離してもよい。
【0076】上述した例に示すように、第1の金属層4
0及び第2の金属層44は、貫通穴22の形状に応じて
形成される。すなわち、金属が等方成長する無電解メッ
キを適用しても、金属層を横(幅)方向への拡がりを抑
えて高さ方向に成長させることができる。さらに、レジ
スト層20は、アルカリ性の溶液を使用しても、あるい
は加熱処理を行っても変形しにくいので、貫通穴22の
形状を変形させずに所望の形状で金属層を形成できる。
【0077】本実施の形態におけるバンプの形成方法に
よれば、レジスト層20をパターニングした後にその表
面を硬化させ、その後のプロセスにおいてレジスト層2
0の形状が変形することを防止でき、パッド間の電位を
均一にすることができる。特に、無電解メッキを使用し
てバンプを形成する場合に、アルカリ性の溶液や加熱処
理に対するレジスト層20の耐性を高めることができる
ので、所望の形状でバンプを形成することができる。し
たがって、パッド12が狭ピッチであっても、隣同士の
パッド12に形成するバンプ50を互いにショートさせ
ることがなく、バンプ50を形成することができる。ま
た、パッド部以外の部分をレジスト層24により完全に
絶縁化することで、その後の無電解メッキにおいてのパ
ッド間の電位の影響を無くすことができメッキの析出速
度および化学的表面処理の速度をパッド間で均一化する
ことができる。
【0078】また、レジスト層20をレジスト層24よ
り先に形成し硬化することにより、レジスト層24を形
成する際、スピンコーターなどの基板を支持する部分が
パッドに直接当たることなく機械的キズから保護され、
さらにレジスト層20も機械的に変形することがない。
【0079】なお、レジスト層20としてポジ型レジス
トを使用した場合を説明したが、本実施の形態における
発明は、ネガ型レジストを使用することを妨げない。す
なわち、レジスト層20として、エネルギー30が照射
されると、溶解性が減少するもの(ネガ型)を使用して
もよい。ネガ型のレジスト層20を使用する場合には、
マスク32の形状は、ポジ型に対して反転形状となる。
【0080】図5は、以上の工程によって形成された半
導体ウェーハ10の断面図である。半導体ウェーハ10
のそれぞれのパッド12には、バンプ50が形成されて
いる。バンプ50の高さは、10μm以上であってもよ
く、例えば13〜22μm程度であってもよい。バンプ
50によって、配線パターン等との電気的接続を容易に
図ることができる。なお、半導体ウェーハ10は、その
後の工程で複数の半導体チップ18に切断される。
【0081】図6は、本実施の形態に係る半導体装置を
示す図である。半導体装置1は、上述のバンプ50を有
する半導体チップ18と、配線パターン62が形成され
た基板60と、複数の外部端子70と、を含む。半導体
チップ18は、フリップチップとして、基板60にフェ
ースダウンボンディングされる。その場合、基板60に
形成された配線パターン62(ランド)と、バンプ50
と、を電気的に接続する。電気的接続には、異方性導電
膜(ACF)や異方性導電ペースト(ACP)等の異方
性導電材料64を使用して、導電粒子をバンプ50と配
線パターン62(特にランド)との間に介在させてもよ
い。あるいは、Au−Au、Au−Sn、ロウ材(ハン
ダを含む)などによる金属接合や、絶縁樹脂の収縮力に
よって、バンプ50と配線パターン62(特にランド)
とを電気的に接続してもよい。外部端子70は、図示し
ないスルーホールなどを介して配線パターン62に電気
的に接続されている。外部端子70は、ハンダボールで
あってもよい。ハンダなどを印刷してリフロー工程を経
て外部端子70を形成してもよい。また、積極的に外部
端子70を形成せずにマザーボード実装時にマザーボー
ド側に塗布されるハンダクリームを利用し、その溶融時
の表面張力で結果的に外部端子を形成してもよい。この
半導体装置は、いわゆるランドグリッドアレイ型の半導
体装置である。
【0082】図示する例とは別に、半導体チップ18を
基板のデバイスホールに配置して、バンプ50と、デバ
イスホールに突出するインナーリードと、を電気的に接
続してもよい。すなわち、本実施の形態で示す発明を、
TAB技術を利用した半導体装置に適用してもよい。な
お、本実施の形態に係る半導体装置の製造方法は、上述
のバンプ50の形成方法によって、半導体ウェーハ10
(又は半導体チップ18)のパッド12に、金属層(第
1の金属層40及び第2の金属層44)を含むバンプを
形成する工程を含む。
【0083】(第2の実施の形態)図7(A)〜図8
(D)は、本発明を適用した第2の実施の形態に係るバ
ンプの形成方法を示す図である。本実施の形態では、第
1の実施の形態で説明した内容を可能な限り適用するこ
とができる。図7(A)に示すように、本実施の形態で
は、半導体ウェーハ10として既にパッド12の一部が
絶縁膜14から開口したものを使用する。すなわち、金
属層を形成するためのレジスト層20を設ける前に、予
め絶縁膜14に開口部16を形成してパッド12の一部
を露出させる。パッド12は、中央部を避けて端部にお
いて絶縁膜14で覆われている。
【0084】図7(A)及び図7(B)に示すように、
レジスト層20をパターニングして、貫通穴22を形成
する。レジスト層20のパターニングは、開口34が形
成されたマスク32を使用して、マスク32越しにエネ
ルギー30を照射することで行う。貫通穴22は、絶縁
膜14の開口部16に連通させて形成する。なお、レジ
スト層20を設ける前に、例えばアルカリ性の溶液を使
用して、ジンケート処理を行ってもよい。これによれ
ば、レジスト層20をアルカリ性の溶液に浸すことを避
けることができる。
【0085】図7(C)に示すように、レジスト層20
をキュアし、かつ、光エネルギー36を照射して、その
表面を硬化させる。詳しくは、上述の実施の形態で説明
した通りである。
【0086】その後、図7(D)に示すように、レジス
ト層24をレジスト層20が形成された以外の基板部分
すべてを覆って設ける。すなわち半導体ウェーハ10に
おけるパッドが形成されていない裏面、および側面にレ
ジスト層24を設ける。これにより、すでにパターニン
グ後表面が硬化されたレジスト層20により、レジスト
層24を形成する際、スピンコーターなどの基板を支持
する部分がパッドに直接当たることなく機械的キズから
保護され、さらにレジスト層20も表面が硬化されてい
るため機械的に変形することがない。
【0087】図8(A)に示すように、レジスト層24
をキュアし、かつ、光エネルギー36を照射して、その
表面を硬化させる。詳しくは、上述の実施の形態で説明
した通りである。
【0088】次に図8(B)〜図8(D)に示すよう
に、貫通穴22に金属層(第1の金属層40及び第2の
金属層44)を形成する。金属層は、無電解メッキによ
り形成する。詳しくは、貫通穴22を使用して(レジス
ト層20を残して)、第1の金属層40及び第2の金属
層44を形成する。第1の金属層40及び第2の金属層
44をバンプ52と称してもよい。第1の金属層40の
形成方法及びその形態は、上述の通りである。
【0089】図8(C)に示すように、レジスト層20
を除去する。上述した例に示すように、第1の金属層4
0は、貫通穴22の形状に応じて形成される。すなわ
ち、金属が等方成長する無電解メッキを適用しても、金
属層を横(幅)方向への拡がりを抑えて高さ方向に成長
させることができる。さらに、レジスト層20は、アル
カリ性の溶液を使用しても、あるいは加熱処理を行って
も変形しにくいので、貫通穴22の形状を変形させずに
所望の形状で金属層を形成できる。
【0090】図8(D)に示すように、必要があれば第
1の金属層40の表面に第2の金属層44を形成する。
第2の金属層44は、レジスト層20を除去した後に形
成する。すなわち、第2の金属層44は、第1の金属層
40の側面を含む表面を覆うように形成する。これによ
って、第1の金属層40(例えばニッケル層)の酸化を
防止できる。第2の金属層44は、単一層又は複数層か
らなり、少なくともその表面は金又は銅又は錫で形成す
ることが好ましい。これによって、金属層を配線パター
ン等に確実に電気的接続を図ることができる。第2の金
属層44は、無電解メッキで形成してもよく、例えば、
第1の金属層40(ニッケル層)に無電解金メッキ液を
設けて、その表面に第2の金属層44(金層)を形成し
てもよい。
【0091】本実施の形態におけるバンプの形成方法に
よっても、上述の実施の形態と同様の効果を得ることが
できる。本実施の形態における半導体装置はバンプ52
が形成された半導体チップを含む。また、半導体装置の
製造方法は、バンプ52の形成する工程を含む。
【0092】図9には、本実施の形態に係る半導体装置
1を実装した回路基板100が示されている。回路基板
100には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板100には例えば
銅などからなる配線パターンが所望の回路となるように
形成されていて、それらの配線パターンと半導体装置1
の外部端子70とを機械的に接続することでそれらの電
気的導通を図る。そして、本発明を適用した半導体装置
1を有する電子機器として、図10にはノート型パーソ
ナルコンピュータ200、図11は携帯電話300が示
されている。
【図面の簡単な説明】
【図1】図1は、本発明を適用した第1の実施の形態に
係るバンプの形成方法を説明する図であり、半導体ウェ
ーハの平面図である。
【図2】図2は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法を説明する図であり、半導体
ウェーハの一部の断面図である。
【図3】図3(A)〜図3(D)は、本発明を適用した
第1の実施の形態に係る半導体装置の製造方法を示す図
である。
【図4】図4(A)〜図4(D)は、本発明を適用した
第1の実施の形態に係る半導体装置の製造方法を示す図
である。
【図5】図5は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法を説明する図である。
【図6】図6は、本発明を適用した第1の実施の形態に
係る半導体装置を示す図である。
【図7】図7(A)〜図7(D)は、本発明を適用した
第2の実施の形態に係る半導体装置の製造方法を示す図
である。
【図8】図8(A)〜図8(D)は、本発明を適用した
第2の実施の形態に係る半導体装置の製造方法を示す図
である。
【図9】図9は、本発明を適用した実施の形態に係る半
導体装置が実装された回路基板を示す図である。
【図10】図10は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図11】図11は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【符号の説明】
10 半導体ウェーハ 12 パッド 14 絶縁膜 16 開口部 20 レジスト層 22 貫通穴 24 レジスト層 30 エネルギー 36 光エネルギー 40 第1の金属層 44 第2の金属層 50 バンプ 52 バンプ

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】半導体素子に形成されたパッド上にバンプ
    を形成するための半導体装置の製造方法において、 前記パッドの上方に第1のレジスト層を形成し、前記パ
    ッドを形成した前記半導体素子の裏面および側面に第2
    のレジスト層を形成し、前記第2のレジスト層に架橋反
    応を生じさせるエネルギーを加えて前記第2のレジスト
    層を硬化し、前記第1のレジスト層をパターニングし、
    前記パターニングした前記第1のレジスト層に架橋反応
    を生じさせるエネルギーを加えて前記レジスト層の表面
    を硬化し、パターニングにより前記第1のレジスト層に
    形成した貫通穴内に前記パッドと電気的に接続する金属
    層を形成する工程を含む半導体装置の製造方法。
  2. 【請求項2】半導体素子に形成されたパッド上にバンプ
    を形成するための半導体装置の製造方法において、 前記パッドの上方に第1のレジスト層を形成し、前記第
    1のレジスト層に貫通穴を有するようにレジスト層をパ
    ターニングし、前記パターニングした前記第1のレジス
    ト層に架橋反応を生じさせるエネルギーを加えて前記第
    1のレジスト層の表面を硬化し、前記半導体素子の裏面
    および側面に第2のレジスト層を形成し、前記第2のレ
    ジスト層に架橋反応を生じさせるエネルギーを加えて前
    記第2のレジスト層を硬化し、前記貫通穴内に前記パッ
    ドと電気的に接続する金属層を形成する工程を含む半導
    体装置の製造方法。
  3. 【請求項3】半導体素子に形成されたパッド上にバンプ
    を形成するための半導体装置の製造方法において、 前記パッドの上方に第1のレジスト層を形成し、前記半
    導体素子の裏面および側面に第2のレジスト層を形成
    し、前記パッド上方に貫通穴を有するように前記第1の
    レジスト層をパターニングし、前記第1のレジスト層お
    よび前記第2のレジスト層に同時に架橋反応を生じさせ
    るエネルギーを加えて前記第1及び第2のレジスト層の
    表面を硬化し、前記貫通穴内に前記パッドと電気的に接
    続する金属層を形成する工程を含む半導体装置の製造方
    法。
  4. 【請求項4】請求項1から請求項3のいずれかに記載の
    半導体装置の製造方法において、 前記第1のレジスト層を少なくとも硬度20HV以上に
    硬化させる半導体装置の製造方法。
  5. 【請求項5】請求項1から請求項3のいずれかに記載の
    半導体装置の製造方法において、 前記第2のレジスト層、および、パターニングした前記
    第1のレジスト層をキュアし、かつ、光エネルギーを照
    射する半導体装置の製造方法。
  6. 【請求項6】請求項1から請求項3のいずれかに記載の
    半導体装置の製造方法において、 前記第1のレジスト層、および、第2のレジスト層は、
    樹脂及び感光剤を主成分とし、前記光エネルギーは、前
    記感光剤を反応させる光波と、前記樹脂を架橋させる光
    波を有する半導体装置の製造方法。
  7. 【請求項7】請求項6記載の半導体装置の製造方法にお
    いて、 前記樹脂は、ノボラック樹脂である半導体装置の製造方
    法。
  8. 【請求項8】請求項6又は請求項7に記載の半導体装置
    の製造方法において、 前記第1のレジスト層、および第2のレジスト層を加熱
    することで前記感光剤が水と反応することを妨げて、前
    記感光剤と前記樹脂とで架橋反応を生じさせ前記レジス
    ト層をキュアする半導体装置の製造方法。
  9. 【請求項9】請求項1から請求項8のいずれかに記載の
    半導体装置の製造方法において、 前記金属層を無電解メッキによって形成する半導体装置
    の製造方法。
  10. 【請求項10】請求項9記載の半導体装置の製造方法に
    おいて、 アルカリ性の溶液を用いて無電界メッキを行う半導体装
    置の製造方法。
  11. 【請求項11】請求項1から請求項10のいずれかに記
    載の半導体装置の製造方法において、 前記金属層を、ニッケル、ニッケルと金の混合物、ニッ
    ケルと銅の混合物、銅、ニッケルと金と銅の混合物、ニ
    ッケルと銅と錫の混合物、ニッケルと金と銅と錫の混合
    物のいずれかにより形成する半導体装置の製造方法。
  12. 【請求項12】請求項1から請求項11のいずれかに記
    載の半導体装置の製造方法によって、半導体素子の前記
    パッドに、前記金属層を含むバンプを形成する工程を含
    む半導体装置の製造方法。
  13. 【請求項13】請求項12に記載の半導体装置の製造方
    法で製造されてなる半導体装置。
  14. 【請求項14】請求項12に記載の半導体装置を搭載し
    た回路基板。
  15. 【請求項15】請求項12に記載の半導体装置を有する
    電子機器。
  16. 【請求項16】半導体素子に形成されてなるパッド上に
    バンプを形成するための半導体装置の製造方法におい
    て、前記パッドの上方にレジスト層を塗布し、前記半導
    体素子の裏面および側面に第2のレジスト層を塗布し、
    前記パッド上方の前記第1のレジスト層に形成した貫通
    穴内に前記パッドと電気的に接続する金属層を形成する
    工程を含む半導体装置の製造方法。
JP2001097546A 2001-03-29 2001-03-29 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2002299363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001097546A JP2002299363A (ja) 2001-03-29 2001-03-29 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001097546A JP2002299363A (ja) 2001-03-29 2001-03-29 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002299363A true JP2002299363A (ja) 2002-10-11

Family

ID=18951319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001097546A Withdrawn JP2002299363A (ja) 2001-03-29 2001-03-29 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2002299363A (ja)

Similar Documents

Publication Publication Date Title
US7355280B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
JP3736607B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100712772B1 (ko) Ic 칩을 지지 기판에 본딩하는 방법
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JPH08213423A (ja) 半導体素子上に導電バンプを形成する方法
JP2007157879A (ja) 半導体装置及びその製造方法、並びに半導体ウェーハ
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
US20090032940A1 (en) Conductor Bump Method and Apparatus
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2002299363A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003297977A (ja) 電子部品の製造方法
JP2002353261A (ja) バンプの設計方法および形成方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP4461628B2 (ja) 半導体パッケージの製造方法
JPH04323838A (ja) 半導体素子の実装方法
JP2003338583A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100403359B1 (ko) 반도체패키지의제조방법
JPH02304945A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20041027