JP2002359245A - 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 - Google Patents
配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器Info
- Publication number
- JP2002359245A JP2002359245A JP2002050470A JP2002050470A JP2002359245A JP 2002359245 A JP2002359245 A JP 2002359245A JP 2002050470 A JP2002050470 A JP 2002050470A JP 2002050470 A JP2002050470 A JP 2002050470A JP 2002359245 A JP2002359245 A JP 2002359245A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- catalyst
- forming
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの製造における配線パターンの
形成工程で、全面薄膜形成工程（スパッタ）及びエッチ
ング工程を必要とせず、ウェハの全面に亘って均一な再
配線を形成することができる配線パターンの形成方法、
半導体装置及びその製造方法、回路基板及びその製造方
法、並びに電気光学装置及び電子機器を提供する。 【解決手段】 （１）触媒を全面に設ける工程、（２）
配線パターン形成領域にレジストを形成する工程、
（３）触媒を不活性化もしくは除去する工程、（４）レ
ジストを剥離し、配線パターンに無電解メッキを行う工
程を含む。尚、（２）〜（４）の工程に代えて、レジス
トを形成せずに配線パターンが形成される領域以外の領
域に形成された触媒をレーザ等を用いて除去するように
しても良い。
形成工程で、全面薄膜形成工程（スパッタ）及びエッチ
ング工程を必要とせず、ウェハの全面に亘って均一な再
配線を形成することができる配線パターンの形成方法、
半導体装置及びその製造方法、回路基板及びその製造方
法、並びに電気光学装置及び電子機器を提供する。 【解決手段】 （１）触媒を全面に設ける工程、（２）
配線パターン形成領域にレジストを形成する工程、
（３）触媒を不活性化もしくは除去する工程、（４）レ
ジストを剥離し、配線パターンに無電解メッキを行う工
程を含む。尚、（２）〜（４）の工程に代えて、レジス
トを形成せずに配線パターンが形成される領域以外の領
域に形成された触媒をレーザ等を用いて除去するように
しても良い。
Description
【０００１】
【発明の属する技術分野】本発明は、配線パターンの形
成方法、半導体装置及びその製造方法、回路基板及びそ
の製造方法、並びに電気光学装置及び電子機器に関する
成方法、半導体装置及びその製造方法、回路基板及びそ
の製造方法、並びに電気光学装置及び電子機器に関する
【０００２】
【従来の技術】半導体装置の高密度化を追求すると、ベ
アチップ実装が理想的である。しかしながら、ベアチッ
プは、品質保証及び取り扱いが難しい。そこで、ＣＳＰ
（ChipScale/Size Package）が適用された半導体装置が
開発されている。ＣＳＰについての正式な定義はない
が、一般にパッケージサイズがＩＣチップと同じか、Ｉ
Ｃチップより僅かに大きいＩＣパッケージと解されてい
る。
アチップ実装が理想的である。しかしながら、ベアチッ
プは、品質保証及び取り扱いが難しい。そこで、ＣＳＰ
（ChipScale/Size Package）が適用された半導体装置が
開発されている。ＣＳＰについての正式な定義はない
が、一般にパッケージサイズがＩＣチップと同じか、Ｉ
Ｃチップより僅かに大きいＩＣパッケージと解されてい
る。
【０００３】ＣＳＰは、半導体チップの電極に電気的に
接続される再配線を有する。従来、この再配線は、スパ
ッタ等によって全面的に設けられた金属箔をエッチング
することによって形成されていた。あるいは、全面的に
設けられた金属箔上において選択的に電気メッキを行
い、その後に金属箔をエッチングすることで形成されて
いた。
接続される再配線を有する。従来、この再配線は、スパ
ッタ等によって全面的に設けられた金属箔をエッチング
することによって形成されていた。あるいは、全面的に
設けられた金属箔上において選択的に電気メッキを行
い、その後に金属箔をエッチングすることで形成されて
いた。
【０００４】
【発明が解決しようとする課題】しかしながら、金属箔
のエッチング工程は煩雑であるとともに、同工程によっ
て金属の廃液が生ずる場合があった。また、金属箔を形
成する際にスパッタ等の装置を使用すると装置コストが
上昇し、またバッチ処理が不可能なため短時間で大量の
処理をするのは困難であった。
のエッチング工程は煩雑であるとともに、同工程によっ
て金属の廃液が生ずる場合があった。また、金属箔を形
成する際にスパッタ等の装置を使用すると装置コストが
上昇し、またバッチ処理が不可能なため短時間で大量の
処理をするのは困難であった。
【０００５】本発明は、上記事情に鑑みてなされたもの
であり、全面薄膜形成工程（スパッタ）及びエッチング
工程を必要とせず、ウェハの全面に亘って均一な再配線
を形成することができる配線パターンの形成方法、半導
体装置及びその製造方法、回路基板及びその製造方法、
並びに電気光学装置及び電子機器を提供することを目的
とする。
であり、全面薄膜形成工程（スパッタ）及びエッチング
工程を必要とせず、ウェハの全面に亘って均一な再配線
を形成することができる配線パターンの形成方法、半導
体装置及びその製造方法、回路基板及びその製造方法、
並びに電気光学装置及び電子機器を提供することを目的
とする。
【０００６】
【課題を解決するための手段】（１）上記課題を解決す
るために、本発明の第１の観点による配線パターンの形
成方法は、触媒を配線パターンの形成領域で露出させて
設ける第１工程と、前記触媒の露出領域に導電材料を析
出させる無電解メッキを行い、前記導電材料で前記配線
パターンを形成する第２工程とを含む配線パターンの形
成方法において、前記第１工程は、触媒を基板の全面に
設ける工程と、前記基板の全面に設けられた触媒の内、
前記配線パターンの形成領域に相当する領域以外の領域
に設けられた前記触媒を全て除去して、前記配線パター
ンの形成領域に相当する領域のみに前記触媒の露出領域
を形成する工程とを含むことを特徴としている。 （２）ここで、本発明の第１の観点による配線パターン
の形成方法は、前記触媒の除去が、前記配線パターンの
形成領域に相当する領域以外の領域内でレーザ光を走査
しつつ照射して行うことが好適である。 （３）本発明の第２の観点による配線パターンの形成方
法は、触媒を配線パターンの形成領域で露出させて設け
る第１工程と、前記触媒の露出領域に導電材料を析出さ
せる無電解メッキを行い、前記導電材料で前記配線パタ
ーンを形成する第２工程とを含む配線パターンの形成方
法において、前記第１工程は、触媒を基板の全面に設け
る工程と、レジストを前記配線パターンの形成領域に相
当する領域全てに設ける工程と、前記レジストの形成領
域以外の触媒を不活性化する工程と、前記レジストを剥
離して、前記触媒の露出領域を前記配線パターンの形成
領域に対応させる工程とを含むことを特徴としている。 （４）本発明の第３の観点による配線パターンの形成方
法は、触媒を配線パターンの形成領域で露出させて設け
る第１工程と、前記触媒の露出領域に導電材料を析出さ
せる無電解メッキを行い、前記導電材料で前記配線パタ
ーンを形成する第２工程とを含む配線パターンの形成方
法において、前記第１工程は、触媒を基板の全面に設け
る工程と、レジストを前記配線パターンの形成領域に相
当する領域全てに設ける工程と、前記レジストの形成領
域以外の触媒を除去する工程と、前記レジストを剥離し
て、前記触媒の露出領域を前記配線パターンの形成領域
に対応させる工程とを含むことを特徴としている。これ
らの本発明によれば、配線パターンの形成領域のみに導
電材料を設けることができる。即ち、全面的に導電材料
を形成する必要がなく、導電材料のエッチング工程を削
除することができる。これによって、全面的に導電材料
を設けることによって発生する応力を防ぐことができ、
エッチングの工程で生ずる廃液の処理も必要なくなる。
従って、信頼性を落とすことなく、より簡単な工程で配
線パターンを形成することができる。また、導電材料を
設けるために必要な触媒をレジストを用いて選択的に形
成することができ、微細な配線パターンでもウェハの全
面で均一に形成させ得ることが可能になる。 （５）上記第３の観点による配線パターンの形成方法
は、前記触媒を除去する工程が、物理的方法、化学的方
法、及び熱的方法の何れか一つの方法を用いて前記触媒
を除去する工程であることが好ましい。 （６）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記第１工程が、前記基板の全面に設
けた前記触媒に対して熱的な処理を行う工程を更に含む
ことが好適である。これにより、基板と触媒との密着性
が高まり、後工程を行う際に触媒が隔離するといった不
具合を防止することができる。 （７）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記レジストが、ポジ型のレジストで
あることが好ましい。これにより、線幅が狭い細線の形
成が容易となる。 （８）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記レジストが、印刷によって設けら
れることが好適である。 （９）上記第１の観点又は第３の観点による配線パター
ンの形成方法は、前記導電材料が、銅であっても良い。 （１０）上記第１の観点又は第３の観点による配線パタ
ーンの形成方法は、前記導電材料が、複数の異種金属で
あり、前記配線パターンを２層で形成しても良い。 （１１）上記第１の観点又は第３の観点による配線パタ
ーンの形成方法は、前記導電材料がニッケル及び銅であ
り、前記配線パターンを、前記ニッケルからなる第１層
及び前記銅からなる第２層で形成することを特徴として
いる。これによって、必要に応じて配線パターンの材料
を選択することができる。 （１２）本発明の半導体装置の製造方法は、複数の電極
と、それぞれの電極の一部を露出した開口部が形成され
た絶縁層とを有する半導体チップの前記絶縁層上に、上
記第１の観点又は第３の観点による配線パターンの形成
方法を用いて前記配線パターンを形成することを特徴と
している。 （１３）本発明の半導体装置の製造方法は、前記絶縁層
が、樹脂層であっても良い。 （１４）本発明の半導体装置の製造方法は、前記絶縁層
が、酸化膜層であっても良い。 （１５）本発明の半導体装置の製造方法は、前記開口部
をレーザによって形成しても良い。 （１６）本発明の半導体装置の製造方法は、前記第１工
程が、前記開口部を介して前記電極上に少なくとも一層
の導電層を形成する工程を更に含み、前記第２工程は、
前記導電材料を、前記導電層の上を通るように形成して
も良い。 （１７）本発明の半導体装置の製造方法は、前記第２工
程で形成された導電材料の一部に、バンプを形成する工
程を更に含んでも良い。 （１８）本発明の半導体装置は、上記の半導体製造方法
で製造される。 （１９）本発明の回路基板は、上記の半導体装置を搭載
する。 （２０）本発明の電気光学装置は、上記の半導体装置を
搭載する。 （２１）本発明の電子機器は、上記の半導体装置を有す
る。 （２２）本発明の回路基板の製造方法は、基板上に配線
パターンが形成された回路基板の製造方法であって、前
記基板上に、上記第１の観点又は第３の観点による配線
パターンの形成方法を用いて前記配線パターンを形成す
る工程を含む。 （２３）本発明の回路基板の製造方法は、前記配線パタ
ーンを形成する前に、前記基板の表面処理を行う工程を
含むことが好ましい。 （２４）本発明の回路基板は、上記の回路基板の製造方
法で製造される。 （２５）本発明の電気光学装置は、基板上の一部に、上
記第１の観点又は第３の観点による配線パターンの形成
方法を用いて形成された配線パターンを有することを特
徴としている。 （２６）本発明の電気光学装置は、前記配線パターンの
形成位置に半導体装置が搭載していても良い。 （２７）本発明の電気光学装置は、前記半導体装置とし
て、上記の半導体装置を搭載する。 （２８）本発明の電子機器は、上記の電気光学装置と、
前記電気光学装置を収容する筐体とを備える。
るために、本発明の第１の観点による配線パターンの形
成方法は、触媒を配線パターンの形成領域で露出させて
設ける第１工程と、前記触媒の露出領域に導電材料を析
出させる無電解メッキを行い、前記導電材料で前記配線
パターンを形成する第２工程とを含む配線パターンの形
成方法において、前記第１工程は、触媒を基板の全面に
設ける工程と、前記基板の全面に設けられた触媒の内、
前記配線パターンの形成領域に相当する領域以外の領域
に設けられた前記触媒を全て除去して、前記配線パター
ンの形成領域に相当する領域のみに前記触媒の露出領域
を形成する工程とを含むことを特徴としている。 （２）ここで、本発明の第１の観点による配線パターン
の形成方法は、前記触媒の除去が、前記配線パターンの
形成領域に相当する領域以外の領域内でレーザ光を走査
しつつ照射して行うことが好適である。 （３）本発明の第２の観点による配線パターンの形成方
法は、触媒を配線パターンの形成領域で露出させて設け
る第１工程と、前記触媒の露出領域に導電材料を析出さ
せる無電解メッキを行い、前記導電材料で前記配線パタ
ーンを形成する第２工程とを含む配線パターンの形成方
法において、前記第１工程は、触媒を基板の全面に設け
る工程と、レジストを前記配線パターンの形成領域に相
当する領域全てに設ける工程と、前記レジストの形成領
域以外の触媒を不活性化する工程と、前記レジストを剥
離して、前記触媒の露出領域を前記配線パターンの形成
領域に対応させる工程とを含むことを特徴としている。 （４）本発明の第３の観点による配線パターンの形成方
法は、触媒を配線パターンの形成領域で露出させて設け
る第１工程と、前記触媒の露出領域に導電材料を析出さ
せる無電解メッキを行い、前記導電材料で前記配線パタ
ーンを形成する第２工程とを含む配線パターンの形成方
法において、前記第１工程は、触媒を基板の全面に設け
る工程と、レジストを前記配線パターンの形成領域に相
当する領域全てに設ける工程と、前記レジストの形成領
域以外の触媒を除去する工程と、前記レジストを剥離し
て、前記触媒の露出領域を前記配線パターンの形成領域
に対応させる工程とを含むことを特徴としている。これ
らの本発明によれば、配線パターンの形成領域のみに導
電材料を設けることができる。即ち、全面的に導電材料
を形成する必要がなく、導電材料のエッチング工程を削
除することができる。これによって、全面的に導電材料
を設けることによって発生する応力を防ぐことができ、
エッチングの工程で生ずる廃液の処理も必要なくなる。
従って、信頼性を落とすことなく、より簡単な工程で配
線パターンを形成することができる。また、導電材料を
設けるために必要な触媒をレジストを用いて選択的に形
成することができ、微細な配線パターンでもウェハの全
面で均一に形成させ得ることが可能になる。 （５）上記第３の観点による配線パターンの形成方法
は、前記触媒を除去する工程が、物理的方法、化学的方
法、及び熱的方法の何れか一つの方法を用いて前記触媒
を除去する工程であることが好ましい。 （６）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記第１工程が、前記基板の全面に設
けた前記触媒に対して熱的な処理を行う工程を更に含む
ことが好適である。これにより、基板と触媒との密着性
が高まり、後工程を行う際に触媒が隔離するといった不
具合を防止することができる。 （７）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記レジストが、ポジ型のレジストで
あることが好ましい。これにより、線幅が狭い細線の形
成が容易となる。 （８）上記第２の観点又は第３の観点による配線パター
ンの形成方法は、前記レジストが、印刷によって設けら
れることが好適である。 （９）上記第１の観点又は第３の観点による配線パター
ンの形成方法は、前記導電材料が、銅であっても良い。 （１０）上記第１の観点又は第３の観点による配線パタ
ーンの形成方法は、前記導電材料が、複数の異種金属で
あり、前記配線パターンを２層で形成しても良い。 （１１）上記第１の観点又は第３の観点による配線パタ
ーンの形成方法は、前記導電材料がニッケル及び銅であ
り、前記配線パターンを、前記ニッケルからなる第１層
及び前記銅からなる第２層で形成することを特徴として
いる。これによって、必要に応じて配線パターンの材料
を選択することができる。 （１２）本発明の半導体装置の製造方法は、複数の電極
と、それぞれの電極の一部を露出した開口部が形成され
た絶縁層とを有する半導体チップの前記絶縁層上に、上
記第１の観点又は第３の観点による配線パターンの形成
方法を用いて前記配線パターンを形成することを特徴と
している。 （１３）本発明の半導体装置の製造方法は、前記絶縁層
が、樹脂層であっても良い。 （１４）本発明の半導体装置の製造方法は、前記絶縁層
が、酸化膜層であっても良い。 （１５）本発明の半導体装置の製造方法は、前記開口部
をレーザによって形成しても良い。 （１６）本発明の半導体装置の製造方法は、前記第１工
程が、前記開口部を介して前記電極上に少なくとも一層
の導電層を形成する工程を更に含み、前記第２工程は、
前記導電材料を、前記導電層の上を通るように形成して
も良い。 （１７）本発明の半導体装置の製造方法は、前記第２工
程で形成された導電材料の一部に、バンプを形成する工
程を更に含んでも良い。 （１８）本発明の半導体装置は、上記の半導体製造方法
で製造される。 （１９）本発明の回路基板は、上記の半導体装置を搭載
する。 （２０）本発明の電気光学装置は、上記の半導体装置を
搭載する。 （２１）本発明の電子機器は、上記の半導体装置を有す
る。 （２２）本発明の回路基板の製造方法は、基板上に配線
パターンが形成された回路基板の製造方法であって、前
記基板上に、上記第１の観点又は第３の観点による配線
パターンの形成方法を用いて前記配線パターンを形成す
る工程を含む。 （２３）本発明の回路基板の製造方法は、前記配線パタ
ーンを形成する前に、前記基板の表面処理を行う工程を
含むことが好ましい。 （２４）本発明の回路基板は、上記の回路基板の製造方
法で製造される。 （２５）本発明の電気光学装置は、基板上の一部に、上
記第１の観点又は第３の観点による配線パターンの形成
方法を用いて形成された配線パターンを有することを特
徴としている。 （２６）本発明の電気光学装置は、前記配線パターンの
形成位置に半導体装置が搭載していても良い。 （２７）本発明の電気光学装置は、前記半導体装置とし
て、上記の半導体装置を搭載する。 （２８）本発明の電子機器は、上記の電気光学装置と、
前記電気光学装置を収容する筐体とを備える。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態による配線パターンの形成方法、半導体装置及び
その製造方法、回路基板及びその製造方法、並びに電気
光学装置及び電子機器について詳細に説明する。
施形態による配線パターンの形成方法、半導体装置及び
その製造方法、回路基板及びその製造方法、並びに電気
光学装置及び電子機器について詳細に説明する。
【０００８】〔第１実施形態〕図１〜図３は、本発明の
第１実施形態による配線パターンの形成方法を示す工程
図である。尚、本発明の半導体装置の製造方法及び回路
基板の製造方法は、本発明の配線パターンの形成方法を
含んでいるため、以下の説明においては、配線パターン
の形成方法と半導体装置の製造方法を特に区別せずに説
明する。
第１実施形態による配線パターンの形成方法を示す工程
図である。尚、本発明の半導体装置の製造方法及び回路
基板の製造方法は、本発明の配線パターンの形成方法を
含んでいるため、以下の説明においては、配線パターン
の形成方法と半導体装置の製造方法を特に区別せずに説
明する。
【０００９】本実施形態では、基板１０上に直に配線パ
ターン１４を形成している。ここで、基板１０は、例え
ばＳｉ等の半導体基板、ガラス基板、又はポリイミド、
エポキシ樹脂、若しくはアクリル樹脂等からなる樹脂基
板である。また、基板１０は、ある程度の硬度を有する
基板であっても良く、フレキシブル基板のような可撓性
を有していても良い。
ターン１４を形成している。ここで、基板１０は、例え
ばＳｉ等の半導体基板、ガラス基板、又はポリイミド、
エポキシ樹脂、若しくはアクリル樹脂等からなる樹脂基
板である。また、基板１０は、ある程度の硬度を有する
基板であっても良く、フレキシブル基板のような可撓性
を有していても良い。
【００１０】［第１工程］まず、図１（Ａ）に示すよう
に、基板１０上の全面に触媒１１を形成する。尚、基板
１０がポリイミド、エポキシ樹脂、若しくはアクリル樹
脂等からなる樹脂基板である場合には、触媒１１を形成
する前にアルカリ処理又はクロム酸処理等を施して、基
板１０の表面を荒らしておく必要がある。ここで、触媒
１１はパラジウム（Ｐｄ）である。触媒１１の形成方法
は、例えば基板１０をパラジウム及びスズを含む混合溶
液に浸し、その後、塩酸等の酸で処理する。かかる処理
を行うことによりパラジウムのみを触媒１１として形成
することができる。尚、基板１０上の全面に触媒１１を
形成した後でベーク処理を施すことが、基板１０と触媒
１１との密着性を高める上で好ましい。
に、基板１０上の全面に触媒１１を形成する。尚、基板
１０がポリイミド、エポキシ樹脂、若しくはアクリル樹
脂等からなる樹脂基板である場合には、触媒１１を形成
する前にアルカリ処理又はクロム酸処理等を施して、基
板１０の表面を荒らしておく必要がある。ここで、触媒
１１はパラジウム（Ｐｄ）である。触媒１１の形成方法
は、例えば基板１０をパラジウム及びスズを含む混合溶
液に浸し、その後、塩酸等の酸で処理する。かかる処理
を行うことによりパラジウムのみを触媒１１として形成
することができる。尚、基板１０上の全面に触媒１１を
形成した後でベーク処理を施すことが、基板１０と触媒
１１との密着性を高める上で好ましい。
【００１１】次に、図１（Ｂ）に示すように、触媒１１
上に配線パターンが形成される領域に、レジストとして
のフォトレジスト１２を形成する。尚、レジストはポジ
タイプでもネガタイプでも良いが、剥離現像の容易さと
細線の形成の容易さとを考慮するとポジタイプであるこ
とが好ましい。本実施形態では、ポジレジストを用いる
場合を例に挙げて説明する。
上に配線パターンが形成される領域に、レジストとして
のフォトレジスト１２を形成する。尚、レジストはポジ
タイプでもネガタイプでも良いが、剥離現像の容易さと
細線の形成の容易さとを考慮するとポジタイプであるこ
とが好ましい。本実施形態では、ポジレジストを用いる
場合を例に挙げて説明する。
【００１２】ここで、フォトレジスト１２は、触媒１１
上の全面にフォトレジスト１２を塗布した後で、所定の
パターンが形成されたマスクを介してフォトレジスト１
２を感光し、感光されたフォトレジストを現像すること
で形成（パターニング）される。また、フォトレジスト
１２を形成する場合には、以上の工程に代えて、粘性の
あるレジストを印刷してフォトレジスト１２と同様の形
状のレジストを形成しても良い。あるいは、インクジェ
ット装置等の吐出装置を用いて、触媒１１上のフォトレ
ジスト１２を形成すべき位置に、粘性のあるレジストを
吐出して印刷することにより形成することもできる。
上の全面にフォトレジスト１２を塗布した後で、所定の
パターンが形成されたマスクを介してフォトレジスト１
２を感光し、感光されたフォトレジストを現像すること
で形成（パターニング）される。また、フォトレジスト
１２を形成する場合には、以上の工程に代えて、粘性の
あるレジストを印刷してフォトレジスト１２と同様の形
状のレジストを形成しても良い。あるいは、インクジェ
ット装置等の吐出装置を用いて、触媒１１上のフォトレ
ジスト１２を形成すべき位置に、粘性のあるレジストを
吐出して印刷することにより形成することもできる。
【００１３】以上の工程が終了すると、触媒１１を除去
又は不活性化させるべく、図１（Ｂ）に示した基板を処
理液１３に浸す工程を行う。尚、図２（Ａ）において
は、基板を処理液１３に浸した状態を模式的に示してい
る。
又は不活性化させるべく、図１（Ｂ）に示した基板を処
理液１３に浸す工程を行う。尚、図２（Ａ）において
は、基板を処理液１３に浸した状態を模式的に示してい
る。
【００１４】触媒１１を不活性化する場合には、本処理
液として無電解メッキの際に触媒毒となる鉛等の金属を
極微量含んだ液を用いればよい。または、市販されてい
るプリント基板配線時の電極間のショート防止のための
処理液を転用してもよい。触媒１１を除去する場合に
は、下地表面を物理的、化学的、又は熱的にライトエッ
チすることで、触媒を下地ごと除去する方法を用いても
良い。
液として無電解メッキの際に触媒毒となる鉛等の金属を
極微量含んだ液を用いればよい。または、市販されてい
るプリント基板配線時の電極間のショート防止のための
処理液を転用してもよい。触媒１１を除去する場合に
は、下地表面を物理的、化学的、又は熱的にライトエッ
チすることで、触媒を下地ごと除去する方法を用いても
良い。
【００１５】ここで、物理的な方法（ドライエッチン
グ）による場合は、ＲＩＥ（ReactiveIon Etching）又
はＩＣＰ（Inductively Coupled Plasma）等のエッチン
グ装置を用いて触媒１１を除去する。このとき使用する
反応性ガスは、例えばＣＦ4、ＣＨＦ3、又はＯ2等であ
る。また、化学的な方法（ウェットエッチング）による
場合は、例えばＨＦとＨＮＯ3とを混合したエッチャン
トを用いて触媒１１を除去する。更に、熱的な方法（ア
ッシング、レーザ等）で触媒１１を除去する場合には、
Ｏ2プラズマによるプラズマアッシング装置を用いて触
媒１１を除去し、又は、ＹＡＧレーザの第２高調波をフ
ォトレジスト１２が形成された基板１０上の触媒１１が
露出している領域、あるいは基板全面に照射して触媒１
１を除去する。
グ）による場合は、ＲＩＥ（ReactiveIon Etching）又
はＩＣＰ（Inductively Coupled Plasma）等のエッチン
グ装置を用いて触媒１１を除去する。このとき使用する
反応性ガスは、例えばＣＦ4、ＣＨＦ3、又はＯ2等であ
る。また、化学的な方法（ウェットエッチング）による
場合は、例えばＨＦとＨＮＯ3とを混合したエッチャン
トを用いて触媒１１を除去する。更に、熱的な方法（ア
ッシング、レーザ等）で触媒１１を除去する場合には、
Ｏ2プラズマによるプラズマアッシング装置を用いて触
媒１１を除去し、又は、ＹＡＧレーザの第２高調波をフ
ォトレジスト１２が形成された基板１０上の触媒１１が
露出している領域、あるいは基板全面に照射して触媒１
１を除去する。
【００１６】上記の工程を経ることにより、フォトレジ
スト１２でカバーされている領域以外の、外部に露出し
た領域の触媒１１を不活性化又は除去することが可能で
ある。図２（Ｂ）は、触媒１１を除去又は不活性化させ
る処理を行った後で、カバーしていたレジストを剥離し
た状態を模式的に示す図である。図２（Ｂ）に示すよう
に、フォトレジスト１２が形成されていた領域では、活
性な触媒が存在している触媒形成領域２０が露出する。
この触媒形成領域２０以外の領域２１では、不活性な触
媒が存在し、又は触媒が除去された状態になる。
スト１２でカバーされている領域以外の、外部に露出し
た領域の触媒１１を不活性化又は除去することが可能で
ある。図２（Ｂ）は、触媒１１を除去又は不活性化させ
る処理を行った後で、カバーしていたレジストを剥離し
た状態を模式的に示す図である。図２（Ｂ）に示すよう
に、フォトレジスト１２が形成されていた領域では、活
性な触媒が存在している触媒形成領域２０が露出する。
この触媒形成領域２０以外の領域２１では、不活性な触
媒が存在し、又は触媒が除去された状態になる。
【００１７】［第２工程］以上説明した第１工程を終え
ると、第２工程が行われる。第２工程では、まず前述の
触媒形成領域２０上にのみ配線パターン１４を無電解メ
ッキにより形成する。フォトレジスト１２を剥離した状
態で、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。本実施形態においては、無電解メッキ
として無電解銅メッキを行った。その結果、触媒形成領
域２０上にのみ、銅が形成できた。図３（Ａ）は、触媒
形成領域２０上にのみ配線パターン１４が形成された状
態を示している。以上の第１工程及び第２工程を経るこ
とにより、図３（Ｂ）に示すように、基板１０上に、配
線パターン１４を形成することができた。
ると、第２工程が行われる。第２工程では、まず前述の
触媒形成領域２０上にのみ配線パターン１４を無電解メ
ッキにより形成する。フォトレジスト１２を剥離した状
態で、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。本実施形態においては、無電解メッキ
として無電解銅メッキを行った。その結果、触媒形成領
域２０上にのみ、銅が形成できた。図３（Ａ）は、触媒
形成領域２０上にのみ配線パターン１４が形成された状
態を示している。以上の第１工程及び第２工程を経るこ
とにより、図３（Ｂ）に示すように、基板１０上に、配
線パターン１４を形成することができた。
【００１８】以上説明した第１実施形態により製造され
る半導体装置は、例えばフェースダウン型の半導体装置
の一形態であるＣＳＰ（Chip Size／Scale Package）で
ある。また、本実施形態により製造される回路基板は、
半導体素子等の電子部品を搭載する電子回路基板、又
は、回路基板同士を電気的に接続するための中継用の回
路基板である。更に、本実施形態を用いて液晶表示装
置、有機ＥＬ（Electroluminescence）装置が備える基
板の一部に配線パターンを形成することもできる。
る半導体装置は、例えばフェースダウン型の半導体装置
の一形態であるＣＳＰ（Chip Size／Scale Package）で
ある。また、本実施形態により製造される回路基板は、
半導体素子等の電子部品を搭載する電子回路基板、又
は、回路基板同士を電気的に接続するための中継用の回
路基板である。更に、本実施形態を用いて液晶表示装
置、有機ＥＬ（Electroluminescence）装置が備える基
板の一部に配線パターンを形成することもできる。
【００１９】〔第２実施形態〕図４〜図８は、本発明の
第２実施形態による配線パターンの形成方法を示す工程
図である。図４（Ａ）は、半導体チップ３０の電極３２
付近を拡大して示した図である。この図４（Ａ）に示す
ように、半導体チップ３０は、１つ又は複数の電極（又
はパッド）３２を有する。電極３２は、半導体チップ３
０の端部に並んでいても、半導体チップ３０の中央部に
並んでいても良い。また、電極３２は、半導体チップ３
０が矩形をなすときに平行な２辺の端部に沿って並んで
いても、４辺の端部に並んでいても良い。各電極３２
は、半導体チップ３０に薄く平らに形成されていること
が多いが、側面又は縦断面の形状は限定されず、半導体
チップ３０の面と面一になっていてもよいし、立体的に
半導体チップ３０の断面方向に接続端子が形成されてい
てもよい。
第２実施形態による配線パターンの形成方法を示す工程
図である。図４（Ａ）は、半導体チップ３０の電極３２
付近を拡大して示した図である。この図４（Ａ）に示す
ように、半導体チップ３０は、１つ又は複数の電極（又
はパッド）３２を有する。電極３２は、半導体チップ３
０の端部に並んでいても、半導体チップ３０の中央部に
並んでいても良い。また、電極３２は、半導体チップ３
０が矩形をなすときに平行な２辺の端部に沿って並んで
いても、４辺の端部に並んでいても良い。各電極３２
は、半導体チップ３０に薄く平らに形成されていること
が多いが、側面又は縦断面の形状は限定されず、半導体
チップ３０の面と面一になっていてもよいし、立体的に
半導体チップ３０の断面方向に接続端子が形成されてい
てもよい。
【００２０】これらの電極３２は、例えばアルミニウム
等で形成される。また、電極３２の平面形状も特に限定
されず、円形であっても矩形であってもよい。電極３２
の一部を避けて半導体チップ３０には、パッシベーショ
ン膜３１が形成されていることが多い。このパッシベー
ション膜３１は絶縁層である。パッシベーション膜３１
は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂等で形
成することができる。
等で形成される。また、電極３２の平面形状も特に限定
されず、円形であっても矩形であってもよい。電極３２
の一部を避けて半導体チップ３０には、パッシベーショ
ン膜３１が形成されていることが多い。このパッシベー
ション膜３１は絶縁層である。パッシベーション膜３１
は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂等で形
成することができる。
【００２１】半導体チップ３０における電極３２を有す
る面には絶縁層３３が設けられている。絶縁層３３は、
例えばＳｉＯ2、ＳｉＮ、ポリイミド樹脂等からなり、
配線パターン１４に対して絶縁性を有する。また、絶縁
層３３は、半導体チップ３０を保護し、実装時のハンダ
を溶融するときの耐熱性も有することが好ましい。絶縁
層３３は、半導体装置が回路基板に実装されたときに、
半導体チップと、実装される回路基板との熱膨張係数の
差によって生じる応力を緩和できる程度にヤング率が低
いことが好ましい。そのためには、絶縁層３３を、例え
ばポリイミド樹脂で形成してもよい。また、絶縁層３３
の厚さは必要に応じて自由に決めることができる。
る面には絶縁層３３が設けられている。絶縁層３３は、
例えばＳｉＯ2、ＳｉＮ、ポリイミド樹脂等からなり、
配線パターン１４に対して絶縁性を有する。また、絶縁
層３３は、半導体チップ３０を保護し、実装時のハンダ
を溶融するときの耐熱性も有することが好ましい。絶縁
層３３は、半導体装置が回路基板に実装されたときに、
半導体チップと、実装される回路基板との熱膨張係数の
差によって生じる応力を緩和できる程度にヤング率が低
いことが好ましい。そのためには、絶縁層３３を、例え
ばポリイミド樹脂で形成してもよい。また、絶縁層３３
の厚さは必要に応じて自由に決めることができる。
【００２２】また、絶縁層３３は、半導体チップ３０の
それぞれの電極３２の少なくとも一部を露呈する少なく
とも一つの開口部を有する。従って、開口部は電極３２
の上に形成され、電極３２の総数に応じて形成される。
開口部はテーパを有してもよく、半導体チップ３０に対
して垂直に開口部が形成されていてもよい。
それぞれの電極３２の少なくとも一部を露呈する少なく
とも一つの開口部を有する。従って、開口部は電極３２
の上に形成され、電極３２の総数に応じて形成される。
開口部はテーパを有してもよく、半導体チップ３０に対
して垂直に開口部が形成されていてもよい。
【００２３】この開口部には、図４（Ｂ）に示すよう
に、導電層３４，３５が設けられる。図８に示す配線パ
ターン１４は、開口部に導電層３４，３５を設けずとも
形成することはできる。しかしながら、本実施形態で
は、電極３２が強アルカリ性の溶液に溶けやすい性質を
有するアルミニウムから形成されている場合を想定して
いる。このため、後述する配線パターン１４を形成する
工程（第２工程）において、例えば強アルカリ性の溶液
である銅メッキ液に半導体チップ３０を浸した場合に、
不具合が生ずる虞がある。
に、導電層３４，３５が設けられる。図８に示す配線パ
ターン１４は、開口部に導電層３４，３５を設けずとも
形成することはできる。しかしながら、本実施形態で
は、電極３２が強アルカリ性の溶液に溶けやすい性質を
有するアルミニウムから形成されている場合を想定して
いる。このため、後述する配線パターン１４を形成する
工程（第２工程）において、例えば強アルカリ性の溶液
である銅メッキ液に半導体チップ３０を浸した場合に、
不具合が生ずる虞がある。
【００２４】導電層３４，３５は、主としてこの不具合
を防止すべく電極３２を保護するために形成される。ま
た、導電層３４、３５を形成することによって開口部内
が埋められ、開口部の段差を配線パターン１４で一体的
な平面状で形成することができるので、より確実に配線
パターン１４と電極３２とを電気的に接続することがで
きることになる。尚、開口部に導電層３４，３５を形成
することは必須ではないが、以上の不具合を防止すると
ともに、配線パターン１４と電極３２との電気的な接続
の確実性を向上させるために形成することが好ましい。
を防止すべく電極３２を保護するために形成される。ま
た、導電層３４、３５を形成することによって開口部内
が埋められ、開口部の段差を配線パターン１４で一体的
な平面状で形成することができるので、より確実に配線
パターン１４と電極３２とを電気的に接続することがで
きることになる。尚、開口部に導電層３４，３５を形成
することは必須ではないが、以上の不具合を防止すると
ともに、配線パターン１４と電極３２との電気的な接続
の確実性を向上させるために形成することが好ましい。
【００２５】上記導電層３４，３５は少なくとも一層か
らなってもよい。本実施の形態では、導電層はニッケル
（導電層３４）と金（導電層３５）との二層からなる。
尚、導電層３４，３５は開口部を埋めて形成されるが、
導電層３４，３５の表面の高さは開口部より高くても低
くても構わない。
らなってもよい。本実施の形態では、導電層はニッケル
（導電層３４）と金（導電層３５）との二層からなる。
尚、導電層３４，３５は開口部を埋めて形成されるが、
導電層３４，３５の表面の高さは開口部より高くても低
くても構わない。
【００２６】導電層３４であるニッケルは、電極３２上
にジンケート処理を施してアルミニウム上の表面を亜鉛
に置換し、その後に無電解ニッケルメッキ液中に浸し、
亜鉛上にニッケルを堆積することにより形成しても良
い。もしくは、アルミニウムをパラジウム溶液に浸し、
その後無電解ニッケルメッキ液中に浸し、パラジウムを
核としてニッケルを析出させて形成しても良い。導電層
３４，３５をニッケルのみで形成してもよいが、更に無
電解金メッキ液中に浸し、ニッケルの表面にさらに金を
形成してもよい。金を形成することで配線パターン１４
との電気的接続を更に確実にすることができる。
にジンケート処理を施してアルミニウム上の表面を亜鉛
に置換し、その後に無電解ニッケルメッキ液中に浸し、
亜鉛上にニッケルを堆積することにより形成しても良
い。もしくは、アルミニウムをパラジウム溶液に浸し、
その後無電解ニッケルメッキ液中に浸し、パラジウムを
核としてニッケルを析出させて形成しても良い。導電層
３４，３５をニッケルのみで形成してもよいが、更に無
電解金メッキ液中に浸し、ニッケルの表面にさらに金を
形成してもよい。金を形成することで配線パターン１４
との電気的接続を更に確実にすることができる。
【００２７】本実施形態では、開口部に導電層３４，３
５を形成した後に、導電層３５及び絶縁層３３上に配線
パターン１４を形成する場合を例に挙げて説明する。
５を形成した後に、導電層３５及び絶縁層３３上に配線
パターン１４を形成する場合を例に挙げて説明する。
【００２８】［第１工程］まず、図５（Ａ）に示すよう
に半導体チップ３０上（導電層３５及び絶縁層３３上）
の全面に触媒１１を形成する。尚、絶縁層３３がＳｉＯ
2である場合には、ＢＨＦ（フッ化アンモニウム含有フ
ッ酸）又は熱ＫＯＨ等を用いて絶縁層３３の表面を荒
し、ポリイミドである場合には、クロム酸又は熱ＫＯＨ
等を用いて絶縁層３３の表面を荒らしておく必要があ
る。
に半導体チップ３０上（導電層３５及び絶縁層３３上）
の全面に触媒１１を形成する。尚、絶縁層３３がＳｉＯ
2である場合には、ＢＨＦ（フッ化アンモニウム含有フ
ッ酸）又は熱ＫＯＨ等を用いて絶縁層３３の表面を荒
し、ポリイミドである場合には、クロム酸又は熱ＫＯＨ
等を用いて絶縁層３３の表面を荒らしておく必要があ
る。
【００２９】ここで、触媒１１はパラジウムである。触
媒１１の形成方法として、例えば半導体チップ３０をパ
ラジウムとスズを含む混合溶液に浸し、その後、塩酸等
の酸で処理することによってパラジウムのみを形成する
ことができる。尚、導電層３５及び絶縁層３３上の全面
に触媒１１を形成した後でベーク処理を施すことが、導
電層３５及び絶縁層３３と触媒１１との密着性を高める
上で好ましい。
媒１１の形成方法として、例えば半導体チップ３０をパ
ラジウムとスズを含む混合溶液に浸し、その後、塩酸等
の酸で処理することによってパラジウムのみを形成する
ことができる。尚、導電層３５及び絶縁層３３上の全面
に触媒１１を形成した後でベーク処理を施すことが、導
電層３５及び絶縁層３３と触媒１１との密着性を高める
上で好ましい。
【００３０】次に、図５（Ｂ）に示すように、触媒１１
上の配線パターンが形成される領域にフォトレジスト１
２を形成する。尚、レジストはポジタイプでもネガタイ
プでも良いが、剥離現像の容易さと細線の形成の容易さ
とを考慮するとポジタイプであることが好ましい。本実
施形態では、ポジレジストを用いる場合を例に挙げて説
明する。
上の配線パターンが形成される領域にフォトレジスト１
２を形成する。尚、レジストはポジタイプでもネガタイ
プでも良いが、剥離現像の容易さと細線の形成の容易さ
とを考慮するとポジタイプであることが好ましい。本実
施形態では、ポジレジストを用いる場合を例に挙げて説
明する。
【００３１】ここで、フォトレジスト１２は、触媒１１
上の全面にフォトレジスト１２を塗布した後で、所定の
パターンが形成されたマスクを介してフォトレジスト１
２を感光し、感光されたフォトレジストを現像すること
で形成（パターニング）される。また、フォトレジスト
１２を形成する場合には、以上の工程に代えて、粘性の
あるレジストを印刷してフォトレジスト１２と同様の形
状のレジストを形成しても良い。あるいは、インクジェ
ット装置等の吐出装置を用いて、触媒１１上のフォトレ
ジスト１２を形成すべき位置に、粘性のあるレジストを
吐出して印刷することにより形成することもできる。
上の全面にフォトレジスト１２を塗布した後で、所定の
パターンが形成されたマスクを介してフォトレジスト１
２を感光し、感光されたフォトレジストを現像すること
で形成（パターニング）される。また、フォトレジスト
１２を形成する場合には、以上の工程に代えて、粘性の
あるレジストを印刷してフォトレジスト１２と同様の形
状のレジストを形成しても良い。あるいは、インクジェ
ット装置等の吐出装置を用いて、触媒１１上のフォトレ
ジスト１２を形成すべき位置に、粘性のあるレジストを
吐出して印刷することにより形成することもできる。
【００３２】以上の工程が終了すると、触媒１１を除去
又は不活性化させるべく、図５（Ｂ）に示した半導体チ
ップ３０を処理液１３に浸す工程を行う。尚、図６
（Ａ）においては、半導体チップ３０を処理液１３に浸
した状態を模式的に示している。触媒１１を不活性化す
る場合には、本処理液として無電解メッキの際に触媒毒
となる鉛等の金属を極微量含んだ液を用いればよい。ま
たは、市販されているプリント基板配線時の電極間のシ
ョート防止のための処理液を転用してもよい。触媒１１
を除去する場合には、第１実施形態と同様に、下地表面
を物理的、化学的、又は熱的にライトエッチすること
で、触媒を下地ごと除去する方法を用いても良い。
又は不活性化させるべく、図５（Ｂ）に示した半導体チ
ップ３０を処理液１３に浸す工程を行う。尚、図６
（Ａ）においては、半導体チップ３０を処理液１３に浸
した状態を模式的に示している。触媒１１を不活性化す
る場合には、本処理液として無電解メッキの際に触媒毒
となる鉛等の金属を極微量含んだ液を用いればよい。ま
たは、市販されているプリント基板配線時の電極間のシ
ョート防止のための処理液を転用してもよい。触媒１１
を除去する場合には、第１実施形態と同様に、下地表面
を物理的、化学的、又は熱的にライトエッチすること
で、触媒を下地ごと除去する方法を用いても良い。
【００３３】ここで、物理的な方法（ドライエッチン
グ）による場合は、ＲＩＥ（ReactiveIon Etching）又
はＩＣＰ（Inductively Coupled Plasma）等のエッチン
グ装置を用いて触媒１１を除去する。このとき使用する
反応性ガスは、例えばＣＦ4、ＣＨＦ3、又はＯ2等であ
る。また、化学的な方法（ウェットエッチング）による
場合は、例えばＨＦとＨＮＯ3とを混合したエッチャン
トを用いて触媒１１を除去する。更に、熱的な方法（ア
ッシング、レーザ等）で触媒１１を除去する場合には、
Ｏ2プラズマによるプラズマアッシング装置を用いて触
媒１１を除去し、又は、ＹＡＧレーザの第２高調波をフ
ォトレジスト１２が形成された基板１０上の触媒１１が
露出している領域、あるいは基板全面に照射して触媒１
１を除去する。
グ）による場合は、ＲＩＥ（ReactiveIon Etching）又
はＩＣＰ（Inductively Coupled Plasma）等のエッチン
グ装置を用いて触媒１１を除去する。このとき使用する
反応性ガスは、例えばＣＦ4、ＣＨＦ3、又はＯ2等であ
る。また、化学的な方法（ウェットエッチング）による
場合は、例えばＨＦとＨＮＯ3とを混合したエッチャン
トを用いて触媒１１を除去する。更に、熱的な方法（ア
ッシング、レーザ等）で触媒１１を除去する場合には、
Ｏ2プラズマによるプラズマアッシング装置を用いて触
媒１１を除去し、又は、ＹＡＧレーザの第２高調波をフ
ォトレジスト１２が形成された基板１０上の触媒１１が
露出している領域、あるいは基板全面に照射して触媒１
１を除去する。
【００３４】上記の工程を経ることにより、フォトレジ
スト１２でカバーされている領域以外の、外部に露出し
た領域の触媒１１を不活性化又は除去することが可能で
ある。図７は、触媒１１を除去又は不活性化させる処理
を行った後で、カバーしていたレジストを剥離した状態
を模式的に示す図である。図７に示すように、フォトレ
ジスト１２が形成されていた領域では、活性な触媒が存
在している触媒形成領域２０が露出する。この触媒形成
領域２０以外の領域２１では、不活性な触媒が存在し、
又は触媒が除去された状態になる。
スト１２でカバーされている領域以外の、外部に露出し
た領域の触媒１１を不活性化又は除去することが可能で
ある。図７は、触媒１１を除去又は不活性化させる処理
を行った後で、カバーしていたレジストを剥離した状態
を模式的に示す図である。図７に示すように、フォトレ
ジスト１２が形成されていた領域では、活性な触媒が存
在している触媒形成領域２０が露出する。この触媒形成
領域２０以外の領域２１では、不活性な触媒が存在し、
又は触媒が除去された状態になる。
【００３５】［第２工程］以上説明した第１工程を終え
ると、第２工程が行われる。第２工程では、まず前述の
触媒形成領域２０上にのみ配線パターン１４を無電解メ
ッキにより形成する。フォトレジスト１２を剥離した状
態で、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。本実施形態においては、無電解メッキ
として無電解銅メッキを行った。その結果、触媒形成領
域２０上にのみ、銅が形成できた。図８は、触媒形成領
域２０上にのみ配線パターン１４が形成された状態を示
している。以上の第１工程及び第２工程を経ることによ
り、図８に示すように、半導体チップ３０上（導電層３
５及び絶縁層３３上）に配線パターン１４を形成するこ
とができた。以上説明した第２実施形態は、フェースダ
ウン型の半導体装置の一形態であるＣＳＰ（Chip Size
／Scale Package）を製造する際に好適に用いることが
できる。
ると、第２工程が行われる。第２工程では、まず前述の
触媒形成領域２０上にのみ配線パターン１４を無電解メ
ッキにより形成する。フォトレジスト１２を剥離した状
態で、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。本実施形態においては、無電解メッキ
として無電解銅メッキを行った。その結果、触媒形成領
域２０上にのみ、銅が形成できた。図８は、触媒形成領
域２０上にのみ配線パターン１４が形成された状態を示
している。以上の第１工程及び第２工程を経ることによ
り、図８に示すように、半導体チップ３０上（導電層３
５及び絶縁層３３上）に配線パターン１４を形成するこ
とができた。以上説明した第２実施形態は、フェースダ
ウン型の半導体装置の一形態であるＣＳＰ（Chip Size
／Scale Package）を製造する際に好適に用いることが
できる。
【００３６】〔第３実施形態〕上記の第１実施形態及び
第２実施形態では、配線パターン１４を形成すべき領域
にフォトレジスト１２を形成し、フォトレジスト１２を
形成した領域以外の領域の触媒１１を除去又は不活性化
させていた。本実施形態では、フォトレジスト１２を用
いずに配線パターン１４を形成すべき領域以外の領域に
形成されている触媒１１を除去することにより、配線パ
ターン１４を形成すべき領域に配線パターン１４を形成
する方法について説明する。
第２実施形態では、配線パターン１４を形成すべき領域
にフォトレジスト１２を形成し、フォトレジスト１２を
形成した領域以外の領域の触媒１１を除去又は不活性化
させていた。本実施形態では、フォトレジスト１２を用
いずに配線パターン１４を形成すべき領域以外の領域に
形成されている触媒１１を除去することにより、配線パ
ターン１４を形成すべき領域に配線パターン１４を形成
する方法について説明する。
【００３７】図９は、本発明の第３実施形態による配線
パターンの形成方法の一部の工程を示す工程図である。
尚、この工程は、前述した第１工程内に含まれる工程で
ある。まず、図９（Ａ）に示すように、基板１０上の全
面に触媒１１を形成する。尚、基板１０がポリイミド、
エポキシ樹脂、若しくはアクリル樹脂等からなる樹脂基
板である場合には、触媒１１を形成する前にアルカリ処
理又はクロム酸処理等を施して、基板１０の表面を荒ら
しておく必要がある。
パターンの形成方法の一部の工程を示す工程図である。
尚、この工程は、前述した第１工程内に含まれる工程で
ある。まず、図９（Ａ）に示すように、基板１０上の全
面に触媒１１を形成する。尚、基板１０がポリイミド、
エポキシ樹脂、若しくはアクリル樹脂等からなる樹脂基
板である場合には、触媒１１を形成する前にアルカリ処
理又はクロム酸処理等を施して、基板１０の表面を荒ら
しておく必要がある。
【００３８】ここで、触媒１１はパラジウム（Ｐｄ）で
ある。触媒１１の形成方法は、例えば基板１０をパラジ
ウム及びスズを含む混合溶液に浸し、その後、塩酸等の
酸で処理する。かかる処理を行うことによりパラジウム
のみを触媒１１として形成することができる。尚、基板
１０上の全面に触媒１１を形成した後でベーク処理を施
すことが、基板１０と触媒１１との密着性を高める上で
好ましい。
ある。触媒１１の形成方法は、例えば基板１０をパラジ
ウム及びスズを含む混合溶液に浸し、その後、塩酸等の
酸で処理する。かかる処理を行うことによりパラジウム
のみを触媒１１として形成することができる。尚、基板
１０上の全面に触媒１１を形成した後でベーク処理を施
すことが、基板１０と触媒１１との密着性を高める上で
好ましい。
【００３９】次に、図９（Ｂ）に示すように、レーザ光
ＬＢを走査しつつ、配線パターンを形成すべき領域以外
の領域内にレーザ光ＬＢを照射して、この領域に形成さ
れている触媒１１を全て除去する。ここで用いるレーザ
光ＬＢは、例えばＹＡＧレーザの第２高調波である。こ
の工程を行うことにより、図９（Ｃ）に示すように、基
板１０上にはレーザ光ＬＢが照射されていない領域、即
ち配線パターンを形成すべき領域のみに活性な触媒が存
在している触媒形成領域２０が形成され、この触媒形成
領域２０以外の領域は触媒が除去された領域２１とな
る。
ＬＢを走査しつつ、配線パターンを形成すべき領域以外
の領域内にレーザ光ＬＢを照射して、この領域に形成さ
れている触媒１１を全て除去する。ここで用いるレーザ
光ＬＢは、例えばＹＡＧレーザの第２高調波である。こ
の工程を行うことにより、図９（Ｃ）に示すように、基
板１０上にはレーザ光ＬＢが照射されていない領域、即
ち配線パターンを形成すべき領域のみに活性な触媒が存
在している触媒形成領域２０が形成され、この触媒形成
領域２０以外の領域は触媒が除去された領域２１とな
る。
【００４０】以上の工程が終了すると、第１実施形態又
は第２実施形態と同様に、第２工程により、触媒形成領
域２０上にのみ配線パターン１４を無電解メッキにより
形成する。本実施形態では、図９（Ｃ）に示した基板１
０を、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。
は第２実施形態と同様に、第２工程により、触媒形成領
域２０上にのみ配線パターン１４を無電解メッキにより
形成する。本実施形態では、図９（Ｃ）に示した基板１
０を、無電解メッキ液に浸漬することにより、触媒とな
るパラジウムを核として、メッキが成長し、配線パター
ンが形成される。
【００４１】このように、本実施形態では第１実施形態
及び第２実施形態では必須であったフォトレジスト１２
の形成工程及び除去工程を省略することができるため、
工程の簡略化及び第１工程に要する時間の短縮を図るこ
とができる。この結果として、製造効率を向上させるこ
とができる。また、フォトレジスト並びにフォトレジス
トの現像液及び剥離液が不要となるため、これらの廃液
等を発生させることがない。更には、フォトレジスト、
フォトレジストの現像液及び剥離液、並びにフォトレジ
スト１２の形成に必要なマスクが不要となるため、製造
コストを低下させることができる。
及び第２実施形態では必須であったフォトレジスト１２
の形成工程及び除去工程を省略することができるため、
工程の簡略化及び第１工程に要する時間の短縮を図るこ
とができる。この結果として、製造効率を向上させるこ
とができる。また、フォトレジスト並びにフォトレジス
トの現像液及び剥離液が不要となるため、これらの廃液
等を発生させることがない。更には、フォトレジスト、
フォトレジストの現像液及び剥離液、並びにフォトレジ
スト１２の形成に必要なマスクが不要となるため、製造
コストを低下させることができる。
【００４２】尚、本実施形態では、基板１０上に触媒１
１を形成して配線パターンを基板１０上に直に形成する
場合を例に挙げて説明したが、第２実施形態のように、
半導体チップ３０に形成された導電層３５及び絶縁層３
３上に触媒１１を形成して配線パターン１４を形成する
場合にも適用することができる。
１を形成して配線パターンを基板１０上に直に形成する
場合を例に挙げて説明したが、第２実施形態のように、
半導体チップ３０に形成された導電層３５及び絶縁層３
３上に触媒１１を形成して配線パターン１４を形成する
場合にも適用することができる。
【００４３】〔半導体装置〕次に、上記第１実施形態〜
第３実施形態の何れかの配線パターンの形成方法によっ
て配線パターンが形成された半導体装置の具体的な構成
について説明する。図１０は、半導体装置に形成された
配線パターンを説明するための図である。図１０（Ａ）
に示すように、一連の製造工程を経て半導体装置として
の半導体チップ４１が半導体ウェハ４０に複数形成され
る。
第３実施形態の何れかの配線パターンの形成方法によっ
て配線パターンが形成された半導体装置の具体的な構成
について説明する。図１０は、半導体装置に形成された
配線パターンを説明するための図である。図１０（Ａ）
に示すように、一連の製造工程を経て半導体装置として
の半導体チップ４１が半導体ウェハ４０に複数形成され
る。
【００４４】図１０（Ｂ）に示すように、半導体チップ
４１は矩形形状であり、その平行な一対の辺に沿って複
数の電極４２が形成されている。図１０（Ｃ）は、半導
体チップ４１の電極４２が形成されている部位の拡大図
である。この図１０（Ｃ）に示すように、半導体チップ
４１の表面には円形形状の電極パッド４３が複数個配列
形成されており、各々の電極パッド４３は再配線（再配
置配線）４４によって電極４２の何れか１つ又は複数の
電極４２に接続されている。
４１は矩形形状であり、その平行な一対の辺に沿って複
数の電極４２が形成されている。図１０（Ｃ）は、半導
体チップ４１の電極４２が形成されている部位の拡大図
である。この図１０（Ｃ）に示すように、半導体チップ
４１の表面には円形形状の電極パッド４３が複数個配列
形成されており、各々の電極パッド４３は再配線（再配
置配線）４４によって電極４２の何れか１つ又は複数の
電極４２に接続されている。
【００４５】図１１は、図１０（Ｃ）中に示したＡ−Ａ
線の断面矢視図である。尚、図１１においては、半導体
チップ４１の表面にソルダーレジスト５７が形成され、
電極パッド４３上にバンプ５８が形成され、更には根本
補強樹脂５９が形成された状態を図示している。図１１
において、電子回路が形成されたＳｉ等の基板５１上に
は電子回路の外部電極となる電極５３が形成されてお
り、電極５３が形成されている部位以外の部位にはパッ
シベーション層５２が形成されている。
線の断面矢視図である。尚、図１１においては、半導体
チップ４１の表面にソルダーレジスト５７が形成され、
電極パッド４３上にバンプ５８が形成され、更には根本
補強樹脂５９が形成された状態を図示している。図１１
において、電子回路が形成されたＳｉ等の基板５１上に
は電子回路の外部電極となる電極５３が形成されてお
り、電極５３が形成されている部位以外の部位にはパッ
シベーション層５２が形成されている。
【００４６】パッシベーション層５２上には、ポリイミ
ド等の樹脂からなる絶縁層５４が形成されている。尚、
樹脂層５４には電極５３の上部に開口部が設けられてい
る。この開口部及び絶縁層５４上には、前述した第２実
施形態で説明した導電層３４，３５と同様の導電層５
５，５６が形成されており、これらの導電層５５，５６
上に再配線４４が設けられている。すなわち、再配線４
４は第２実施形態で説明した配線パターン１４に相当す
る。この再配線４４は、前述した第１実施形態〜第３実
施形態の配線パターンの形成方法により形成される。
ド等の樹脂からなる絶縁層５４が形成されている。尚、
樹脂層５４には電極５３の上部に開口部が設けられてい
る。この開口部及び絶縁層５４上には、前述した第２実
施形態で説明した導電層３４，３５と同様の導電層５
５，５６が形成されており、これらの導電層５５，５６
上に再配線４４が設けられている。すなわち、再配線４
４は第２実施形態で説明した配線パターン１４に相当す
る。この再配線４４は、前述した第１実施形態〜第３実
施形態の配線パターンの形成方法により形成される。
【００４７】電極５３の上方に形成された再配線４４の
一部は図１０（Ｂ）及び図１０（Ｃ）に示した電極４２
とされ、再配線４４の一方の端部は電極パッド４３とさ
れる。つまり、図１１に示した半導体装置は、上記の第
１実施形態〜第３実施形態により、外部端子の一部をな
す電極パッド４３が複数形成される。
一部は図１０（Ｂ）及び図１０（Ｃ）に示した電極４２
とされ、再配線４４の一方の端部は電極パッド４３とさ
れる。つまり、図１１に示した半導体装置は、上記の第
１実施形態〜第３実施形態により、外部端子の一部をな
す電極パッド４３が複数形成される。
【００４８】電極パッド４３とされている部位以外には
ソルダーレジスト５７が形成されている。ソルダーレジ
スト５７は、まず再配線４４が形成されている半導体チ
ップ４１の上面にソルダーレジストを塗布し、電極パッ
ド４３とされている部分をフォトリソグラフィ又はレー
ザを用いて電極パッド４３を露出させることにより形成
される。そして、ソルダーレジスト５７を形成した後
で、バンプ５８が形成される。
ソルダーレジスト５７が形成されている。ソルダーレジ
スト５７は、まず再配線４４が形成されている半導体チ
ップ４１の上面にソルダーレジストを塗布し、電極パッ
ド４３とされている部分をフォトリソグラフィ又はレー
ザを用いて電極パッド４３を露出させることにより形成
される。そして、ソルダーレジスト５７を形成した後
で、バンプ５８が形成される。
【００４９】バンプ５８は、例えばはんだバンプであ
り、印刷法等を用いて電極パッド４３上にはんだを印刷
した後で、リフロー工程を経ることにより形成される。
尚、バンプ５８は、はんだの他に銅等によって形成して
もよい。バンプ５８を形成した後で、電極パッド４３か
らのバンプ５８の脱落を防止するための根本補強樹脂５
９が形成される。尚、図１１に示したようなバンプ５８
を形成せずにマザーボード実装時にマザーボード側に塗
布されるハンダクリームを利用し、その溶融時の表面張
力で結果的に外部端子を形成するようにしても良い。こ
の半導体装置は、いわゆるランドグリッドアレイ型の半
導体装置である。
り、印刷法等を用いて電極パッド４３上にはんだを印刷
した後で、リフロー工程を経ることにより形成される。
尚、バンプ５８は、はんだの他に銅等によって形成して
もよい。バンプ５８を形成した後で、電極パッド４３か
らのバンプ５８の脱落を防止するための根本補強樹脂５
９が形成される。尚、図１１に示したようなバンプ５８
を形成せずにマザーボード実装時にマザーボード側に塗
布されるハンダクリームを利用し、その溶融時の表面張
力で結果的に外部端子を形成するようにしても良い。こ
の半導体装置は、いわゆるランドグリッドアレイ型の半
導体装置である。
【００５０】このように、複数の電極と、それぞれの電
極の一部を露出した開口部が形成された絶縁層とを有す
る半導体ウェハの絶縁層上で配線パターンが形成され
る。即ち、上述の全ての実施形態を半導体ウェハ上にお
いて適用することができる。この場合においても、全面
薄膜形成工程（スパッタ）及びエッチング工程を用いず
に再配線を形成することができる。
極の一部を露出した開口部が形成された絶縁層とを有す
る半導体ウェハの絶縁層上で配線パターンが形成され
る。即ち、上述の全ての実施形態を半導体ウェハ上にお
いて適用することができる。この場合においても、全面
薄膜形成工程（スパッタ）及びエッチング工程を用いず
に再配線を形成することができる。
【００５１】〔電気光学装置及び回路基板〕図１２は、
本発明の一実施形態による電気光学装置の外観を示す斜
視図である。尚、図１２に示した電気光学装置は、液晶
表示装置を一例として図示している。この電気光学装置
は６０は、液晶表示パネル６１と中継基板６２とから構
成される。液晶表示パネル６１は、図示せぬシール材に
よって接着された一対の基板６３ａ，６３ｂを有し、こ
れらの基板６３ａと基板６３ｂとの間に形成される間
隙、所謂セルギャップに液晶が封入される。換言する
と、液晶は基板２３ａと基板２３ｂとによって挟持され
ている。
本発明の一実施形態による電気光学装置の外観を示す斜
視図である。尚、図１２に示した電気光学装置は、液晶
表示装置を一例として図示している。この電気光学装置
は６０は、液晶表示パネル６１と中継基板６２とから構
成される。液晶表示パネル６１は、図示せぬシール材に
よって接着された一対の基板６３ａ，６３ｂを有し、こ
れらの基板６３ａと基板６３ｂとの間に形成される間
隙、所謂セルギャップに液晶が封入される。換言する
と、液晶は基板２３ａと基板２３ｂとによって挟持され
ている。
【００５２】中継基板６２は、ポリイミド等からなる可
撓性を有する樹脂基板６４に複数の配線パターン６５が
形成されており、樹脂基板６４の一部に半導体チップ６
６が搭載されている。配線パターン６５は、前述した第
１実施形態又は第３実施形態による配線パターンの形成
方法により形成されている。つまり、樹脂基板６４は、
本発明にいう回路基板の一例である。尚、上記の半導体
チップ６６は、例えば液晶表示パネル６１に形成されて
いるＴＦＴ（Thin Film Transistor）等のスイッチング
素子を駆動する駆動回路が形成されている。
撓性を有する樹脂基板６４に複数の配線パターン６５が
形成されており、樹脂基板６４の一部に半導体チップ６
６が搭載されている。配線パターン６５は、前述した第
１実施形態又は第３実施形態による配線パターンの形成
方法により形成されている。つまり、樹脂基板６４は、
本発明にいう回路基板の一例である。尚、上記の半導体
チップ６６は、例えば液晶表示パネル６１に形成されて
いるＴＦＴ（Thin Film Transistor）等のスイッチング
素子を駆動する駆動回路が形成されている。
【００５３】半導体チップ６６は、例えば異方性導電膜
（ＡＣＦ：Anisotropic ConductiveFilm）を用いて樹脂
基板６４に形成された配線パターン６５と電気的に接続
された状態で樹脂基板６４上に搭載される。この異方性
導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の
中に多数の導電粒子を分散させることによって形成され
るものである。尚、液晶パネル６１及び中継基板６１も
異方性導電膜によって接続されることが好ましい。尚、
中継基板６２上に搭載される半導体チップ６６は、前述
した第１実施形態〜第３実施形態の何れかを用いて配線
パターンが形成された半導体装置であっても良い。
（ＡＣＦ：Anisotropic ConductiveFilm）を用いて樹脂
基板６４に形成された配線パターン６５と電気的に接続
された状態で樹脂基板６４上に搭載される。この異方性
導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の
中に多数の導電粒子を分散させることによって形成され
るものである。尚、液晶パネル６１及び中継基板６１も
異方性導電膜によって接続されることが好ましい。尚、
中継基板６２上に搭載される半導体チップ６６は、前述
した第１実施形態〜第３実施形態の何れかを用いて配線
パターンが形成された半導体装置であっても良い。
【００５４】また、図１３は、本発明の他の実施形態に
よる電気光学装置の外観を示す斜視図である。尚、図１
３示した電気光学装置も、液晶表示装置を一例として図
示している。図１３に示した電気光学装置７０は、ガラ
ス基板上に直接半導体チップを搭載した所謂ＣＯＧ（Ch
ip On Glass）構造の実装構造体である。
よる電気光学装置の外観を示す斜視図である。尚、図１
３示した電気光学装置も、液晶表示装置を一例として図
示している。図１３に示した電気光学装置７０は、ガラ
ス基板上に直接半導体チップを搭載した所謂ＣＯＧ（Ch
ip On Glass）構造の実装構造体である。
【００５５】電気光学装置７０は、シール材によって周
囲が互いに接着された一対の基板７１ａ，７１ｂを備
え、基板７１ａ，７１ｂの間に形成される間隙、所謂セ
ルギャップは、複数のスペーサによってその寸法が均一
に、例えば５μｍ程度に規定され、その節ギャップ内の
シール材によって液晶が封入され、基板７１ａと基板７
１ｂとの間で挟持される。
囲が互いに接着された一対の基板７１ａ，７１ｂを備
え、基板７１ａ，７１ｂの間に形成される間隙、所謂セ
ルギャップは、複数のスペーサによってその寸法が均一
に、例えば５μｍ程度に規定され、その節ギャップ内の
シール材によって液晶が封入され、基板７１ａと基板７
１ｂとの間で挟持される。
【００５６】基板７１ａの液晶側表面（基板７１ｂとの
対向面）には図示せぬ電極が、基板７１ｂの液晶側表面
（基板７１ａとの対向面）には電極７２が、それぞれ多
数平行に形成されている。基板７１ａに形成されている
電極と、基板７１ｂに形成されている電極７２とは互い
に直交する方向に配置され、これらの電極がドットマト
リクス状に交差する複数の点は、像を表示するための画
素を構成する。また、基板７１ａ及び７１ｂの外側表面
には、それぞれ、偏光板７３ａ及び７３ｂがそれぞれ貼
り付けられている。
対向面）には図示せぬ電極が、基板７１ｂの液晶側表面
（基板７１ａとの対向面）には電極７２が、それぞれ多
数平行に形成されている。基板７１ａに形成されている
電極と、基板７１ｂに形成されている電極７２とは互い
に直交する方向に配置され、これらの電極がドットマト
リクス状に交差する複数の点は、像を表示するための画
素を構成する。また、基板７１ａ及び７１ｂの外側表面
には、それぞれ、偏光板７３ａ及び７３ｂがそれぞれ貼
り付けられている。
【００５７】基板７１ｂは液晶が封入される液晶領域部
分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部
Ｈを有する。即ち、基板７１ｂは基板７１ａの端面より
張出しており、基板７１ｂに形成されている電極７２
は、その張出し部Ｈへそのまま延び出した形で形成され
ている。また、基板７１ａに形成されている図示せぬ電
極は、シール材の内部に分散した導通材（不図示）を介
して基板７１ｂ上に形成されている電極７４との導通が
図られており、電極７４は張出し部Ｈへ延び出て配線形
成されている。
分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部
Ｈを有する。即ち、基板７１ｂは基板７１ａの端面より
張出しており、基板７１ｂに形成されている電極７２
は、その張出し部Ｈへそのまま延び出した形で形成され
ている。また、基板７１ａに形成されている図示せぬ電
極は、シール材の内部に分散した導通材（不図示）を介
して基板７１ｂ上に形成されている電極７４との導通が
図られており、電極７４は張出し部Ｈへ延び出て配線形
成されている。
【００５８】張出し部Ｈには液晶駆動用の半導体チップ
７５が実装される矩形状の実装領域が設けられている。
半導体チップ７５は異方性導電膜により実装領域に接続
されて実装されている。図１３に示すように、半導体チ
ップ７５の実装領域には、その三辺側から電極７２及び
基板７１ａに接続されている電極７４の端部が引き込ま
れている。また、この実装領域の残りの一辺側からは外
部回路との接続のための接続端子７６の端部が引き込ま
れている。
７５が実装される矩形状の実装領域が設けられている。
半導体チップ７５は異方性導電膜により実装領域に接続
されて実装されている。図１３に示すように、半導体チ
ップ７５の実装領域には、その三辺側から電極７２及び
基板７１ａに接続されている電極７４の端部が引き込ま
れている。また、この実装領域の残りの一辺側からは外
部回路との接続のための接続端子７６の端部が引き込ま
れている。
【００５９】半導体チップ７５が実装される位置には、
前述した第１実施形態又は第３実施形態による配線パタ
ーンの形成方法により形成された図示せぬ配線パターン
が形成されている。この配線パターンは、上記の電極７
２，７４，７６と接続されている。このように、配線パ
ターンがガラス基板上に形成される場合であっても、上
記の実施形態により配線パターンを形成することができ
る。尚、引き出し部Ｈに搭載される半導体チップ７５
は、前述した第１実施形態〜第３実施形態の何れかを用
いて配線パターンが形成された半導体装置であっても良
い。また、以上では電気光学装置として液晶表示装置を
例に挙げて説明したが、有機ＥＬ表示装置であっても良
い。
前述した第１実施形態又は第３実施形態による配線パタ
ーンの形成方法により形成された図示せぬ配線パターン
が形成されている。この配線パターンは、上記の電極７
２，７４，７６と接続されている。このように、配線パ
ターンがガラス基板上に形成される場合であっても、上
記の実施形態により配線パターンを形成することができ
る。尚、引き出し部Ｈに搭載される半導体チップ７５
は、前述した第１実施形態〜第３実施形態の何れかを用
いて配線パターンが形成された半導体装置であっても良
い。また、以上では電気光学装置として液晶表示装置を
例に挙げて説明したが、有機ＥＬ表示装置であっても良
い。
【００６０】図１４には、本発明の実施形態による半導
体装置１０１を実装した回路基板１００が示されてい
る。回路基板１００には例えばガラスエポキシ基板等の
有機系基板を用いることが一般的である。回路基板１０
０には例えば銅などからなる配線パターンが所望の回路
となるように形成されていて、それらの配線パターンと
半導体装置１０１の配線パターンとを機械的に接続した
り、叙述した異方性導電膜を用いて電気的な導通をと
る。また、本発明の実施形態による半導体装置又は電気
光学装置を有する電子機器として、図１５にはノート型
パーソナルコンピュータ２００、図１６には携帯電話３
００が示されている。半導体装置及び電気光学装置は各
電子機器の筐体内部に配置される。
体装置１０１を実装した回路基板１００が示されてい
る。回路基板１００には例えばガラスエポキシ基板等の
有機系基板を用いることが一般的である。回路基板１０
０には例えば銅などからなる配線パターンが所望の回路
となるように形成されていて、それらの配線パターンと
半導体装置１０１の配線パターンとを機械的に接続した
り、叙述した異方性導電膜を用いて電気的な導通をと
る。また、本発明の実施形態による半導体装置又は電気
光学装置を有する電子機器として、図１５にはノート型
パーソナルコンピュータ２００、図１６には携帯電話３
００が示されている。半導体装置及び電気光学装置は各
電子機器の筐体内部に配置される。
【００６１】また、電子機器は、上記のノート型コンピ
ュータ及び携帯電話に限られる訳ではなく、種々の電子
機器に適用することができる。例えば、液晶プロジェク
タ、マルチメディア対応のパーソナルコンピュータ（Ｐ
Ｃ）及びエンジニアリング・ワークステーション（ＥＷ
Ｓ）、ページャ、ワードプロセッサ、テレビ、ビューフ
ァインダ型又はモニタ直視型のビデオテープレコーダ、
電子手帳、電子卓上計算機、カーナビゲーション装置、
ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に
適用することが可能である。
ュータ及び携帯電話に限られる訳ではなく、種々の電子
機器に適用することができる。例えば、液晶プロジェク
タ、マルチメディア対応のパーソナルコンピュータ（Ｐ
Ｃ）及びエンジニアリング・ワークステーション（ＥＷ
Ｓ）、ページャ、ワードプロセッサ、テレビ、ビューフ
ァインダ型又はモニタ直視型のビデオテープレコーダ、
電子手帳、電子卓上計算機、カーナビゲーション装置、
ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に
適用することが可能である。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
配線パターンの形成領域のみに導電材料を設けることが
できる。即ち、全面的に導電材料を形成する必要がな
く、導電材料のエッチング工程を削除することができ
る。これによって、全面的に導電材料を設けることによ
って発生する応力を防ぐことができ、エッチングの工程
で生ずる廃液の処理も必要なくなる。従って、信頼性を
落とすことなく、より簡単な工程で配線パターンを形成
することができる。
配線パターンの形成領域のみに導電材料を設けることが
できる。即ち、全面的に導電材料を形成する必要がな
く、導電材料のエッチング工程を削除することができ
る。これによって、全面的に導電材料を設けることによ
って発生する応力を防ぐことができ、エッチングの工程
で生ずる廃液の処理も必要なくなる。従って、信頼性を
落とすことなく、より簡単な工程で配線パターンを形成
することができる。
【図１】 本発明の第１実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図２】 本発明の第１実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図３】 本発明の第１実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図４】 本発明の第２実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図５】 本発明の第２実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図６】 本発明の第２実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図７】 本発明の第２実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図８】 本発明の第２実施形態による配線パターンの
製造方法を示す図である。
製造方法を示す図である。
【図９】 本発明の第３実施形態による配線パターンの
形成方法の一部の工程を示す工程図である。
形成方法の一部の工程を示す工程図である。
【図１０】 半導体装置に形成された配線パターンを説
明するための図である。
明するための図である。
【図１１】 図１０（Ｃ）中に示したＡ−Ａ線の断面矢
視図である。
視図である。
【図１２】 本発明の一実施形態による電気光学装置の
外観を示す斜視図である。
外観を示す斜視図である。
【図１３】 本発明の他の実施形態による電気光学装置
の外観を示す斜視図である。
の外観を示す斜視図である。
【図１４】 本実施の形態に係る半導体装置が実装され
た回路基板を示す図である。
た回路基板を示す図である。
【図１５】 本実施の形態に係る半導体装置を有する電
子機器を示す図である。
子機器を示す図である。
【図１６】 本実施の形態に係る半導体装置を有する電
子機器を示す図である。
子機器を示す図である。
１０……基板 １１……触媒 １２……レジスト １３……不活性化処理剤 １４……配線パターン ２０……触媒活性領域 ２１……触媒不活性領域 ３０……半導体チップ ３１……パッシベーション膜 ３２……電極 ３３……絶縁層 ３４……導電層 ３５……導電層 １００……回路基板 ２００……ノート型パーソナルコンピュータ ３００……携帯電話
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA32 GA40 GA45 GA59 GA60 MA11 MA15 MA43 NA27 4M104 BB04 BB05 DD16 DD17 DD20 DD46 DD47 DD53 FF13 FF22 5F033 HH07 HH11 HH13 JJ07 JJ13 KK08 MM08 NN03 PP28 QQ12 QQ13 QQ19 QQ37 QQ52 RR04 RR06 RR22 VV07
Claims (28)
- 【請求項１】 触媒を配線パターンの形成領域で露出さ
せて設ける第１工程と、前記触媒の露出領域に導電材料
を析出させる無電解メッキを行い、前記導電材料で前記
配線パターンを形成する第２工程とを含む配線パターン
の形成方法において、 前記第１工程は、触媒を基板の全面に設ける工程と、 前記基板の全面に設けられた触媒の内、前記配線パター
ンの形成領域に相当する領域以外の領域に設けられた前
記触媒を全て除去して、前記配線パターンの形成領域に
相当する領域のみに前記触媒の露出領域を形成する工程
とを含むことを特徴とする配線パターンの形成方法。 - 【請求項２】 前記触媒の除去は、前記配線パターンの
形成領域に相当する領域以外の領域内でレーザ光を走査
しつつ照射して行うことを特徴とする請求項１記載の配
線パターンの形成方法。 - 【請求項３】 触媒を配線パターンの形成領域で露出さ
せて設ける第１工程と、前記触媒の露出領域に導電材料
を析出させる無電解メッキを行い、前記導電材料で前記
配線パターンを形成する第２工程とを含む配線パターン
の形成方法において、 前記第１工程は、触媒を基板の全面に設ける工程と、 レジストを前記配線パターンの形成領域に相当する領域
全てに設ける工程と、 前記レジストの形成領域以外の触媒を不活性化する工程
と、 前記レジストを剥離して、前記触媒の露出領域を前記配
線パターンの形成領域に対応させる工程とを含むことを
特徴とする配線パターンの形成方法。 - 【請求項４】 触媒を配線パターンの形成領域で露出さ
せて設ける第１工程と、前記触媒の露出領域に導電材料
を析出させる無電解メッキを行い、前記導電材料で前記
配線パターンを形成する第２工程とを含む配線パターン
の形成方法において、 前記第１工程は、触媒を基板の全面に設ける工程と、 レジストを前記配線パターンの形成領域に相当する領域
全てに設ける工程と、 前記レジストの形成領域以外の触媒を除去する工程と、 前記レジストを剥離して、前記触媒の露出領域を前記配
線パターンの形成領域に対応させる工程とを含むことを
特徴とする配線パターンの形成方法。 - 【請求項５】 前記触媒を除去する工程は、物理的方
法、化学的方法、及び熱的方法の何れか一つの方法を用
いて前記触媒を除去する工程であることを特徴とする請
求項４記載の配線パターンの形成方法。 - 【請求項６】 前記第１工程は、前記基板の全面に設け
た前記触媒に対して熱的な処理を行う工程を更に含むこ
とを特徴とする請求項３から請求項５の何れか一項に記
載の配線パターンの形成方法。 - 【請求項７】 前記レジストは、ポジ型のレジストであ
ることを特徴とする請求項３から請求項６の何れか一項
に記載の配線パターンの形成方法。 - 【請求項８】 前記レジストは、印刷によって設けられ
ることを特徴とする請求項３から請求項７の何れか一項
に記載の配線パターンの形成方法。 - 【請求項９】 前記導電材料は、銅であることを特徴と
する請求項１から請求項８の何れか一項に記載の配線パ
ターンの形成方法。 - 【請求項１０】 前記導電材料は、複数の異種金属であ
り、前記配線パターンを２層で形成することを特徴とす
る請求項１から請求項９の何れか一項に記載の配線パタ
ーンの形成方法。 - 【請求項１１】 前記導電材料はニッケル及び銅であ
り、 前記配線パターンを、前記ニッケルからなる第１層及び
前記銅からなる第２層で形成することを特徴とする請求
項１から請求項１０の何れか一項に記載の配線パターン
の形成方法。 - 【請求項１２】 複数の電極と、それぞれの電極の一部
を露出した開口部が形成された絶縁層とを有する半導体
チップの前記絶縁層上に、請求項１から請求項１１の何
れか一項に記載の配線パターンの形成方法を用いて前記
配線パターンを形成することを特徴とする半導体装置の
製造方法。 - 【請求項１３】 前記絶縁層は、樹脂層であることを特
徴とする請求項１２記載の半導体装置の製造方法。 - 【請求項１４】 前記絶縁層は、酸化膜層であることを
特徴とする請求項１２記載の半導体装置の製造方法。 - 【請求項１５】 前記開口部をレーザによって形成する
ことを特徴とする請求項１２から請求項１４の何れか一
項に記載の半導体装置の製造方法。 - 【請求項１６】 前記第１工程は、前記開口部を介して
前記電極上に少なくとも一層の導電層を形成する工程を
更に含み、 前記第２工程は、前記導電材料を、前記導電層の上を通
るように形成する工程であることを特徴とする請求項１
２から請求項１５の何れか一項に記載の半導体装置の製
造方法。 - 【請求項１７】 前記第２工程で形成された導電材料の
一部に、バンプを形成する工程を更に含むことを特徴と
する請求項１６記載の半導体装置の製造方法。 - 【請求項１８】 請求項１２から請求項１７の何れか一
項に記載の半導体装置の製造方法で製造されてなること
を特徴とする半導体装置。 - 【請求項１９】 請求項１８記載の半導体装置を搭載す
ることを特徴とする回路基板。 - 【請求項２０】 請求項１８記載の半導体装置を搭載す
ることを特徴とする電気光学装置。 - 【請求項２１】 請求項１８記載の半導体装置を有する
ことを特徴とする電子機器。 - 【請求項２２】 基板上に配線パターンが形成された回
路基板の製造方法であって、 前記基板上に、請求項１から請求項１１の何れか一項に
記載の配線パターンの形成方法を用いて前記配線パター
ンを形成する工程を含むことを特徴とする回路基板の製
造方法。 - 【請求項２３】 前記配線パターンを形成する前に、前
記基板の表面処理を行う工程を含むことを特徴とする請
求項２２記載の回路基板の製造方法。 - 【請求項２４】 請求項２２又は請求項２３記載の回路
基板の製造方法で製造されてなることを特徴とする回路
基板。 - 【請求項２５】 基板上の一部に、請求項１から請求項
１１の何れか一項に記載の配線パターンの形成方法を用
いて形成された配線パターンを有することを特徴とする
電気光学装置。 - 【請求項２６】 前記配線パターンの形成位置に半導体
装置が搭載されてなることを特徴とする請求項２５記載
の電気光学装置。 - 【請求項２７】 前記半導体装置として、請求項１８記
載の半導体装置を搭載することを特徴とする請求項２６
記載の電気光学装置。 - 【請求項２８】 請求項２５から請求項２７の何れか一
項に記載の電気光学装置と、 前記電気光学装置を収容する筐体とを備えることを特徴
とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050470A JP2002359245A (ja) | 2001-03-29 | 2002-02-26 | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097537 | 2001-03-29 | ||
| JP2001-97537 | 2001-03-29 | ||
| JP2002050470A JP2002359245A (ja) | 2001-03-29 | 2002-02-26 | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359245A true JP2002359245A (ja) | 2002-12-13 |
Family
ID=26612637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050470A Pending JP2002359245A (ja) | 2001-03-29 | 2002-02-26 | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002359245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069085A (ja) * | 2001-08-27 | 2003-03-07 | Sony Corp | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
| JP2006086268A (ja) * | 2004-09-15 | 2006-03-30 | Toppan Printing Co Ltd | 抵抗素子内蔵プリント配線板の製造方法 |
| JP2010204168A (ja) * | 2009-02-27 | 2010-09-16 | Sony Corp | 反射電極の形成方法並びに駆動基板および表示装置 |
| JP2011054994A (ja) * | 2003-01-17 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2002
- 2002-02-26 JP JP2002050470A patent/JP2002359245A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069085A (ja) * | 2001-08-27 | 2003-03-07 | Sony Corp | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
| JP2011054994A (ja) * | 2003-01-17 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2006086268A (ja) * | 2004-09-15 | 2006-03-30 | Toppan Printing Co Ltd | 抵抗素子内蔵プリント配線板の製造方法 |
| JP4507779B2 (ja) * | 2004-09-15 | 2010-07-21 | 凸版印刷株式会社 | 抵抗素子内蔵プリント配線板の製造方法 |
| JP2010204168A (ja) * | 2009-02-27 | 2010-09-16 | Sony Corp | 反射電極の形成方法並びに駆動基板および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3969295B2 (ja) | 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器 | |
| US7294929B2 (en) | Solder ball pad structure | |
| JP2005340761A (ja) | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 | |
| JP4218622B2 (ja) | 半導体装置の製造方法 | |
| JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3938128B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JP4151634B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置および電子機器 | |
| JP2001144217A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2002359245A (ja) | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 | |
| WO1999036958A1 (en) | Semiconductor device and method of production thereof and semiconductor mounting structure and method | |
| JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JP4949790B2 (ja) | 半導体装置の製造方法 | |
| JPH06180460A (ja) | 半導体チップ接続用基板構造 | |
| JP2002299361A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004063628A (ja) | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 | |
| JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 | |
| JP2007042777A (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
| JP2004193517A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
| JP2002353261A (ja) | バンプの設計方法および形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |