JP4507779B2 - 抵抗素子内蔵プリント配線板の製造方法 - Google Patents

抵抗素子内蔵プリント配線板の製造方法 Download PDF

Info

Publication number
JP4507779B2
JP4507779B2 JP2004268131A JP2004268131A JP4507779B2 JP 4507779 B2 JP4507779 B2 JP 4507779B2 JP 2004268131 A JP2004268131 A JP 2004268131A JP 2004268131 A JP2004268131 A JP 2004268131A JP 4507779 B2 JP4507779 B2 JP 4507779B2
Authority
JP
Japan
Prior art keywords
resist
insulating substrate
patterned
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004268131A
Other languages
English (en)
Other versions
JP2006086268A (ja
Inventor
由香 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004268131A priority Critical patent/JP4507779B2/ja
Publication of JP2006086268A publication Critical patent/JP2006086268A/ja
Application granted granted Critical
Publication of JP4507779B2 publication Critical patent/JP4507779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、抵抗素子内蔵プリント配線板の製造方法に係わり、特に、従来の方法より、抵抗体の精度が高く、プリント配線板への内蔵に適した抵抗素子内蔵プリント配線板の製造方法に関する。
近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった従来の実装技術では対応が難しくなり、これら素子をプリント配線板内に内蔵した多層プリント配線板への期待が高まっている。受動素子(キャパシタ、抵抗、インダクタ)は既存のチップ素子を埋め込めば機器メーカーが必要とする特性を比較的容易に満たすことができるが、素子を内蔵した基板が厚くなってしまうという問題点がある。薄い部品や薄膜素子で十分に特性を満たすことができる方法の開発などが急がれている。
プリント配線板内部に抵抗素子を作り込む方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁性基板上にめっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。金属材料を用いた薄膜タイプは、厚膜タイプに比べ、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。
銅箔上に金属薄膜で抵抗層を形成した材料には、Omega TechnologiesのOmega−Plyがある(例えば、特許文献1参照。)。これは、銅箔上に電解ニッケル、リンめっきにより薄膜抵抗層を形成したものを絶縁性基板上に積層形成したものである。銅箔と薄膜抵抗層を一括エッチングして配線形成し、所定の配線部をエッチングし、下の抵抗層を露出させることにより、抵抗体を形成する。しかしこの構造では、一括エッチングをする際、銅よりニッケルの方がエッチング速度が遅いことから、エッチング加工が難しいという問題があった。また、特別なエッチャントを用いて、ニッケルをエッチングせずに、銅だけエッチングする必要があるが、それでもニッケルが多少エッチングされてしまうという問題があった。
絶縁性基板上にめっきで抵抗層を形成した材料には、MacdermidのM−Passがある。絶縁性基板上に配線の一部が分離している配線パターンを形成した後に、抵抗層をこの一部分離している配線と配線の間に無電解ニッケル・リンめっきによって形成する。抵抗層は配線の厚み分の段差がある面にめっきされるため、めっき膜厚が薄いと配線と抵抗素子の接続信頼性が悪くなるという問題があった(例えば、特許文献2参照。)。
米国特許第4808967号明細書 特開平10−190183号公報
本発明はかかる課題に鑑みてなされたもので、抵抗素子内蔵プリント配線板において、従来の方法より、精度が高い抵抗体を有する抵抗素子内蔵プリント配線板の製造方法を提供することを課題とする。
本発明は、上述の課題に鑑みてなされたものであり、抵抗素子内蔵プリント配線板の製造方法において、少なくとも
(a)絶縁性基板上にパターニングされた抵抗層を形成する工程、
(b)前記絶縁性基板上に、前記抵抗層に接する配線パターンを形成し、抵抗素子内蔵プリント配線板を作製する工程、
を含み、
前記(b)工程は、
1.前記パターニングされた抵抗層を設けた絶縁性基板にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記パターニングされた抵抗層を設けた絶縁性基板のレジスト非形成部分に導体層を形成し、レジストを除去することによって、パターニングされた導体層を形成する工程、
3.前記パターニングされた抵抗層と導体層を設けた導電性基板にパターン状のエッチングレジストを形成する工程、
4.前記導体層をエッチングした後、エッチングレジストを除去することで配線パターンを完成させる工程、
を含むことを特徴とする抵抗素子内蔵プリント配線板の製造方法である。
本発明の請求項2の発明は、前記(a)工程が、
1.絶縁性基板上に抵抗層を形成する工程、
2.前記抵抗層上にパターン状のエッチングレジストを形成する工程、
3.前記抵抗層をエッチングした後、エッチングレジストを除去することによって、抵抗層をパターニングする工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
本発明の請求項3の発明は、前記(a)工程が、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分に抵抗層を形成し、レジストを除去することによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
本発明の請求項4の発明は、前記(a)工程が、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分にUV露光し、レジストを除去する工程、
3.前記絶縁性基板上のUV非露光部分にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
本発明の請求項5の発明は、前記(a)工程が、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分のPd触媒をPd除去液にて除去した後、レジストを除去する工程、
3.前記絶縁性基板上のPd触媒上にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
本発明の請求項の発明は、前記抵抗層が、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料であることを特徴とする請求項1〜のいずれかに記載の抵抗素子内蔵プリント配線板の製造方法である。
本発明は、絶縁性基板上に抵抗層をめっきによって部分的に形成した後に、配線パターンを形成するので、抵抗層と導体層の一括エッチングや、抵抗層上の導体層の選択エッチングを必要としないため抵抗層、導体層ともに精度の高いパターニングが可能である。また、抵抗素子の抵抗体は段差の無い一面上に形成されるため、精度が高く、歩留まりの良い抵抗素子内蔵プリント配線板を製造することができる。
以下、図面を参照して本発明の実施の形態を説明する。
請求項1に係わる抵抗素子内蔵プリント配線板の製造方法は、以下の順序の段階(a),(b)からなる工程により抵抗素子内蔵プリント配線板を製造する。図1(A),(B)は、本製造方法の工程を示す断面図である。
まず、(a)絶縁性基板1全面に抵抗層2をめっきによって部分的に形成する。めっきは無電解めっきを用いて行い、めっき膜が所定の体積抵抗率を満たすめっき液を選択し、所定のシート抵抗値になるようなめっき膜厚でめっきする(図1(A)参照)。この(a)工程は、請求項2〜5のいずれかに記載の方法によって実施することが好ましい。抵抗層2の形状は、所定の抵抗値になるように、長方形や、ミアンダ構造などに形成する。高抵抗にするために、抵抗体幅をより細くするには、請求項3記載の方法がよい。また、リン濃度が高い高抵抗なめっき被膜は、エッチングが困難であるため、請求項3または請求項4記載の方法がよい。
本発明で使用することのできる絶縁性基板1としては、特に限定されず、各種の合成樹脂からなる板や可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。
本発明において抵抗層2として用いられる抵抗性材料は、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料を用いる。例えば、ニッケル・リン、ニッケル・リン・鉄、ニッケル・リン・タングステン、ニッケル・リン・モリブデン、ニッケル・リン・レニウム、ニッケル・リン・クロムからなる無電解めっきによって抵抗層2を形成する。高抵抗な抵抗素子を安定して形成するためには、体積抵抗率が高く、めっき析出速度が遅いめっき液ほど好ましい。また、めっき液のP濃度、錯化剤濃度、還元剤濃度、温度やpHを調整することで抵抗値やめっき析出速度を調整することができる。
次に、(b)前記絶縁性基板1上に、前記抵抗層2に接する配線パターン3を形成し、抵抗素子内蔵プリント配線板を作製する。この配線パターン3の材料としては、金、銀、銅、ニッケル、アルミニウムなどの導電性の良好な金属材料が好ましい。この(b)工程は、図6または図7に示す方法によって実施することが好ましい。より高密度な配線を形成する場合には、図6に示す方法よりも、図7に示す方法の方がよい(図1(B)参照)。
請求項2に係わる抵抗素子内蔵プリント配線板の製造方法は、請求項1記載の発明の(a)工程において、アディティブ法を用いた製造方法であり、以下の順序の段階(1)〜(3)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図2(A)〜(C)は、本製造方法の工程を示す断面図である。
まず、(1)絶縁性基板1全面に抵抗層2aをめっきする(図2(A)参照)。
次に、(2)前記抵抗層2a上にエッチングレジスト4を形成する。エッチングレジスト4は、形成する抵抗層2bの形状となるように形成する(図2(B)参照)。
次に、(3)抵抗層2aをエッチングし、その後エッチングレジスト4を除去することによって、絶縁性基板1上に、パターニングされた抵抗層2bを形成する。エッチング液は、抵抗層2aを構成する抵抗性材料をエッチングしやすい液を選定する必要がある(図2(C)参照)。
請求項3に係わる抵抗素子内蔵プリント配線板の製造方法は、請求項1記載の発明の(a)工程において、アディティブ法を用いた製造方法であり、以下の順序の段階(1)〜(3)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図3(A)〜(C)は、本製造方法の工程を示す断面図である。
まず、(1)絶縁性基板1全面にPd触媒処理を施した後、抵抗層形成部分を除く絶縁性基板1全面にレジスト5を形成する(図3(A)参照)。
次に、(2)前記絶縁性基板1のレジスト5非形成部分に抵抗層2cをめっきにより形成する(図3(B)参照)。
次に、(3)レジスト5を除去することによって、絶縁性基板1上に、パターニングされた抵抗層2cを形成する(図3(C)参照)。
請求項4に係わる抵抗素子内蔵プリント配線板の製造方法は、請求項1記載の発明の(a)工程において、Pd触媒処理後にUV露光した部分にはめっきが析出しない効果を利用した製造方法であり、以下の順序の段階(1)〜(3)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図4(A)〜(C)は、本製造方法の工程を示す断面図である。
まず、(1)絶縁性基板1全面にPd触媒処理を施した後、抵抗層形成部分にレジスト6を形成する(図4(A)参照)。
次に、(2)前記絶縁性基板1のレジスト6非形成部分にUV露光した後、レジスト6を除去する(図4(B)参照)。
次に、(3)前記絶縁性基板1上のUV非露光部分に抵抗性材料をめっきすることによって、絶縁性基板1上に、パターニングされた抵抗層2dを形成する(図4(C)参照)。
請求項5に係わる抵抗素子内蔵プリント配線板の製造方法は、請求項1記載の発明の(a)工程において、Pd触媒を除去した部分にはめっきが析出しない効果を利用した製造方法であり、以下の順序の段階(1)〜(3)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図5(A)〜(C)は、本製造方法の工程を示す断面図である。
まず、(1)絶縁性基板1全面にPd触媒処理(Pd触媒は図示せず)を施した後、抵抗層形成部分にレジスト6を形成する(図5(A)参照)。
次に、(2)前記絶縁性基板1のレジスト6非形成部分のPd触媒をPd除去液によって除去した後、レジスト6を除去する(図5(B)参照)。
次に、(3)前記絶縁性基板1上に抵抗性材料をめっきすることによって、絶縁性基板1上に、パターニングされた抵抗層2eを形成する(図5(C)参照)。
本発明に係わる抵抗素子内蔵プリント配線板の製造方法は、請求項1記載の発明の(b)工程において、サブトラクティブ法を用いた製造方法であり、以下の順序の段階(1)〜(5)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図6(A)〜(E)は、本製造方法の工程を示す断面図である。
まず、(1)パターニングされた抵抗層2fが形成された絶縁性基板1全面にPd触媒処理(Pd触媒は図示せず)を施す(図6(A)参照)。
次に、(2)抵抗層2f上にレジスト7を形成する(図6(B)参照)。
次に、(3)前記絶縁性基板1上のレジスト7非形成部分に配線層8aをめっきした後、レジスト7を除去する(図6(C)参照)。
次に、(4)導電層8a及び抵抗層2f上にエッチングレジスト9を形成する(図6(D)参照)。
次に、(5)導電層8aをエッチングした後、エッチングレジスト9を除去することによって、配線パターン3aを形成する(図6(E)参照)。
図7は請求項1記載の発明の(b)工程において、サブトラクティブ法を用いた製造方法の他の例であり、以下の順序の段階(1)〜(4)からなる工程により抵抗素子内蔵プリント配線板を製造する方法である。図7(A)〜(E)は、本製造方法の工程を示す断面図である。
まず、(1)パターニングされた抵抗層2gが形成された絶縁性基板1(図7(A)参照)の全面にシード層10をめっきする(図7(B)参照)。このシード層10は、導電性材料であればよく、無電解めっきで形成される銅、銀、ニッケルなどが好ましい。
次に、(2)配線パターン3b形成部位を除く部分と抵抗層2g上にレジスト11を形成する(図7(C)参照)。
次に、(3)絶縁性基板1のレジスト11非形成部分に導電層8bをめっき(図7(C)参照)した後、レジスト11を除去する(図7(D)参照)。
次に、(4)配線パターン3b形成部位を除く部分と抵抗層2g上のシード層10をエッチング除去することによって、配線パターン3bを形成する(図7(E)参照)。シード層10をエッチングする際には、抵抗層2gがエッチングされにくいエッチング液を用いることが望ましい。
以下に本発明の実施例を示し詳細に説明を行う。
(a)工程
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、無電解ニッケルめっき液(奥野製薬工業製:トップニコロンNAC)で0.3μmほどのニッケル・リン合金からなる抵抗層を絶縁性基板全面に形成した。
次に、抵抗層の全面に、ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、レジストで保護されていない抵抗層を硫酸銅−硫酸溶液(硫酸銅250g/L、硫酸5mL/L)を用いて90℃でエッチング除去した。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去し、絶縁性基板上にパターニングされた抵抗層を形成した。
(b)工程
パターニングされた抵抗層を設けた絶縁性基板の全面にPd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。この上へ、ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)を塗布した。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、パターニングされた抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、パターン状のレジストの非形成部分に、無電解銅プロセス(シブレイ・ファーイースト CUPOSIT)で0.3μm程度めっきし、さらに電解銅めっきで10μm程度めっきし、導体層とした。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去した。
次に、パターニングされた抵抗層と導体層を設けた絶縁性基板の全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)を塗布した。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、パターニングされた抵抗層上と所望の配線パターン上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、レジストで保護されていない導体層(銅)を、塩化第二鉄液を用いて65℃でエッチング除去し、所望の配線パターンを形成した。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去し、配線パターンと抵抗素子を完成した。
次に、配線パターン上にさらにBT樹脂を積層して絶縁層とし、ビアホールを開け、フィルドビアめっきを行い、抵抗素子の導通を取ると同時に絶縁層上に導体層を形成した。この導体層をパターニングし、本発明の抵抗素子内蔵2層プリント配線板を作製した。
(a)工程
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、パターン状のレジストの非形成部分にUV露光した後、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去した。
次に、部分的にUV露光された絶縁性基板の全面に無電解ニッケルめっき液(奥野製薬工業製:トップニコロンNAC)で無電解めっきを行ったところ、UV露光されなかった部分に0.3μmほどのパターニングされた抵抗層が形成された。
(b)工程
パターニングされた抵抗層を設けた絶縁性基板の全面にPd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次いで、無電解銅プロセス(シブレイ・ファーイースト CUPOSIT)で0.3μm程度めっきし、シード層とした。
次に、シード層を形成した絶縁性基板の全面に、ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、パターニングされた抵抗層と所望の配線パターン上のレジストが露光されない(残らない)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、パターン状のレジストの非形成部分に電解銅めっきで10μm程度めっきし、導体層とした。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去した。
次に、アルカリ性エッチング液(メルテックス製:Aプロセス)を用いて、シード層及び導体層のエッチングを行い、配線パターンを残し、表面に露光した不要なシード層をエッチング除去することによって配線パターンと抵抗素子を形成した。
次に、配線パターン上にさらにBT樹脂を積層して絶縁層とし、ビアホールを開け、フィルドビアめっきを行い、抵抗素子の導通を取ると同時に絶縁層上に導体層を形成した。次に、この導体層をパターニングし、本発明の抵抗素子内蔵2層プリント配線板を作製した。
(a)工程
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、パターン状のレジストの非形成部分に、無電解ニッケルめっき液(奥野製薬工業製:トップニコロンNAC)で0.3μm程度の抵抗層を形成した。次に、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去し、絶縁性基板上にパターニングされた抵抗層を形成した。
(b)工程
以後の工程は実施例1と同様に行い、本発明の抵抗素子内蔵2層プリント配線板を作製した。
(a)工程
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
次に、パターン状のレジストで保護されていないPd触媒処理面をPd除去液(アルメックス製:PTH−パラジウムリレーサー)で処理し、Pd触媒を取り除いた後、剥離液(5%水酸化ナトリウム水溶液)でレジストを除去した。
次に、部分的にPd触媒が残った絶縁性基板1の全面に無電解ニッケルめっき液(奥野製薬工業製:トップニコロンNAC)で無電解めっきを行ったところ、Pd触媒が残っている部分に厚さ0.3μm程度のパターニングされた抵抗層が形成された。
(b)工程
以後の工程は実施例1と同様に行い、本発明の抵抗素子内蔵2層プリント配線板を作製した。
無電解ニッケルめっき液に代えて、無電解ニッケル・鉄・リン合金めっき液(奥野製薬工業製:トップニコロンFY−2)を用いた以外は、実施例4と同様に(a)工程と(b)工程を行い、本発明の抵抗素子内蔵2層プリント配線板を作製した。
請求項1に係わるプリント配線板の製造方法の工程を示す断面図である。 請求項2に係わるプリント配線板の製造方法の工程を示す断面図である。 請求項3に係わるプリント配線板の製造方法の工程を示す断面図である。 請求項4に係わるプリント配線板の製造方法の工程を示す断面図である。 請求項5に係わるプリント配線板の製造方法の工程を示す断面図である。 請求項に係わるプリント配線板の製造方法の(b)工程を示す断面図である。 (b)工程の他の例を示す断面図である。
符号の説明
1…絶縁性基板
2,2a,2b,2c,2d,2e,2f,2g…抵抗層
3,3a,3b…配線パターン
4,5,6,7,9,11…レジスト
8a,8b…導電層
10…シード層
100…UV非露光部分
110…Pd触媒付与部分

Claims (6)

  1. 抵抗素子内蔵プリント配線板の製造方法において、少なくとも
    (a)絶縁性基板上にパターニングされた抵抗層を形成する工程、
    (b)前記絶縁性基板上に、前記抵抗層に接する配線パターンを形成し、抵抗素子内蔵プリント配線板を作製する工程、
    を含み、
    前記(b)工程は、
    1.前記パターニングされた抵抗層を設けた絶縁性基板にPd触媒処理を施した後、パターン状のレジストを形成する工程、
    2.前記パターニングされた抵抗層を設けた絶縁性基板のレジスト非形成部分に導体層を形成し、レジストを除去することによって、パターニングされた導体層を形成する工程、
    3.前記パターニングされた抵抗層と導体層を設けた導電性基板にパターン状のエッチングレジストを形成する工程、
    4.前記導体層をエッチングした後、エッチングレジストを除去することで配線パターンを完成させる工程、
    を含むことを特徴とする抵抗素子内蔵プリント配線板の製造方法。
  2. 前記(a)工程は、
    1.絶縁性基板上に抵抗層を形成する工程、
    2.前記抵抗層上にパターン状のエッチングレジストを形成する工程、
    3.前記抵抗層をエッチングした後、エッチングレジストを除去することによって、抵抗層をパターニングする工程、
    を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。
  3. 前記(a)工程は、
    1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
    2.前記絶縁性基板上のレジスト非形成部分に抵抗層を形成し、レジストを除去することによって、パターニングされた抵抗層を形成する工程、
    を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。
  4. 前記(a)工程は、
    1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
    2.前記絶縁性基板上のレジスト非形成部分にUV露光し、レジストを除去する工程、
    3.前記絶縁性基板上のUV非露光部分にめっきすることによって、パターニングされた抵抗層を形成する工程、
    を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。
  5. 前記(a)工程は、
    1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
    2.前記絶縁性基板上のレジスト非形成部分のPd触媒をPd除去液にて除去した後、レジストを除去する工程、
    3.前記絶縁性基板上のPd触媒上にめっきすることによって、パターニングされた抵抗層を形成する工程、
    を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。
  6. 前記抵抗層は、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料であることを特徴とする請求項1〜のいずれかに記載の抵抗素子内蔵プリント配線板の製造方法。
JP2004268131A 2004-09-15 2004-09-15 抵抗素子内蔵プリント配線板の製造方法 Expired - Fee Related JP4507779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004268131A JP4507779B2 (ja) 2004-09-15 2004-09-15 抵抗素子内蔵プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004268131A JP4507779B2 (ja) 2004-09-15 2004-09-15 抵抗素子内蔵プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006086268A JP2006086268A (ja) 2006-03-30
JP4507779B2 true JP4507779B2 (ja) 2010-07-21

Family

ID=36164531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004268131A Expired - Fee Related JP4507779B2 (ja) 2004-09-15 2004-09-15 抵抗素子内蔵プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4507779B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792886A (en) * 1980-12-02 1982-06-09 Tokyo Shibaura Electric Co Method of producing circuit board
JPH04180691A (ja) * 1990-11-15 1992-06-26 Seiko Instr Inc セラミックス回路基板の製造方法
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
JP2001303254A (ja) * 2000-04-24 2001-10-31 Mitsuboshi Belting Ltd ガラス基板表面のパターンメッキ方法及びパターンメッキしたガラス基板
JP2002359245A (ja) * 2001-03-29 2002-12-13 Seiko Epson Corp 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792886A (en) * 1980-12-02 1982-06-09 Tokyo Shibaura Electric Co Method of producing circuit board
JPH04180691A (ja) * 1990-11-15 1992-06-26 Seiko Instr Inc セラミックス回路基板の製造方法
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
JP2001303254A (ja) * 2000-04-24 2001-10-31 Mitsuboshi Belting Ltd ガラス基板表面のパターンメッキ方法及びパターンメッキしたガラス基板
JP2002359245A (ja) * 2001-03-29 2002-12-13 Seiko Epson Corp 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2006086268A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4178077B2 (ja) 配線回路基板
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP2010267652A (ja) プリント配線板およびその製造方法
TW200939927A (en) Wiring substrate and its manufacturing process
US20050124091A1 (en) Process for making circuit board or lead frame
JP2007165634A (ja) 配線基板の製造方法
JP4507779B2 (ja) 抵抗素子内蔵プリント配線板の製造方法
JP4448702B2 (ja) 回路付サスペンション基板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP4507780B2 (ja) 抵抗体内蔵プリント配線板の製造方法
JP2002050851A (ja) 配線形成方法および配線部材
JP4705972B2 (ja) プリント配線板及びその製造方法
JP2007067035A (ja) 抵抗素子および抵抗素子の製造方法
JP4687084B2 (ja) 受動素子内蔵プリント配線板の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP4792761B2 (ja) 抵抗素子の形成方法
JP2005328019A (ja) 素子内蔵プリント配線板の製造方法
JP2005240127A (ja) 抵抗素子及びプリント配線板
JP4661338B2 (ja) 抵抗体の形成方法
JPH03225894A (ja) プリント配線板の製造方法
TWI394496B (zh) 具有電阻層的線路基板的製造方法
JP2006120942A (ja) 抵抗素子の製造方法および抵抗素子
JP2005116927A (ja) 半導体装置用基板及びその製造方法
JPH05325669A (ja) 異方導電フィルムの製造方法
KR20100068787A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees