JP4507779B2 - 抵抗素子内蔵プリント配線板の製造方法 - Google Patents
抵抗素子内蔵プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4507779B2 JP4507779B2 JP2004268131A JP2004268131A JP4507779B2 JP 4507779 B2 JP4507779 B2 JP 4507779B2 JP 2004268131 A JP2004268131 A JP 2004268131A JP 2004268131 A JP2004268131 A JP 2004268131A JP 4507779 B2 JP4507779 B2 JP 4507779B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating substrate
- patterned
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
(a)絶縁性基板上にパターニングされた抵抗層を形成する工程、
(b)前記絶縁性基板上に、前記抵抗層に接する配線パターンを形成し、抵抗素子内蔵プリント配線板を作製する工程、
を含み、
前記(b)工程は、
1.前記パターニングされた抵抗層を設けた絶縁性基板にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記パターニングされた抵抗層を設けた絶縁性基板のレジスト非形成部分に導体層を形成し、レジストを除去することによって、パターニングされた導体層を形成する工程、
3.前記パターニングされた抵抗層と導体層を設けた導電性基板にパターン状のエッチングレジストを形成する工程、
4.前記導体層をエッチングした後、エッチングレジストを除去することで配線パターンを完成させる工程、
を含むことを特徴とする抵抗素子内蔵プリント配線板の製造方法である。
1.絶縁性基板上に抵抗層を形成する工程、
2.前記抵抗層上にパターン状のエッチングレジストを形成する工程、
3.前記抵抗層をエッチングした後、エッチングレジストを除去することによって、抵抗層をパターニングする工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分に抵抗層を形成し、レジストを除去することによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分にUV露光し、レジストを除去する工程、
3.前記絶縁性基板上のUV非露光部分にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分のPd触媒をPd除去液にて除去した後、レジストを除去する工程、
3.前記絶縁性基板上のPd触媒上にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法である。
(a)工程
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、無電解ニッケルめっき液(奥野製薬工業製:トップニコロンNAC)で0.3μmほどのニッケル・リン合金からなる抵抗層を絶縁性基板全面に形成した。
パターニングされた抵抗層を設けた絶縁性基板の全面にPd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。この上へ、ネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)を塗布した。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、パターニングされた抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
パターニングされた抵抗層を設けた絶縁性基板の全面にPd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次いで、無電解銅プロセス(シブレイ・ファーイースト CUPOSIT)で0.3μm程度めっきし、シード層とした。
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
以後の工程は実施例1と同様に行い、本発明の抵抗素子内蔵2層プリント配線板を作製した。
絶縁性基板としてBT(ビスマレイミドトリアジン)樹脂からなる厚さ0.4mmの基板表面をコンディショニングクリーナー(奥野製薬工業製:OPC−380コンディクリーンM)で洗浄し、Pd−Snコロイド溶液(奥野製薬工業製:OPC−80キャタリスト)でPd触媒(図示せず)を付与し、活性化剤(奥野製薬工業製:OPC−555アクセレーターM)を用いて活性化した。次に、全面にネガ型ドライフィルムレジスト(日立化成工業製:RY−3215)をラミネートした。次に、ネガパターンを介して紫外線を照射し、選択的にレジストを露光した。ネガパターンは、長方形や、ミアンダ構造などの目的とするパターンの抵抗層上のレジストが露光される(残る)ようにデザインした。レジストの非露光部分は、現像液(1%炭酸ナトリウム水溶液)を用いて30℃、60秒ディップで除去し、パターン状のレジストとした。
以後の工程は実施例1と同様に行い、本発明の抵抗素子内蔵2層プリント配線板を作製した。
2,2a,2b,2c,2d,2e,2f,2g…抵抗層
3,3a,3b…配線パターン
4,5,6,7,9,11…レジスト
8a,8b…導電層
10…シード層
100…UV非露光部分
110…Pd触媒付与部分
Claims (6)
- 抵抗素子内蔵プリント配線板の製造方法において、少なくとも
(a)絶縁性基板上にパターニングされた抵抗層を形成する工程、
(b)前記絶縁性基板上に、前記抵抗層に接する配線パターンを形成し、抵抗素子内蔵プリント配線板を作製する工程、
を含み、
前記(b)工程は、
1.前記パターニングされた抵抗層を設けた絶縁性基板にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記パターニングされた抵抗層を設けた絶縁性基板のレジスト非形成部分に導体層を形成し、レジストを除去することによって、パターニングされた導体層を形成する工程、
3.前記パターニングされた抵抗層と導体層を設けた導電性基板にパターン状のエッチングレジストを形成する工程、
4.前記導体層をエッチングした後、エッチングレジストを除去することで配線パターンを完成させる工程、
を含むことを特徴とする抵抗素子内蔵プリント配線板の製造方法。 - 前記(a)工程は、
1.絶縁性基板上に抵抗層を形成する工程、
2.前記抵抗層上にパターン状のエッチングレジストを形成する工程、
3.前記抵抗層をエッチングした後、エッチングレジストを除去することによって、抵抗層をパターニングする工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。 - 前記(a)工程は、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分に抵抗層を形成し、レジストを除去することによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。 - 前記(a)工程は、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分にUV露光し、レジストを除去する工程、
3.前記絶縁性基板上のUV非露光部分にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。 - 前記(a)工程は、
1.絶縁性基板上にPd触媒処理を施した後、パターン状のレジストを形成する工程、
2.前記絶縁性基板上のレジスト非形成部分のPd触媒をPd除去液にて除去した後、レジストを除去する工程、
3.前記絶縁性基板上のPd触媒上にめっきすることによって、パターニングされた抵抗層を形成する工程、
を含むことを特徴とする請求項1記載の抵抗素子内蔵プリント配線板の製造方法。 - 前記抵抗層は、ニッケル・リン二元系合金またはニッケル・リン三元系合金からなる材料であることを特徴とする請求項1〜5のいずれかに記載の抵抗素子内蔵プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268131A JP4507779B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗素子内蔵プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268131A JP4507779B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗素子内蔵プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086268A JP2006086268A (ja) | 2006-03-30 |
JP4507779B2 true JP4507779B2 (ja) | 2010-07-21 |
Family
ID=36164531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004268131A Expired - Fee Related JP4507779B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗素子内蔵プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507779B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5792886A (en) * | 1980-12-02 | 1982-06-09 | Tokyo Shibaura Electric Co | Method of producing circuit board |
JPH04180691A (ja) * | 1990-11-15 | 1992-06-26 | Seiko Instr Inc | セラミックス回路基板の製造方法 |
JP2000013016A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線基板及びその製造方法 |
JP2001303254A (ja) * | 2000-04-24 | 2001-10-31 | Mitsuboshi Belting Ltd | ガラス基板表面のパターンメッキ方法及びパターンメッキしたガラス基板 |
JP2002359245A (ja) * | 2001-03-29 | 2002-12-13 | Seiko Epson Corp | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
-
2004
- 2004-09-15 JP JP2004268131A patent/JP4507779B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5792886A (en) * | 1980-12-02 | 1982-06-09 | Tokyo Shibaura Electric Co | Method of producing circuit board |
JPH04180691A (ja) * | 1990-11-15 | 1992-06-26 | Seiko Instr Inc | セラミックス回路基板の製造方法 |
JP2000013016A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線基板及びその製造方法 |
JP2001303254A (ja) * | 2000-04-24 | 2001-10-31 | Mitsuboshi Belting Ltd | ガラス基板表面のパターンメッキ方法及びパターンメッキしたガラス基板 |
JP2002359245A (ja) * | 2001-03-29 | 2002-12-13 | Seiko Epson Corp | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2006086268A (ja) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178077B2 (ja) | 配線回路基板 | |
JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
JP2010267652A (ja) | プリント配線板およびその製造方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
US20050124091A1 (en) | Process for making circuit board or lead frame | |
JP2007165634A (ja) | 配線基板の製造方法 | |
JP4507779B2 (ja) | 抵抗素子内蔵プリント配線板の製造方法 | |
JP4448702B2 (ja) | 回路付サスペンション基板の製造方法 | |
KR101555014B1 (ko) | 미세배선용 인쇄회로기판 및 이의 제조방법 | |
JP4507780B2 (ja) | 抵抗体内蔵プリント配線板の製造方法 | |
JP2002050851A (ja) | 配線形成方法および配線部材 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2007067035A (ja) | 抵抗素子および抵抗素子の製造方法 | |
JP4687084B2 (ja) | 受動素子内蔵プリント配線板の製造方法 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
JP4792761B2 (ja) | 抵抗素子の形成方法 | |
JP2005328019A (ja) | 素子内蔵プリント配線板の製造方法 | |
JP2005240127A (ja) | 抵抗素子及びプリント配線板 | |
JP4661338B2 (ja) | 抵抗体の形成方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
TWI394496B (zh) | 具有電阻層的線路基板的製造方法 | |
JP2006120942A (ja) | 抵抗素子の製造方法および抵抗素子 | |
JP2005116927A (ja) | 半導体装置用基板及びその製造方法 | |
JPH05325669A (ja) | 異方導電フィルムの製造方法 | |
KR20100068787A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |