JPH04180691A - セラミックス回路基板の製造方法 - Google Patents
セラミックス回路基板の製造方法Info
- Publication number
- JPH04180691A JPH04180691A JP30943690A JP30943690A JPH04180691A JP H04180691 A JPH04180691 A JP H04180691A JP 30943690 A JP30943690 A JP 30943690A JP 30943690 A JP30943690 A JP 30943690A JP H04180691 A JPH04180691 A JP H04180691A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductive pattern
- circuit board
- thick
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 4
- 239000010409 thin film Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910000498 pewter Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000035922 thirst Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セラミックス回路基板の製造方法において、
詳しくは回路パターンの導電層の製造に関するものであ
る。
詳しくは回路パターンの導電層の製造に関するものであ
る。
近年、マイクロエレクトロニクスの急速な発展に伴い、
電子機器の小型化、薄型化を図るためにセラミックス基
板上に電子部品の厚膜形成及び導電パターンの形成を行
うセラミックス回路基板の製造方法への期待が高まって
いる。
電子機器の小型化、薄型化を図るためにセラミックス基
板上に電子部品の厚膜形成及び導電パターンの形成を行
うセラミックス回路基板の製造方法への期待が高まって
いる。
本発明は、セラミックス基板上に抵抗体などの電子部品
を厚膜形成する工程と導電パターンを形成する工程にお
いて、導電パターンを形成する工程は、導電層を薄く形
成した後にフォトリソなどにより導電パターンを形成し
、その後熱処理を行い、その上に再度厚い導電パターン
をメッキ法により所定の厚さに形成することにより高密
度で高精度な回路パターンを備えたセラミックス回路基
板を作製したものである。
を厚膜形成する工程と導電パターンを形成する工程にお
いて、導電パターンを形成する工程は、導電層を薄く形
成した後にフォトリソなどにより導電パターンを形成し
、その後熱処理を行い、その上に再度厚い導電パターン
をメッキ法により所定の厚さに形成することにより高密
度で高精度な回路パターンを備えたセラミックス回路基
板を作製したものである。
従来のセラミックス回路基板はＲｕｎｇ系抵抗体を主体
とした電子部品を厚膜ペーストを印刷、焼結して形成し
、導電層もＡｇ−Ｐｄ系、Ａｕ。
とした電子部品を厚膜ペーストを印刷、焼結して形成し
、導電層もＡｇ−Ｐｄ系、Ａｕ。
Ａｇなどの導電ペーストを印刷、焼結して形成されてい
た。
た。
しかしながら、従来のセラミックス回路基板は抵抗体な
どの電子部品だけでなく、導電層も厚膜ペーストで形成
されるために高密度で高精度な回路基板の作製が困難で
あるといった課題があった。
どの電子部品だけでなく、導電層も厚膜ペーストで形成
されるために高密度で高精度な回路基板の作製が困難で
あるといった課題があった。
そこで、本発明は従来のこのような問題点を解決するセ
ラミックス回路基板の製造方法を提供することを目的と
している。
ラミックス回路基板の製造方法を提供することを目的と
している。
本発明は、上記ｔＸ題を解決するために、従来のように
導電層を厚膜ペーストで形成するのではなく、セラミッ
クス基板上に電子部品及び導電パターンを形成するセラ
ミックス回路基板の製造方法において、セラミックス基
板に電子部品と薄い導電層を成膜し、この導電層にパタ
ーンを形成し、前記電子部品の焼成と同時に熱処理を行
い、次に前記導電パターンを電気メッキで所定の厚さに
形成することを特徴とするセラミックス回路基板の製造
方法である。
導電層を厚膜ペーストで形成するのではなく、セラミッ
クス基板上に電子部品及び導電パターンを形成するセラ
ミックス回路基板の製造方法において、セラミックス基
板に電子部品と薄い導電層を成膜し、この導電層にパタ
ーンを形成し、前記電子部品の焼成と同時に熱処理を行
い、次に前記導電パターンを電気メッキで所定の厚さに
形成することを特徴とするセラミックス回路基板の製造
方法である。
上記方法の薄い導電膜と、その膜へのパターン構成及び
厚膜化についての作用効果は、湿式または乾式メッキ法
などにより導電層を薄く形成した後にフォトリソなどに
より導電パターンを形成し、・ その後熱処理を行い
、その上に再度湿式メッキ法などにより厚い導電パター
ンを形成することにより密着性が良く高密度で高精度な
回路パターンを備えたセラミックス回路基板を作製した
ものである。
厚膜化についての作用効果は、湿式または乾式メッキ法
などにより導電層を薄く形成した後にフォトリソなどに
より導電パターンを形成し、・ その後熱処理を行い
、その上に再度湿式メッキ法などにより厚い導電パター
ンを形成することにより密着性が良く高密度で高精度な
回路パターンを備えたセラミックス回路基板を作製した
ものである。
（実施例〕
以下に、本発明の実施例を第１図ないし第３図の断面図
で説明する。まず第１図の表面の平滑なアルミナ基板１
に抵抗体（Ｒ１０□）２の厚膜ペーストを所定の位置に
印刷し乾燥した０次に基板１の主面全面に蒸着、スパツ
クあるいは無電解メッキ等により０．５μｍ程度の薄い
金属膜を施し、この膜にフォトレジストを用いて露光、
現像、エツチングして第２図に示すような薄い導電パタ
ーン３を形成した０次に、抵抗体２と導電パターン３を
酸素含有量１１０ＰＰの窒素ガス雰囲気中で９００℃で
１０分間熱処理を行なった。この熱処理により抵抗体２
は焼成された厚膜抵抗となるとともに、薄い導電パター
ン３は基板ｌに強く密着する０次に、薄い導電パターン
３の導電性を利用して、その上に電解メッキを約１５μ
ｍ施して厚い導電パターン４を形成した。この結果、導
電パターン３は選択的に厚くでき、その素材も膜厚も必
要に応して任意である。最後に保護膜５を第３図のよう
に形成した。これにより高密度で高精度な回路パターン
を備えたセラミックス回路基板を作製することができた
。
で説明する。まず第１図の表面の平滑なアルミナ基板１
に抵抗体（Ｒ１０□）２の厚膜ペーストを所定の位置に
印刷し乾燥した０次に基板１の主面全面に蒸着、スパツ
クあるいは無電解メッキ等により０．５μｍ程度の薄い
金属膜を施し、この膜にフォトレジストを用いて露光、
現像、エツチングして第２図に示すような薄い導電パタ
ーン３を形成した０次に、抵抗体２と導電パターン３を
酸素含有量１１０ＰＰの窒素ガス雰囲気中で９００℃で
１０分間熱処理を行なった。この熱処理により抵抗体２
は焼成された厚膜抵抗となるとともに、薄い導電パター
ン３は基板ｌに強く密着する０次に、薄い導電パターン
３の導電性を利用して、その上に電解メッキを約１５μ
ｍ施して厚い導電パターン４を形成した。この結果、導
電パターン３は選択的に厚くでき、その素材も膜厚も必
要に応して任意である。最後に保護膜５を第３図のよう
に形成した。これにより高密度で高精度な回路パターン
を備えたセラミックス回路基板を作製することができた
。
本発明は、以上述べたように、セラミックス基板上に電
子部品を厚膜形成する工程と導電パターンを形成する工
程において、薄い導電パターンを形成した後に熱処理を
行い、その上に再度厚い導電パターンを形成することに
より高密度で高精度な回路パターンを備えたセラミック
ス回路基板を作製することができる。
子部品を厚膜形成する工程と導電パターンを形成する工
程において、薄い導電パターンを形成した後に熱処理を
行い、その上に再度厚い導電パターンを形成することに
より高密度で高精度な回路パターンを備えたセラミック
ス回路基板を作製することができる。
第１図から第３図は本発明の方法による回路基板の製造
工程をなしている。 １・・・アルミナ基板 ２・・・抵抗体 ３・・・薄い導電パターン ４・・・厚い導電パターン ５・・・保護膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 １アルミナ基才反 ’ｚｉｔｂ 才Ｍん４本、め印湯り、′平気ルのＵ片
ｉじ０第２図 ４へ抗イ本い４電パターンの燵仮の断Ｉ
ＩＤ図形１戊の＠白目 第４し口 １１電イ本のｆｐ渇°１．￥８乞大桑第５図
導電体と導電層か勢外理 拓６図 預↑た４茶の大免戒 第７図 ４＝り漫め再へとイ呆謹７Ｉ灸の形成−手続補
正書動式） ％式％ １、事件の表示 平成 ２年 特許願 第３０９４３６号２、発明の名称 代表取締役 原 禮之助 ４、代理人 ５、補正命令の日付 平成 ３年 ２月１２日 ６、補正の対象 図 面（第４図、＠５図、第６図、第７図）７、補正の
内容 （１）第４図乃至第７図を削除します。
工程をなしている。 １・・・アルミナ基板 ２・・・抵抗体 ３・・・薄い導電パターン ４・・・厚い導電パターン ５・・・保護膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 １アルミナ基才反 ’ｚｉｔｂ 才Ｍん４本、め印湯り、′平気ルのＵ片
ｉじ０第２図 ４へ抗イ本い４電パターンの燵仮の断Ｉ
ＩＤ図形１戊の＠白目 第４し口 １１電イ本のｆｐ渇°１．￥８乞大桑第５図
導電体と導電層か勢外理 拓６図 預↑た４茶の大免戒 第７図 ４＝り漫め再へとイ呆謹７Ｉ灸の形成−手続補
正書動式） ％式％ １、事件の表示 平成 ２年 特許願 第３０９４３６号２、発明の名称 代表取締役 原 禮之助 ４、代理人 ５、補正命令の日付 平成 ３年 ２月１２日 ６、補正の対象 図 面（第４図、＠５図、第６図、第７図）７、補正の
内容 （１）第４図乃至第７図を削除します。
Claims (1)
- セラミックス基板上に電子部品及び導電パターンを形
成するセラミックス回路基板の製造方法において、導電
パターンを形成する工程は、導電パターンを薄く形成し
た後に熱処理を行い、再度導電パターンを電気メッキで
所定の厚さに形成することを特徴とするセラミックス回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30943690A JPH04180691A (ja) | 1990-11-15 | 1990-11-15 | セラミックス回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30943690A JPH04180691A (ja) | 1990-11-15 | 1990-11-15 | セラミックス回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180691A true JPH04180691A (ja) | 1992-06-26 |
Family
ID=17992978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30943690A Pending JPH04180691A (ja) | 1990-11-15 | 1990-11-15 | セラミックス回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180691A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086268A (ja) * | 2004-09-15 | 2006-03-30 | Toppan Printing Co Ltd | 抵抗素子内蔵プリント配線板の製造方法 |
-
1990
- 1990-11-15 JP JP30943690A patent/JPH04180691A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086268A (ja) * | 2004-09-15 | 2006-03-30 | Toppan Printing Co Ltd | 抵抗素子内蔵プリント配線板の製造方法 |
| JP4507779B2 (ja) * | 2004-09-15 | 2010-07-21 | 凸版印刷株式会社 | 抵抗素子内蔵プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629681A (en) | Method of manufacturing multilayer circuit board | |
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPS61194794A (ja) | 混成集積回路基板の製造方法 | |
| JPH04180691A (ja) | セラミックス回路基板の製造方法 | |
| JPH0139236B2 (ja) | ||
| JPS61185995A (ja) | 抵抗体付き回路基板の製法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| JPS58207696A (ja) | パタ−ンめつきによるプリント配線板の製法 | |
| JPH02154496A (ja) | 配線板の製造法 | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JPS5984503A (ja) | 薄膜抵抗回路部品の製造方法 | |
| JPS6059765A (ja) | 混成集積回路基板の製造方法 | |
| JPH03203393A (ja) | 配線版の製造法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPS5893398A (ja) | 配線基板の製造方法 | |
| JPH0567882A (ja) | 多層配線基板 | |
| JPH0563366A (ja) | セラミツク多層配線板の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPS6156496A (ja) | 混成集積回路装置用基板 | |
| JPH0541406A (ja) | はんだ層の形成方法 | |
| JPH03255695A (ja) | 印刷配線板の製造方法 |