JPH0541406A - はんだ層の形成方法 - Google Patents
はんだ層の形成方法Info
- Publication number
- JPH0541406A JPH0541406A JP19624991A JP19624991A JPH0541406A JP H0541406 A JPH0541406 A JP H0541406A JP 19624991 A JP19624991 A JP 19624991A JP 19624991 A JP19624991 A JP 19624991A JP H0541406 A JPH0541406 A JP H0541406A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- solder
- conductor pattern
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 導体パターンの所定部にはんだ層を形成させ
る方法に関し、該はんだ層の低コスト化, 組成制御の容
易化を目的とする。 【構成】 基板11の表面に導体パターン12を形成する。
導体パターン12の所定部に錫または鉛の一方にてなる第
１の金属層13を化学的手段で生成する。第１の金属層13
の上に錫または鉛の他方にてなる第２の金属層14を化学
的手段で生成する。第１の金属層13と第２の金属層14と
を加熱溶融せしめて合金化し、導体パターン12の所定部
にはんだ層15を形成させるように構成する。はんだ層15
は、第１の金属層13の厚さｔ-1と第２の金属層14厚さｔ
-2とをそれぞれに制御し、組成制御する構成とする。
る方法に関し、該はんだ層の低コスト化, 組成制御の容
易化を目的とする。 【構成】 基板11の表面に導体パターン12を形成する。
導体パターン12の所定部に錫または鉛の一方にてなる第
１の金属層13を化学的手段で生成する。第１の金属層13
の上に錫または鉛の他方にてなる第２の金属層14を化学
的手段で生成する。第１の金属層13と第２の金属層14と
を加熱溶融せしめて合金化し、導体パターン12の所定部
にはんだ層15を形成させるように構成する。はんだ層15
は、第１の金属層13の厚さｔ-1と第２の金属層14厚さｔ
-2とをそれぞれに制御し、組成制御する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は導体パターンの所定部に
はんだ層を形成させる方法、特に、ハイブリットＩＣや
半導体素子等の電気的接続を行うため、絶縁基板やシリ
コン等の半導体基板にはんだパッドを形成せしめる方法
に関する。
はんだ層を形成させる方法、特に、ハイブリットＩＣや
半導体素子等の電気的接続を行うため、絶縁基板やシリ
コン等の半導体基板にはんだパッドを形成せしめる方法
に関する。
【０００２】近年、半導体素子や半導体装置の実装基板
への実装形態の変化に伴い、接続パッドの狭ピッチ化が
進み、電極パッドへの精度高いはんだ供給が要求される
ようになった。
への実装形態の変化に伴い、接続パッドの狭ピッチ化が
進み、電極パッドへの精度高いはんだ供給が要求される
ようになった。
【０００３】そのため、はんだ供給方法として電気はん
だ法やはんだ印刷法等が利用されているが、はんだパッ
ドの狭ピッチ化，低コスト化に対応する必要がある。
だ法やはんだ印刷法等が利用されているが、はんだパッ
ドの狭ピッチ化，低コスト化に対応する必要がある。
【０００４】
【従来の技術】電極パッドにはんだを供給（はんだ層の
形成）方法として、従来、電気めっき法が広く用いられ
ているが、電気めっきを行うには共通電極の形成が必要
になると共に、はんだの電気めっきが終わった段階で共
通電極を除去する必要がある。なお、電気エネルギを利
用しないため共通電極が不要であるはんだの無電解めっ
きは、溶融温度等に係わる組成制御が困難であり、一般
に利用されていない。
形成）方法として、従来、電気めっき法が広く用いられ
ているが、電気めっきを行うには共通電極の形成が必要
になると共に、はんだの電気めっきが終わった段階で共
通電極を除去する必要がある。なお、電気エネルギを利
用しないため共通電極が不要であるはんだの無電解めっ
きは、溶融温度等に係わる組成制御が困難であり、一般
に利用されていない。
【０００５】図３は電極にはんだパッドを形成する従来
技術の説明図であり、図３(イ) に示す如く基板１の表面
に導体層２を形成したのち、図３(ロ) に示す如く導体層
２を選択的に除去して導体パターン３を形成する。
技術の説明図であり、図３(イ) に示す如く基板１の表面
に導体層２を形成したのち、図３(ロ) に示す如く導体層
２を選択的に除去して導体パターン３を形成する。
【０００６】次いで、図３(ハ) に示す如く導体パターン
３の電極部を表呈せしめる保護層４を形成したのち、図
３(ニ) に示す如く、導体パターン３の電極部および保護
層４の上に共通電極５を形成する。
３の電極部を表呈せしめる保護層４を形成したのち、図
３(ニ) に示す如く、導体パターン３の電極部および保護
層４の上に共通電極５を形成する。
【０００７】次いで、図３(ホ) に示す如く共通電極５の
上にめっきレジスト６を形成してから、電気はんだめっ
き処理を行い、図３(ヘ) に示す如くはんだめっき層（は
んだパッド）７を生成せしめたのち、図３(ト) に示す如
くめっきレジスト６を除去する。
上にめっきレジスト６を形成してから、電気はんだめっ
き処理を行い、図３(ヘ) に示す如くはんだめっき層（は
んだパッド）７を生成せしめたのち、図３(ト) に示す如
くめっきレジスト６を除去する。
【０００８】次いで、図３(チ) に示す如くはんだめっき
７の上にエッチングレジスト８を形成したのち、図３
(リ) に示す如くレジスト８を用いて表呈する共通電極５
を除去しレジスト８を除去すると、共通電極５の上のは
んだパッド（はんだめっき層）７が完成する。
７の上にエッチングレジスト８を形成したのち、図３
(リ) に示す如くレジスト８を用いて表呈する共通電極５
を除去しレジスト８を除去すると、共通電極５の上のは
んだパッド（はんだめっき層）７が完成する。
【０００９】
【発明が解決しようとする課題】以上説明したように従
来のはんだパッド７は、共通電極５，共通電極５の不要
部を覆うめっきレジスト６，はんだパッド７を覆うエッ
チングレジスト８を形成し、共通電極５の不要部，めっ
きレジスト６，エッチングレジスト８は最終的に除去す
る必要があり、低コスト化に不向きであった。
来のはんだパッド７は、共通電極５，共通電極５の不要
部を覆うめっきレジスト６，はんだパッド７を覆うエッ
チングレジスト８を形成し、共通電極５の不要部，めっ
きレジスト６，エッチングレジスト８は最終的に除去す
る必要があり、低コスト化に不向きであった。
【００１０】また、共通電極５の不要部を除去するエッ
チングに使用するエッチング液がはんだパッド７にふ
れ、錫の一部または鉛の一部がはんだパッド７からエッ
チング液に溶け出し、はんだパッド７の組成が変わる。
そのため、はんだパッド７の組成により溶融温度を所望
値に設定しようとしても、はんだパッド７の形成工程で
その組成が変わるため、設定し難いという問題点があっ
た。
チングに使用するエッチング液がはんだパッド７にふ
れ、錫の一部または鉛の一部がはんだパッド７からエッ
チング液に溶け出し、はんだパッド７の組成が変わる。
そのため、はんだパッド７の組成により溶融温度を所望
値に設定しようとしても、はんだパッド７の形成工程で
その組成が変わるため、設定し難いという問題点があっ
た。
【００１１】
【課題を解決するための手段】図１は本発明方法の基本
構成の説明図であり、はんだに対する耐熱性を有する基
板11の表面に導体パターン12を形成する。次いで、導体
パターン12の所定部に錫または鉛の一方にてなる第１の
導体層13を化学的手段で生成させたのち、第１の金属層
13の上に錫または鉛の他方にてなる第２の導体層14を化
学的手段で生成させる。しかるのち、第１の金属層13と
第２の金属層14とを加熱溶融せしめると、導体パターン
12の所定部には、はんだ層15が形成される。
構成の説明図であり、はんだに対する耐熱性を有する基
板11の表面に導体パターン12を形成する。次いで、導体
パターン12の所定部に錫または鉛の一方にてなる第１の
導体層13を化学的手段で生成させたのち、第１の金属層
13の上に錫または鉛の他方にてなる第２の導体層14を化
学的手段で生成させる。しかるのち、第１の金属層13と
第２の金属層14とを加熱溶融せしめると、導体パターン
12の所定部には、はんだ層15が形成される。
【００１２】はんだ層15は、第１の金属層13の厚さをｔ
-1とし第２の金属層14の厚さをｔ-2としたとき、厚さｔ
-1とｔ-2をそれぞれに制御することによって組成が制御
され、セラミック基板等を使用したハイブリットＩＣ,
半導体基板 (ウエーハ) を使用した半導体素子において
は、それらの構成に用いる耐熱性絶縁層を利用して、第
１の金属層13, 第２の金属層14を無電解めっきで生成す
る。
-1とし第２の金属層14の厚さをｔ-2としたとき、厚さｔ
-1とｔ-2をそれぞれに制御することによって組成が制御
され、セラミック基板等を使用したハイブリットＩＣ,
半導体基板 (ウエーハ) を使用した半導体素子において
は、それらの構成に用いる耐熱性絶縁層を利用して、第
１の金属層13, 第２の金属層14を無電解めっきで生成す
る。
【００１３】
【作用】本発明ははんだの無電解めっきが非常に難しい
こと、ハイブリットＩＣ等においてはんだパッドを狭ピ
ッチ化，低コスト化する必要があること、ハイブリット
ＩＣ等におけるはんだパッドの組成制御を容易ならしめ
ることに鑑みてなされたものであり、前記手段によれば
錫と鉛とを別々に化学的手段で生成させたのち、それを
加熱溶融させてはんだ層を形成させる。そのため、電気
めっきで生成させる従来のはんだ層形成方法に比べ、工
程が減り製造コストが安価になると共に、錫めっき層の
厚さ，鉛めっき層の厚さを制御することで容易に形成は
んだの組成制御が可能になる。
こと、ハイブリットＩＣ等においてはんだパッドを狭ピ
ッチ化，低コスト化する必要があること、ハイブリット
ＩＣ等におけるはんだパッドの組成制御を容易ならしめ
ることに鑑みてなされたものであり、前記手段によれば
錫と鉛とを別々に化学的手段で生成させたのち、それを
加熱溶融させてはんだ層を形成させる。そのため、電気
めっきで生成させる従来のはんだ層形成方法に比べ、工
程が減り製造コストが安価になると共に、錫めっき層の
厚さ，鉛めっき層の厚さを制御することで容易に形成は
んだの組成制御が可能になる。
【００１４】
【実施例】図２は本発明方法の実施例によるはんだ層形
成方法の主要工程の説明図であり、図２(イ) において、
溶融はんだに対する耐熱性を有する所要の導体パターン
や絶縁層等が形成された基板21の表面に、銅やアルミニ
ウム等にてなる導体層22を被着し、導体層22の不要部を
除去して図２(ロ) に示す如く、所望に複数の導体パター
ン23を形成する。
成方法の主要工程の説明図であり、図２(イ) において、
溶融はんだに対する耐熱性を有する所要の導体パターン
や絶縁層等が形成された基板21の表面に、銅やアルミニ
ウム等にてなる導体層22を被着し、導体層22の不要部を
除去して図２(ロ) に示す如く、所望に複数の導体パター
ン23を形成する。
【００１５】次いで、図２(ハ) に示す如く導体パターン
23の所定部（はんだパッド形成部）を表呈せしめ他の部
分を保護するように、例えばポリイミドよりなる耐熱性
絶縁層24を形成する。
23の所定部（はんだパッド形成部）を表呈せしめ他の部
分を保護するように、例えばポリイミドよりなる耐熱性
絶縁層24を形成する。
【００１６】次いで、図２(ニ) に示す如く絶縁層24をめ
っきマスクとして導体パターン23の所定部に、錫 (また
は鉛) の無電解めっき層 (第１の金属層) 25を生成した
のち、図２(ホ) に示す如くめっき層25の上に鉛 (または
錫) の無電解めっき層 (第２の金属層) 26を生成させ
る。
っきマスクとして導体パターン23の所定部に、錫 (また
は鉛) の無電解めっき層 (第１の金属層) 25を生成した
のち、図２(ホ) に示す如くめっき層25の上に鉛 (または
錫) の無電解めっき層 (第２の金属層) 26を生成させ
る。
【００１７】しかるのち、基板21を不活性雰囲気中で 2
00℃〜350℃に加熱すると、めっき層25と26は溶融して
合金化し、図２(ヘ) に示す如く、導体パターン23の所定
部にはんだ層（はんだパッド）27が形成される。
00℃〜350℃に加熱すると、めっき層25と26は溶融して
合金化し、図２(ヘ) に示す如く、導体パターン23の所定
部にはんだ層（はんだパッド）27が形成される。
【００１８】なお、上記実施例においてめっき層25と26
は、他の化学的手段例えば浸漬法によっても生成可能で
あり、はんだ層27の組成は、めっき層25と26の生成厚さ
をそれぞれに制御することによって、所望かつ容易に制
御可能となる。
は、他の化学的手段例えば浸漬法によっても生成可能で
あり、はんだ層27の組成は、めっき層25と26の生成厚さ
をそれぞれに制御することによって、所望かつ容易に制
御可能となる。
【００１９】
【発明の効果】以上説明したように本発明によれば、ハ
イブリットＩＣ等において電気めっきで生成させた従来
のはんだ層形成方法に比べ、工程が減り製造コストが安
価になると共に、錫めっき層の厚さ，鉛めっき層の厚さ
を制御することではんだの組成制御を容易にした効果が
ある。
イブリットＩＣ等において電気めっきで生成させた従来
のはんだ層形成方法に比べ、工程が減り製造コストが安
価になると共に、錫めっき層の厚さ，鉛めっき層の厚さ
を制御することではんだの組成制御を容易にした効果が
ある。
【図１】 本発明方法の基本構成の説明図である。
【図２】 本発明方法の実施例における主要工程の説明
図である。
図である。
【図３】 電極にはんだパッドを形成する従来技術の説
明図である。
明図である。
11,21 は基板 12,23 は導体パターン 13,25 は錫または鉛の一方にてなる第１の金属層 14,26 は錫または鉛の他方にてなる第２の金属層 15,27 は導体パターン所定部のはんだ層 22は導体層 24は導体パターンの所定部を表呈させる絶縁層 ｔ-1は第１の金属層の厚さ ｔ-2は第２の金属層の厚さ
Claims (4)
- 【請求項１】 基板(11,21) の表面に導体パターン(12,
23) を形成し、該導体パターン(12,23) の所定部に錫ま
たは鉛の一方にてなる第１の金属層(13,25)を化学的手
段で生成せしめ、該第１の金属層(13,25) の上に錫また
は鉛の他方にてなる第２の金属層(14,26) を化学的手段
で生成せしめ、該第１の金属層(13,25) と該第２の金属
層(14,26) とを加熱溶融せしめて該導体パターン(12,2
3) の所定部にはんだ層(15,27) を形成させることを特
徴とするはんだ層の形成方法。 - 【請求項２】 耐熱性絶縁基板または半導体基板(21)の
表面に導体パターン(23)を形成し、該導体パターン(23)
の所定部に錫または鉛の一方にてなる第１の金属層(25)
を無電解めっきで生成せしめ、該第１の金属層(25)の上
に錫または鉛の他方にてなる第２の金属層(26)を無電解
めっきで生成せしめ、該第１の金属層(25)と該第２の金
属層(26)とを加熱溶融せしめて該導体パターン(23)の所
定部にはんだ層(27)を生成させることを特徴とするはん
だ層の形成方法。 - 【請求項３】 前記導体パターン(23)の所定部が表呈す
るように耐熱性絶縁層(24)を形成し、該絶縁層(24)をマ
スクとして前記第１の金属層(25)および前記第２の金属
層(26)を生成せしめることを特徴とする請求項２記載の
はんだ層の形成方法。 - 【請求項４】 前記第１の金属層(13,25) の厚さ(t-1)
と前記第２の金属層(14,26) の厚さ(t-2) とをそれぞれ
に制御し、前記導体パターン(12,23) の所定部に生成さ
せるはんだ組成を制御することを特徴とする請求項１ま
たは請求項２記載のはんだ層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624991A JPH0541406A (ja) | 1991-08-06 | 1991-08-06 | はんだ層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19624991A JPH0541406A (ja) | 1991-08-06 | 1991-08-06 | はんだ層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541406A true JPH0541406A (ja) | 1993-02-19 |
Family
ID=16354667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19624991A Withdrawn JPH0541406A (ja) | 1991-08-06 | 1991-08-06 | はんだ層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734032U (ja) * | 1993-11-30 | 1995-06-23 | 共和コンクリート工業株式会社 | 擬石ブロック連結体及びそれに使用する擬石ブロック |
-
1991
- 1991-08-06 JP JP19624991A patent/JPH0541406A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734032U (ja) * | 1993-11-30 | 1995-06-23 | 共和コンクリート工業株式会社 | 擬石ブロック連結体及びそれに使用する擬石ブロック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS589597B2 (ja) | デンシブヒントリツケヨウシジコウゾウタイ | |
| JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
| US3625837A (en) | Electroplating solder-bump connectors on microcircuits | |
| US4783642A (en) | Hybrid integrated circuit substrate and method of manufacturing the same | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| US5124175A (en) | Method of patterned metal reflow on interconnect substrates | |
| JPS61194794A (ja) | 混成集積回路基板の製造方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JPH0541406A (ja) | はんだ層の形成方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JPH02284426A (ja) | 半導体装置の製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPS63119242A (ja) | 基板 | |
| JP3687623B2 (ja) | 半導体装置用テープキャリア | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JP2886945B2 (ja) | 配線基板 | |
| JPH05129770A (ja) | ハンダ付け補助層 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH0567882A (ja) | 多層配線基板 | |
| JPS5944890A (ja) | 回路素子 | |
| JP2001319949A (ja) | 半導体装置の製造方法 | |
| JP2002344101A (ja) | プリント回路板及びその製造方法 | |
| JPS5893398A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |