JPS5944890A - 回路素子 - Google Patents
回路素子Info
- Publication number
- JPS5944890A JPS5944890A JP57155186A JP15518682A JPS5944890A JP S5944890 A JPS5944890 A JP S5944890A JP 57155186 A JP57155186 A JP 57155186A JP 15518682 A JP15518682 A JP 15518682A JP S5944890 A JPS5944890 A JP S5944890A
- Authority
- JP
- Japan
- Prior art keywords
- organic polymer
- circuit
- layer
- circuit element
- carbonized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、電気回路用回路素子の改良に関する。
従来、電気部品の相互を結線するためには、所定の配線
パターンを有する印刷配線基板に主にハンダ付による手
法を用いて導印刷配線基板の導体に電気的に接続してい
た。この方法中ハンダ付けでは部品が瞬間的に高温にさ
らされるため、部品が半田の熱ショックに耐え得るよう
に設計されていなければならず、また腐喰性のあるフラ
ックスを用いるため、半田付は後溶剤等での洗條が必要
とされていた。またハンダ付けは、部品の間隔が細かく
なると隣υ同士との配線間にブリッジを生じたシするた
め電気部品密度の高い半田伺けは不可能となりとのため
高密度配線を用いることができなかった。高密度配線が
できなかった別の理由として、配線基板における所要導
体パターンが、従来スクリーン印刷法乃至写真法で導体
の形成が行ナワレていたが、その経済的導体線中は最小
でスクリーン印刷法で２００ｌｔｍ，写真法で１００μ
ｒｒｔであシ、これより細かい後線回配線パターンを経
済的に作ることができなかった。
パターンを有する印刷配線基板に主にハンダ付による手
法を用いて導印刷配線基板の導体に電気的に接続してい
た。この方法中ハンダ付けでは部品が瞬間的に高温にさ
らされるため、部品が半田の熱ショックに耐え得るよう
に設計されていなければならず、また腐喰性のあるフラ
ックスを用いるため、半田付は後溶剤等での洗條が必要
とされていた。またハンダ付けは、部品の間隔が細かく
なると隣υ同士との配線間にブリッジを生じたシするた
め電気部品密度の高い半田伺けは不可能となりとのため
高密度配線を用いることができなかった。高密度配線が
できなかった別の理由として、配線基板における所要導
体パターンが、従来スクリーン印刷法乃至写真法で導体
の形成が行ナワレていたが、その経済的導体線中は最小
でスクリーン印刷法で２００ｌｔｍ，写真法で１００μ
ｒｒｔであシ、これより細かい後線回配線パターンを経
済的に作ることができなかった。
また仮に導体配線できたとしても部品を半田付けした場
合半田付は面積が不足して数句は部品がわずかな外力で
はずれやすくなるという欠点があった。
合半田付は面積が不足して数句は部品がわずかな外力で
はずれやすくなるという欠点があった。
この発明は半田付は法による電気部品接続による種々の
問題点を改良しよシ高密度な゛−気回路素子を得ること
を目的とする１゜ 〔発明の概要及ジｆｌｈｉｌ・ｌ） 本発明を図面をもって説明する。第１図の１〜４はチッ
プ化遊気部品である。１．３．４は両端に電極ａ及びｂ
が形成された電気部品の例であり、２は上面に電極ａ及
びｂがある電気部品である。
問題点を改良しよシ高密度な゛−気回路素子を得ること
を目的とする１゜ 〔発明の概要及ジｆｌｈｉｌ・ｌ） 本発明を図面をもって説明する。第１図の１〜４はチッ
プ化遊気部品である。１．３．４は両端に電極ａ及びｂ
が形成された電気部品の例であり、２は上面に電極ａ及
びｂがある電気部品である。
この各チップ化１ｄ気部品の電極面が同−平ｉｈｉにな
るように配置する。５は水平面を支持するための基板で
ある。ここで各電気部品は、あらかじめ設計された位置
に設置されている。
るように配置する。５は水平面を支持するための基板で
ある。ここで各電気部品は、あらかじめ設計された位置
に設置されている。
次いで第・２図に示したごとく絶縁性の注形物ｉ＋１１
えは樹脂６で電気部品をモールドする。次いで基板（５
）を剥ぎ取り電極の水平面を上面にする（第３図参照）
。次いで有機高分子化合物層７を被着する（第４図参照
）。ここでこの有機高分子化合物層７は、電気絶縁性が
あり且つ熱線で炭化するものを用いる。
えは樹脂６で電気部品をモールドする。次いで基板（５
）を剥ぎ取り電極の水平面を上面にする（第３図参照）
。次いで有機高分子化合物層７を被着する（第４図参照
）。ここでこの有機高分子化合物層７は、電気絶縁性が
あり且つ熱線で炭化するものを用いる。
イミド樹脂、ビスマレイミド樹脂、アクリロニトリル樹
脂、ポリベンツイミダゾール樹脂等でおるが、その他の
有機高分子化合物でもかまわない。
脂、ポリベンツイミダゾール樹脂等でおるが、その他の
有機高分子化合物でもかまわない。
次いで、微細なスポット余有するビーム化された熱線と
、この熱線を所定のパターンどおりに移動させるための
ＣＡＤシステムとを有する装置を用いて、有機高分子層
゛７の表面を所定のパターン沿わせて熱線を移動させて
、所定パターンのごとく炭化したパターン金得る。ここ
で、このＭ線ｉ有機高分子層７の表層のみにとどまるよ
うに熱線強度をコントロールする。上記電気部品の電極
部分では、熱線は熱線の強度を強くするか或いは長時間
照射する等によシ有機高分子層を貫通して炭化層が形成
されるまで照射する。得られたものは模式的に画くと第
５図に示すようになる。図中８は有機高分子化合物の炭
化した部分の回路８である。
、この熱線を所定のパターンどおりに移動させるための
ＣＡＤシステムとを有する装置を用いて、有機高分子層
゛７の表面を所定のパターン沿わせて熱線を移動させて
、所定パターンのごとく炭化したパターン金得る。ここ
で、このＭ線ｉ有機高分子層７の表層のみにとどまるよ
うに熱線強度をコントロールする。上記電気部品の電極
部分では、熱線は熱線の強度を強くするか或いは長時間
照射する等によシ有機高分子層を貫通して炭化層が形成
されるまで照射する。得られたものは模式的に画くと第
５図に示すようになる。図中８は有機高分子化合物の炭
化した部分の回路８である。
図中の電極部分は有機高分子化合物にもよるが、一般的
に層が薄いと穴が炭化物でうまりているが、層が厚い場
合空洞が生ずる場合がある。しかしこの空洞の壁面は、
炭化物が生成している。炭化物が生成しやすいように不
活性雰囲気中で炭化してもよい。
に層が薄いと穴が炭化物でうまりているが、層が厚い場
合空洞が生ずる場合がある。しかしこの空洞の壁面は、
炭化物が生成している。炭化物が生成しやすいように不
活性雰囲気中で炭化してもよい。
信号の伝達を主とするデジタル回路では、この炭化物の
炭化回路で十分な配線パターンとなシうるのでこの上面
に保護コートをかけてこのまま電気回路として利用する
こともできる。
炭化回路で十分な配線パターンとなシうるのでこの上面
に保護コートをかけてこのまま電気回路として利用する
こともできる。
しかし導体パターンのうち低いインピーダンスを要する
電源回路、アナログ回路、マイクロ波回路では炭化パタ
ーンのみでは充分でない。前記図６に示した回路を無電
メッキ浴例えば、銅、ニッケル、スズ、金、銀のメッキ
浴に浸漬すれば、炭素が無電メッキの核としての作用を
し炭化したパターンにのみ金属層８ａを析出させること
が出来、また、電極部分においても炭化層中にメッキ浴
が浸透し部品の電極金属部分からの接続がはかられる。
電源回路、アナログ回路、マイクロ波回路では炭化パタ
ーンのみでは充分でない。前記図６に示した回路を無電
メッキ浴例えば、銅、ニッケル、スズ、金、銀のメッキ
浴に浸漬すれば、炭素が無電メッキの核としての作用を
し炭化したパターンにのみ金属層８ａを析出させること
が出来、また、電極部分においても炭化層中にメッキ浴
が浸透し部品の電極金属部分からの接続がはかられる。
このようにして得られた電気回路は金属パターンで各電
気部品の間の電気接続が容易に得られるので、従来の半
田付けによる回路と機能的には何ら異ならない。
気部品の間の電気接続が容易に得られるので、従来の半
田付けによる回路と機能的には何ら異ならない。
更らにこのようにした上に有機高分子化合物の層７ａを
さらに形成し第６図に示したごとく多層配線化すること
ができ多層化は何層も組み合せることができる。
さらに形成し第６図に示したごとく多層配線化すること
ができ多層化は何層も組み合せることができる。
また再度電気部品を搭載していくことも可能である。例
えば高さの同じ電気部品を第６図の層７ａの上面に増設
し、次いで有機高分子層７ｂを再度形成し第７図のごと
く炭化して炭化層による相互結線することもできる。こ
のようにして三次元化回路を作ることも出来る。
えば高さの同じ電気部品を第６図の層７ａの上面に増設
し、次いで有機高分子層７ｂを再度形成し第７図のごと
く炭化して炭化層による相互結線することもできる。こ
のようにして三次元化回路を作ることも出来る。
前記説明では、電気部品の電極面を同一平面に設置する
例で説明したが、必ずしも同一面でなくてもよく、電気
部品の電極面が凸凹していても、熱線のビームを集光線
でなく、平行にしだものを利用すれば凸凹面でも出来る
ので本発明では電気部品の電極が同一平面に設置される
というのは必要要件ではない。
例で説明したが、必ずしも同一面でなくてもよく、電気
部品の電極面が凸凹していても、熱線のビームを集光線
でなく、平行にしだものを利用すれば凸凹面でも出来る
ので本発明では電気部品の電極が同一平面に設置される
というのは必要要件ではない。
熱線は、赤外領域にあるレーザ光が最適である。
ソノ理由はレーザーは単一波長なので、ｆｉＡ性がよく
ビームをしはシやすく局部的に高強度の熱線を供給でき
る。例えば炭酸ガスレーザー、 ＹＡＧレーザ−、アル
ゴンガスレーザー等が利用できる。
ビームをしはシやすく局部的に高強度の熱線を供給でき
る。例えば炭酸ガスレーザー、 ＹＡＧレーザ−、アル
ゴンガスレーザー等が利用できる。
レーザーは、微細スポットが得られ１０μｍ程度のスポ
ットは容易に得られ、微細化パターンは容易である。
ットは容易に得られ、微細化パターンは容易である。
１、部品が注形されているので部品の取扱いによる脱落
はなく丈夫であシ、信頼性が高い、。
はなく丈夫であシ、信頼性が高い、。
２、熱線で回路形成するので、結綜用パターンが容易に
形成でき、回路の高密度化がはかれる。
形成でき、回路の高密度化がはかれる。
３、回路の多Ｊｉ化９部品の多層化が可能で、回路の高
密度化がはかれる。
密度化がはかれる。
４、炭化配線パターンは抵抗体としても利用でき回路の
高密度化がはかれる。。
高密度化がはかれる。。
５、写真マスクがいらず、ＣＡＤに命令をインプットす
ることによシ、部品搭載、配線パターンを行うようにす
れば、マスク作成の手間が省け、−個ごとに異なる回路
でもあらかじめ作成したプログラムを交換するだけでた
りるので少量多品種生産に好適する。
ることによシ、部品搭載、配線パターンを行うようにす
れば、マスク作成の手間が省け、−個ごとに異なる回路
でもあらかじめ作成したプログラムを交換するだけでた
りるので少量多品種生産に好適する。
６、半田付けが全く不用となり、加熱も局部的、かつ瞬
間的であるから高温に弱い電気部品も利用できる。
間的であるから高温に弱い電気部品も利用できる。
７、配線パターンを微細にできるのでこの面で制約がな
く電気部品の小型化が達成出来る。
く電気部品の小型化が達成出来る。
第１図乃至第７図は本発明回路素子及びその製法を説明
するための断面図及び斜視図である。 ７・・・・・・・有機高分子層 ８・・・・・・・炭化層 ８８・・・・・・・金属回路層 代理人 弁理士 則 近 憲 佑 （ほか１名） 第５図
するための断面図及び斜視図である。 ７・・・・・・・有機高分子層 ８・・・・・・・炭化層 ８８・・・・・・・金属回路層 代理人 弁理士 則 近 憲 佑 （ほか１名） 第５図
Claims (3)
- （１）１部または全部が有機高分子で形成された基体と
、この基体の上記有機高分子の部分にレーザ光の照射に
伴なう炭化層の厚さが異る抵抗回路を形成したことを特
徴とする回路素子。 - （２）炭化層の一部は基体の有機高分子を貫通して形成
されていることを特徴とする特許 範囲第１項に記載の回路素子。 - （３）基体が複数個積層されていることを特徴とする上
記特許請求の範囲第１項記載の回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155186A JPS5944890A (ja) | 1982-09-08 | 1982-09-08 | 回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155186A JPS5944890A (ja) | 1982-09-08 | 1982-09-08 | 回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5944890A true JPS5944890A (ja) | 1984-03-13 |
Family
ID=15600359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155186A Pending JPS5944890A (ja) | 1982-09-08 | 1982-09-08 | 回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944890A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182297A (ja) * | 1985-02-08 | 1986-08-14 | 東レ株式会社 | 回路配線材料およびその製造方法 |
| JPS61220397A (ja) * | 1985-03-26 | 1986-09-30 | 株式会社東芝 | 回路モジユ−ルの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS422703Y1 (ja) * | 1965-08-19 | 1967-02-17 | ||
| JPS53116478U (ja) * | 1977-02-22 | 1978-09-16 | ||
| JPS56125876U (ja) * | 1980-02-23 | 1981-09-25 |
-
1982
- 1982-09-08 JP JP57155186A patent/JPS5944890A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS422703Y1 (ja) * | 1965-08-19 | 1967-02-17 | ||
| JPS53116478U (ja) * | 1977-02-22 | 1978-09-16 | ||
| JPS56125876U (ja) * | 1980-02-23 | 1981-09-25 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182297A (ja) * | 1985-02-08 | 1986-08-14 | 東レ株式会社 | 回路配線材料およびその製造方法 |
| JPS61220397A (ja) * | 1985-03-26 | 1986-09-30 | 株式会社東芝 | 回路モジユ−ルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931323A (en) | Thick film copper conductor patterning by laser | |
| US3777221A (en) | Multi-layer circuit package | |
| US5298687A (en) | High-density multilayer interconnection system on a ceramic substrate for high current applications and method of manufacture | |
| JPH04151899A (ja) | 電磁波シールドプリント配線板の製造方法 | |
| EP0327399A1 (en) | Method of manufacturing an uniaxially electrically conductive article | |
| JPS6158297A (ja) | 多層印刷配線板 | |
| JPS5944890A (ja) | 回路素子 | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JPH05335725A (ja) | レーザ光線照射による電気回路形成方法 | |
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| WO2022160459A1 (zh) | 一种电路板及其制造方法、电子装置 | |
| JPS6364079B2 (ja) | ||
| JP3967989B2 (ja) | 半田バンプ付き配線基板の製造方法 | |
| JP4395356B2 (ja) | 配線基板の製造方法 | |
| JPH01101689A (ja) | 電子部品実装用プリント配線板 | |
| JPH10189096A (ja) | 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH0541406A (ja) | はんだ層の形成方法 | |
| JP2005158893A (ja) | 配線基板の製造方法 | |
| JPS60189292A (ja) | 部品の取付方法及びその方法に使用される配線基板 | |
| JPS61271898A (ja) | スル−ホ−ルの半田付け方法 | |
| JPH0311568A (ja) | 導電パッド及びその製造方法 | |
| JPH05259624A (ja) | プリント配線板およびその製造方法 | |
| JPH03178191A (ja) | 印刷回路基板の製造方法 |