JPS61220397A - 回路モジユ−ルの製造方法 - Google Patents

回路モジユ−ルの製造方法

Info

Publication number
JPS61220397A
JPS61220397A JP6148985A JP6148985A JPS61220397A JP S61220397 A JPS61220397 A JP S61220397A JP 6148985 A JP6148985 A JP 6148985A JP 6148985 A JP6148985 A JP 6148985A JP S61220397 A JPS61220397 A JP S61220397A
Authority
JP
Japan
Prior art keywords
circuit module
resin
circuit
electronic components
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6148985A
Other languages
English (en)
Inventor
洋 大平
正之 大内
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6148985A priority Critical patent/JPS61220397A/ja
Priority to US06/765,800 priority patent/US4635356A/en
Priority to EP85110511A priority patent/EP0187195B1/en
Priority to DE8585110511T priority patent/DE3585604D1/de
Publication of JPS61220397A publication Critical patent/JPS61220397A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、高密度の実装が可能な回路モジュールの製造
方法に関する。
〔発明の技術的背景とその問題点〕
IC等のチップ状電子部品を高密度に実装する技術は種
々あるが、なかでもセラミック基板の上に導体ペースト
、印刷抵抗ペースト、絶縁ペーストを順次所定のパター
ンで塗布し焼成して形成した配線基板を作製し、その両
面にハンダを用いてチップ部品を実装する方式が現在量
も高密度化できるとされている。すなわち、素子内の高
密度化を除外して考えた場合、基板を多層化しても表面
にしか部品を搭載できないので、上記のようにして基板
の表裏両面に効率よく部品を配置した構造の回路モジュ
ールが最も高密度状態となるわけである。
しかしながら、この構造の回路モジュールは最外側に部
品が配置される関係で凹凸が激しいので、これを複数個
組合わせて一つの回路モジュールを構成する場合、コネ
クタを介して相互を接続する方法をとらざるを得ない。
従って、平面的に見た実装スペースを小さくするには限
界がある。これに対し、回路モジュールを多段に重ね合
せて配置できれば、平面的な実装スペースは1つの回路
モジュールのそれと変わることがなく、非常に有効と考
えられる。
〔発明の目的〕
本発明の目的は、回路モジュールを複数段重ねることが
でき、平面的な実装スペースを飛躍的に上げることが可
能な回路モジュールの製造方法を提供することにある。
〔発明の概要〕
本発明は上記の目的を達成するため、少なくとも表面が
粘着性を有する支持体上に電極面を下にして電子部品を
搭載したものを2つ用意し、これらを部品搭載面を内側
にして対向させて、これらの間に液状の絶縁性樹脂を注
入した後その樹脂を硬化させ、次いで前記支持体を剥離
除去した後、硬化した樹脂面上に導体路を形成して回路
モジールを得ることを特徴としている。
〔発明の効果〕
本発明によれば、電子部品が樹脂中に埋め込まれた形の
表面凹凸の少ない回路モジュールを得ることができる。
従って、この回路モジュールを単位モジュールとして絶
縁性樹脂層を介して複数段重ね合せることが可能であり
、平面方向の実装スペースが非常に小さくなる。すなわ
ち、限られた平面内に極めて多数の電子部品を配置でき
るようになり、実装密度の飛躍的な向上を図ることがで
きる。
〔発明の実施例〕
第1図に本発明の一実施例に係る回路モジュールの製造
工程を示す。まず、第1図(a)に示すように少なくと
も表面が粘着性を有するフィルム状の支持体1の上に、
ICチップ等のチップ状電子部品をその電極3の面を下
にして搭載したものを作製し、それを2つ用意する。支
持体1上への電子部品2の固定は、支持体1の表面粘着
力を利用して電子部品2を適当な圧力で密着させること
により行なうことができる。
次に、これら電子部品2が搭載された2つの支持体1を
、第1図(b)に示すように電子部品2の搭載面を内側
にして若干の空間を隔てて対向させ、その状態で両者間
の空間に液状の絶縁性樹脂4を注入し、硬化させる。
次いで、第1図(C)に示すように支持体1を剥離除去
する。これによって硬化した樹脂4内にICチップ2が
埋め込まれ、かつ電極3の面が樹脂4の表裏両面上に露
出した構造体が得られる。
そして、次に第1図(d>に示すように、樹脂4の電極
3が露出している表裏両面および、必要に応じてざらに
側面に導電ペーストを用いて所要パターンの導体路5,
6を印刷・形成し、回路モジュール7を得る。導体路5
はICチップ2相互間を接続するパターンを含んだもの
であり、また導体路6は表裏両面の回路間を接続するた
めのものである。なお、導体路5,6の形成と同時に、
外部との接続のための引出し端子を形成することもでき
る。この回路モジュール7は従来の配線基板両面に電子
部品を配置した回路モジュールと異なり、電子部品2が
基板に相当する樹脂4内に埋め込まれた形であって、表
面には導体路5,6のみが存在した構造であるため、表
面の凹凸(段差)の非常に少ない平板状となっている。
この第1図(d)に示した回路モジュールは単独でも勿
論使用できるが、これを単位モジュールとして第1図(
e)に示すように複数段重ねることもできる。第1図(
e)においては、第1図(d)の構造の回路モジュール
7を、回路モジュール7における樹脂4と同様な材質か
らなる絶縁性樹脂層8を介して2段重ねている。絶縁性
樹脂層8は回路モジュール7相互を電気的絶縁をとりつ
つ一体的に結合させるためのものであり、回路モジュー
ル7における樹脂4と同一または同種の樹脂材料を使用
することにより、十分な結合力を1醪ることができる。
なお、回路モジュール7の樹脂層8と反対側の面は、図
のように導体路5の表面を保護する目的で絶縁性樹脂層
9を被覆することが望ましい。同様の手法を用いて、第
1図(d>の回路モジュールをざらに3段あるいはそれ
以上の多段に重ね合せることも可能である。このような
多層構造の回路モジュールを実現できるのは、第1図(
d)の回路モジュール7が前述したように表面平坦性の
良好な形態を持っていることにほかならない。
第1図の各部の材質について具体的に説明すると、まず
第1図(a>で用いる粘着性を有する支持体1は、第1
図(b)の工程で電子部品2の電極3面を樹脂4面と同
一面上に露出させるために、液状樹脂が支持体1と電極
3面との間に侵入しないように電子部品2を密着性良く
保持でき、かつ樹脂4に侵されないものが望ましく、例
えばゲル状態のシリコーン樹脂、酢酸ビニール−エチレ
ンコーポリマー、加温状態のポリエチレン等が好適であ
る。また、このようなフィルムに限らず、シート状ある
いは硬い板状の金属やプラスチックの上に粘着性のある
ものを塗布したものでもよい。
回路モジュール7における樹脂4は、室温で液状のもの
に限られず、加温状態で液状を呈すものであってもよい
。好適にはこのような樹脂4として液状エポキシ樹脂、
紫外線硬化性樹脂組成物。
不飽和ポリエステル樹脂等を挙げることができる。
また、上記の実施例では導体路5,6を導電ペーストに
よる印刷で形成すると説明したが、蒸着。
写真食刻法により形成してもよいし、°無電解メッキ法
によって直接パターン形成してもよく、その方法は特に
限定されない。
さらに、第1図(d)の工程においては回路モジュール
7の表裏両面の回路間の接続を側面に形成した導体路6
によって行なったが、表裏両面の導体路5を形成してか
ら樹脂4に表裏両面間を貫通する孔を形成して孔内に導
体を充填する。公知のスルーホール加工をすることによ
ってもよく、また樹脂4に金属線を埋め込み、その金属
線で表裏両面の回路間の接続を行なうことも可能である
次に、本発明者らが実際に試みた具体的な実施例を述べ
る。まず、支持体1として厚さ100μmのマイラーフ
ィルム上に20μm厚の酢酸−エチレンコーポリマ一層
を形成して表面に粘着性を付与したものを用意し、この
上の所定位置にチップ状電子部品2としてチップ抵抗、
チップコンデンサ、チップ状トランジスタを搭載し、若
干加温しながら加圧した。ここで、チップ抵抗、チップ
コンデンサは例えば第2図に示すように直方体の素子部
(抵抗または誘電体>20の対向する二つ面に電極部2
1.22を被着したものが使用され、またトランジスタ
は第3図に示すように素子部30から一方向に伸びた電
極部31〜33を形成したものが使用される。
次いで、これら電子部品が粘着性フィルム上に搭載され
たものを2つ用意し、それらを第1図(b)に示したよ
うに対向させ、その間に液状エポキシ樹脂(日本チバガ
イギー社製アラルダイトAW106100重量部に対し
て、同社製ハードナーHV953 U  100重量部
を配合したもの)を加温して注入した。そして、40℃
、3時間の加熱により該樹脂を硬化させて冷却後、両面
のフィルムを剥離し、第1図(C)の構造体を得た。
次に、これを希塩酸で化学研磨した後、銀ペースト(デ
ュポン社製コンダクタ−ペースト# 6838 )を所
定パターンで表面に印刷し乾燥させた後、裏面、ざらに
側面についても順次同様に印刷・乾燥を行ない、150
℃、3時間加熱して硬化させた。
さらに紫外線硬化性ソルダーレジスト(太陽インキ社製
ソルダーレジスト150B >を印刷し、紫外線照射に
より硬化させた。これにより第1図(d)に示した構造
の回路モジュール7が得られた。
次に、この回路モジュール7を単位モジュールとして第
1図(e)のように2組積重ね、両モジュール間の絶縁
性樹脂層8として、樹脂4に用いたと同じエポキシ樹脂
を注入して前記と同じ条件で硬化させて一体化する共に
、この積層体の両面に保護用絶縁性樹脂層9を同様に形
成した。そして適当な外形寸法に切断後、側面に接続用
の導体路を前記と同様な導電ペーストを印刷すことによ
り形成し、両回路モジュール7間を接続した。
具体的には2組の回路モジュール7のそれぞれに前記抵
抗を2個、コンデンサを1個、トランジスタを2個用い
、無安定マルチバイブレータを作製した。このマルチバ
イブレータを動作試験に供し、トランジスタのコレクタ
・エミッタ間で出力を観測したところ、回路は予定通り
安定に発振動作することが確認された。
従来の技術では、同様の回路を2つの基板の分けて作製
した場合、側基板をコネクタを用いて接続する形となる
ので、平面的な実装スペースが大きくなるが、本発明で
は上述のように2つの回路モジュールを重ねることがで
きるため、実装スペースが少なくて済む。また、製造プ
ロセスも比較的簡単であり、コストの低減を図ることが
できるという利点がある。
なお、本発明は上記した実施例に限定されるものではな
く、例えば各部の材質、形状、工程の順序等について、
本発明の要旨を逸脱しない範囲で種々変更することが可
能である。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例に係る回路モ
ジュールの製造工程を示す断面図、第2図は同実施例で
使用したチップ抵抗およびチップコンデンサの形状を示
す図、第3図(a)(b)は同じくトランジスタの形状
を示す平面図および側面図である。 1・・・支持体、2・・・電子部品、3・・・電極、4
・・・樹脂、5,6・・・導体路、7・・・回路モジュ
ール、8゜9・・・絶縁性樹脂層、20.30・・・素
子部、21゜22.31〜33・・・電極部。 出願人代理人 弁理士 静圧武彦 第1図 第3図 第2図     (a)

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも表面が粘着性を有する支持体上に電極
    面を下にして電子部品を搭載したものを2つ用意し、こ
    れらを部品搭載面を内側にして対向させて、これらの間
    に液状の絶縁性樹脂を注入した後その樹脂を硬化させ、
    次いで前記支持体を剥離除去した後、硬化した樹脂面上
    に導体路を形成して回路モジールを得ることを特徴とす
    る回路モジュールの製造方法。
  2. (2)前記回路モジュールを単位モジュールとして絶縁
    性樹脂層を介して複数段重ね合せることを特徴とする特
    許請求の範囲第1項記載の回路モジュールの製造方法。
JP6148985A 1984-12-28 1985-03-26 回路モジユ−ルの製造方法 Pending JPS61220397A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6148985A JPS61220397A (ja) 1985-03-26 1985-03-26 回路モジユ−ルの製造方法
US06/765,800 US4635356A (en) 1984-12-28 1985-08-15 Method of manufacturing a circuit module
EP85110511A EP0187195B1 (en) 1984-12-28 1985-08-21 Method of manufacturing a circuit module
DE8585110511T DE3585604D1 (de) 1984-12-28 1985-08-21 Verfahren zur herstellung eines modularen schaltkreises.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6148985A JPS61220397A (ja) 1985-03-26 1985-03-26 回路モジユ−ルの製造方法

Publications (1)

Publication Number Publication Date
JPS61220397A true JPS61220397A (ja) 1986-09-30

Family

ID=13172550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6148985A Pending JPS61220397A (ja) 1984-12-28 1985-03-26 回路モジユ−ルの製造方法

Country Status (1)

Country Link
JP (1) JPS61220397A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026195A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 キャパシタ内蔵基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944890A (ja) * 1982-09-08 1984-03-13 株式会社東芝 回路素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944890A (ja) * 1982-09-08 1984-03-13 株式会社東芝 回路素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026195A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 キャパシタ内蔵基板の製造方法
JPWO2017026195A1 (ja) * 2015-08-11 2018-05-10 株式会社村田製作所 キャパシタ内蔵基板の製造方法

Similar Documents

Publication Publication Date Title
CN1812689B (zh) 多层电路基板及其制造方法
US4635356A (en) Method of manufacturing a circuit module
JP3094481B2 (ja) 電子回路装置とその製造方法
JP2996510B2 (ja) 電子回路基板
KR100713333B1 (ko) 다층 이방성 도전 필름
US7375421B2 (en) High density multilayer circuit module
JP3199664B2 (ja) 多層配線基板の製造方法
JPH05500733A (ja) 印刷配線板複合構造体
JPS63310581A (ja) フイルム体及びそれを用いた素子並びにその製造方法
US20120160544A1 (en) Coreless layer buildup structure with lga
JP2010034119A (ja) 半導体装置
JPS61220397A (ja) 回路モジユ−ルの製造方法
JP5082296B2 (ja) 配線付き接着剤及び回路接続構造
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2011077125A (ja) 配線板、配線板の製造方法、配線板の接続構造及び配線板の接続方法
JPH058831B2 (ja)
JPS622592A (ja) 平滑型回路モジユ−ルの製造方法
JPH02222598A (ja) 半導体装置モジュール
JP2770485B2 (ja) 回路基板
JPH02164096A (ja) 多層電子回路基板とその製造方法
KR102002002B1 (ko) 가고정형 접착소재를 이용한 전사 회로기판의 제조 방법
JPS5857920B2 (ja) 印刷回路板
JPH10189098A (ja) ファインピッチコネクタ部材
JP2918994B2 (ja) 回路基板及び多層回路基板の製造方法
JP3441340B2 (ja) 半導体装置の製造方法