JPS61271898A - スル−ホ−ルの半田付け方法 - Google Patents

スル−ホ−ルの半田付け方法

Info

Publication number
JPS61271898A
JPS61271898A JP11500985A JP11500985A JPS61271898A JP S61271898 A JPS61271898 A JP S61271898A JP 11500985 A JP11500985 A JP 11500985A JP 11500985 A JP11500985 A JP 11500985A JP S61271898 A JPS61271898 A JP S61271898A
Authority
JP
Japan
Prior art keywords
hole
board
soldering
holes
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11500985A
Other languages
English (en)
Inventor
隆 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11500985A priority Critical patent/JPS61271898A/ja
Publication of JPS61271898A publication Critical patent/JPS61271898A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)技術分野 この発明はスルーホールが形成された配線基板(スルー
ホール基板)のスルーホール半田付は方法に関する。
(b)従来技術とその欠点 配線基板のスルーホールは、基板に穴開けしたのちその
内壁に化学メッキ、電気メッキ等で銅箔部を析出させた
り導電ペースト等を塗布することによって形成する。し
かしこの場合、スルーホール内に形成された導電部と基
板上下面画の配線パターン部とが必ずしも良好な接続状
態になるとは限らない。第3図はこの接続状態が良好で
ない場合のスルーホール基板のスルーホール部を示して
いる。基板1のスルーホール周辺には配線パターンの一
部であるラウンド2が形成され、このラウンド2とスル
ーホール3の壁面に形成された導電部4とが肩部5a〜
5dで接続する。ところがラウンド2と導電部4とは肩
部5a〜5dにおいて直角に交差するため、全ての肩部
での導電部の厚さが十分なものとはならず、図示するよ
うに例えば肩部5c、5dでの導電部の厚さが非常に薄
くなり、断線等のトラブルを起こす原因となる。
そこで上記の問題を解決するため、従来はスルーホール
を形成して必要な部品を実装した後、基板う半田付は工
程に送り、この工程で半田う全てのスルーホール内部に
吸い上げてスルーホール全体を半田付けするようにして
いた。しかしながらスルーホール内部の表面状態が不均
一な基板や、特に部品実装密度が高(、しかもスルーホ
ール数が非常に多い高密度実装基板、また基板9部品を
半田槽内に入れることができない場合では、全てのスル
ーホール部を半田付は工程だけで完全に半田付けするこ
とが困難であり、基板の信頼性を高くできない欠点があ
った。
(C)発明の目的 この発明の目的は基板の半田付は工程前に簡単な工程を
付加するだけで上記の欠点を解消し、スルーホールの信
頼性を向上させることのできるスルーホールの半田付は
方法を提供することにある(d)発明の構成および効果 この発明は、基板の半田付は工程前にスルーホール部分
の基板上側に半田ペーストを塗布することを特徴とする
このように構成することでこの発明によれば、基板を半
田付は工程に移したときその前の工程で塗布している半
田ペーストが熱によって溶けてスルーホール部分に入り
込むため、スルーホールをその半田ペーストによって確
実に半田付けすることができる。また半田ペーストを塗
布する工程はチップ部品を実装する基板ではその電極接
続部に半田ペーストを塗布する工程と同じ工程に出来る
ため、コストを上げることなくしかも短時間にできる利
点がある。
tel実施例 第1図(A)〜(F)はこの発明に係る半田付は方法を
含むスルーホール基板製造方法を工程順に示す図である
第1の工程では同図(A)に示すように基板lの上下両
面に銅箔6が積層形成された両面銅張り層板が用意され
る。
第2の工程では必要な箇所にドリル等によってスルーホ
ール3が形成される(同図(B))。
第3の工程ではスルーホール3の壁面に導電部4が形成
される。この導電部4は白金パラジウム等の触媒を利用
して数ミクロン−数十ミクロンの化学メッキ層を形成し
た後、この上に必要な厚さの電気メツキ層を形成したり
、或いは周囲に導電ペーストが塗布された針状のペース
ト塗布材をスルーホール3に貫通させてその導電ペース
トを壁面に塗布することによって形成される(第1図(
C))。
第4の工程では銅箔6の回路以外の部分がエツチングに
より除去され、配線パターンが形成される。配線パター
ンのうちスルーホール3の周囲の部分は所謂ラウンドと
称される。第3図はこの配線パターン形成工程が終了し
た時の状態を示している(第1図(D))。
次の第5の工程ではスルーホール3の部分および実装さ
れるチップ部品の電極部となる部分に半田ペースト7が
塗布される。この塗布は電極部パターンとともにスルー
ホールを形成したマスクを用いたスクリーン印刷法によ
って行われる(第1図(E))。
以上の第1図(A)〜(E)の工程を終了した後、チッ
プ部品8およびその他の部品を実装し基板全体を半田付
は工程に送ると、スルーホール部分に塗布された半田ペ
ースト7はスルーホール内に入り込み、スルーホール全
体を半田付けする。
またチップ部品8の電極部に塗布された半田ペースト7
はその部品8の電極部と回路パターンとを半田付は接続
する(第1図(F))。
第2図は半田付は工程を終了したときのスルーホール部
の拡大図を示している。図示するようにスルーホール部
分上側に塗布されていた半田ペースト7は、基板の下側
が半田付は工程において半田付は槽に浸される時に熱に
よって溶け、スルーホール内に入り込み、更に半田付は
槽の半田と融合してスルーホール内部およびラウンド2
の表面全体に接触した状態で固まる。これによってスル
ーホール全体がピンホール等の無い状態で確実に半田付
けされる。
【図面の簡単な説明】
第1図(A)〜(F)はこの発明に係る半田付は方法を
含むスルーホール基板の製造方法を工程順に示す図であ
る。第2図は第1図に示す工程によって半田付は工程を
終了した時のスルーホールの拡大図である。また第3図
はスルーホール部に導電部を形成した直後のスルーホー
ル拡大図である。 l−基板、 2−ラウンド(配線パターンの一部)、3−スルーホー
ル、 4−導電部、7−半田ペースト。

Claims (1)

    【特許請求の範囲】
  1. (1)配線基板に形成したスルーホールを半田付けする
    方法において、 基板の半田付け工程前にスルーホール部分の基板上側に
    半田ペーストを塗布することを特徴とするスルーホール
    の半田付け方法。
JP11500985A 1985-05-27 1985-05-27 スル−ホ−ルの半田付け方法 Pending JPS61271898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11500985A JPS61271898A (ja) 1985-05-27 1985-05-27 スル−ホ−ルの半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11500985A JPS61271898A (ja) 1985-05-27 1985-05-27 スル−ホ−ルの半田付け方法

Publications (1)

Publication Number Publication Date
JPS61271898A true JPS61271898A (ja) 1986-12-02

Family

ID=14652014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11500985A Pending JPS61271898A (ja) 1985-05-27 1985-05-27 スル−ホ−ルの半田付け方法

Country Status (1)

Country Link
JP (1) JPS61271898A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368773B1 (ko) * 1996-04-29 2003-04-10 이비덴 가부시키가이샤 전자부품탑재기판및이의제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS496465A (ja) * 1972-02-18 1974-01-21
JPS5683097A (en) * 1979-12-11 1981-07-07 Matsushita Electric Ind Co Ltd Method of mounting leadless chip circuit element
JPS5696898A (en) * 1979-12-30 1981-08-05 Matsushita Electric Ind Co Ltd Bothhside printed circuit board and method of manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS496465A (ja) * 1972-02-18 1974-01-21
JPS5683097A (en) * 1979-12-11 1981-07-07 Matsushita Electric Ind Co Ltd Method of mounting leadless chip circuit element
JPS5696898A (en) * 1979-12-30 1981-08-05 Matsushita Electric Ind Co Ltd Bothhside printed circuit board and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368773B1 (ko) * 1996-04-29 2003-04-10 이비덴 가부시키가이샤 전자부품탑재기판및이의제조방법

Similar Documents

Publication Publication Date Title
US5404637A (en) Method of manufacturing multilayer printed wiring board
US3786172A (en) Printed circuit board method and apparatus
JPH0423485A (ja) プリント配線板とその製造法
US3850711A (en) Method of forming printed circuit
JP2653905B2 (ja) プリント基板の製造方法と電子部品の実装方法
JPS61271898A (ja) スル−ホ−ルの半田付け方法
JPH0444293A (ja) プリント配線基板
JPH0621283U (ja) プリント配線板
JP2776361B2 (ja) 印刷配線板
JPH0786751A (ja) 多層プリント配線板の製造方法
JPH05291720A (ja) プリント配線板
JPS639396B2 (ja)
JPH0653658A (ja) 多層プリント配線板
JPH11186346A (ja) 半導体装置用基板及びその製造方法
JPH06132658A (ja) プリント配線板における導通用部品
JPH04188689A (ja) プリント配線板
JPH06132657A (ja) プリント配線板における導通用部品
JPH05315762A (ja) 多層プリント配線板
JPH05315761A (ja) 多層プリント配線板における接続用ランドの接続方法
JPS59198791A (ja) 配線基板
JPH06338684A (ja) 多層プリント配線板の製造方法
JPH0697663A (ja) 多層プリント配線板
JPH1027969A (ja) 非貫通スルーホール穴を有する多層配線板
JPH06216539A (ja) プリント配線板及び半導体装置
JPS62241395A (ja) 多層配線基板